CN1997952A - 执行电压调节的电路 - Google Patents

Abstract

电路(10，100)用来执行电压调节。在一个实施例中，用电压调节器(11)与输出晶体管(24)配合来形成用来调节从第一节点(30)到第二节点(28)的电压降的电路(10)。这个第二节点(28)可以用来为电路(27)供电。电路(10)内的几个晶体管(20－25)的面积可以调节成使得负和正温度系数可以平衡，从而使电路(10)在电压和温度范围内表现得如所希望的。注意，在一个实施例中，电路(10)是一个2端器件。

Description

执行电压调节的电路

技术领域

本发明一般地涉及电路，具体地说，涉及执行电压调节的电路。

背景技术

随着电子线路的工作电压由于布局密度的增大而降低，保持供电电压相同但必须降低电子线路的工作电压的应用越来越多。然而，由于越来越多的应用依靠电池供电，因此也必须降低电子线路所利用的功率。所以，需要能够使用尽可能小的功率执行电压调节的电路。

附图说明

以下将结合同样的单元标以同样的标号的附图对本发明进行非限制性的举例说明，在这些附图中：

图1以原理图例示了按照本发明的一个实施例设计的电路；

图2以原理图例示了按照本发明的另一个实施例设计的电路；

图3以曲线图例示了按照本发明的一个实施例设计的图1所示电路的电压对温度的曲线；

图4以曲线图例示了按照本发明的一个实施例设计的图1所示电路的电压对电流的曲线；以及

图5以方框图例示了按照本发明的一个实施例设计的电路。

技术人员可以理解，例示图中的这些单元只是为了简洁和清晰，因此没有必要按比例绘制。例如，图中一些单元的尺寸相对另一些单元作了夸张，以有助于更好地理解本发明的实施例。

具体实施方式

图1以原理图例示了按照本发明的一个实施例设计的电路10，它包括场效应晶体管20-25。电路10的第一端与节点30连接，而电路10的第二端与节点28连接。第一供电电压(例如Vbattery)接到节点30上，电路27接到节点28上。电路27还接到第二供电电压40(例如，地)上。p沟道晶体管20的第一电流电极、p沟道晶体管21的第一电流电极和n沟道晶体管24的第一电流电极都接到节点30上。晶体管20的控制电极和晶体管21的控制电极都接到节点28上。晶体管20的第二电流电极与n沟道晶体管22的第一电流电极、晶体管22的控制电极和n沟道晶体管23的控制电极连接在一起。晶体管21的第二电流电极与晶体管23的第一电流电极、n沟道晶体管24的控制电极和电容元件26的第一端连接在一起。晶体管23的第二电流电极与p沟道晶体管25的第一电流电极连接。晶体管25的控制电极与第二供电电压连接，而晶体管25的第二电流电极接到节点28上。节点28还接到晶体管22的第二电流电极、电容元件26的第二端和晶体管24的第二电流电极。

参见图1，电路10设计成在工作时通过晶体管20、21、22、23和25的电流近似相等。晶体管23在面积上比晶体管22大，因此晶体管23就具有比晶体管22的小的Vgs。这样，就使得在晶体管22与23之间形成一个ΔVgs。注意，对于电流相同的情况，晶体管22的Vgs将比晶体管23的Vgs大。在这里，ΔVgs表示晶体管22的栅极到源极的电压与晶体管23的栅极到源极的电压之差。ΔVgs也会是晶体管25两端的电压。晶体管25的面积可以调节成使得流过晶体管25的电流近似与流过晶体管20、21、22和23的电流相同。

晶体管21两端的电压(下面标为V21)近似等于(ΔVgs/晶体管25的沟道电阻)*(晶体管21的沟道电阻)。注意，V21+(晶体管24的Vgs)近似等于Vbattery与节点28的电压之间的电压差。Vbattery与节点28的电压之间的电压差(下面标为Vdrop)近似等于用来制造电路10的半导体材料的带隙电压。对于硅来说，带隙电压近似为1.1伏。因此，对于用硅形成的电路10，Vdrop近似为1.1伏。注意，Vdrop可以有意做成与带隙电压有所不同，以便将电路10的特征调节成适应形成电路10的制造工艺的特性和使电路10具有所希望的电压与温度特性。还要注意的是，Vdrop为晶体管24两端的电压降。

因此，电路10在Vbattery与电路27之间形成电压降(Vdrop)。这对于电路27的安全工作电压低于Vbattery电压的应用来说是很有用的。例如，许多智能卡应用和手持游戏使用可以比电路27的安全工作电压高1伏或更高一些的经济电池。因此就有必要使用在供电电压(例如Vbattery)与电路27的工作电压之间提供所希望的电压降的电路10。注意，虽然供电电压Vbattery例示为电池电压，但本发明的另一些实施方式可以使用任何源来提供供电电压。电池只是可能的电源的一个例子。电路27可以是任何类型的能在供电电压等于或小于Vbattery下工作的电路。注意，对于某些实施方式，电路27可以在比Vbattery高的电压下工作，但节点28处的Vbattery或者低一些的电压用来为电路27供电，以便降低电路27耗费的功率或减少电路27耗散的热。

在本发明的一个实施例中，电容器26用来使电路10稳定。注意，如果晶体管24的栅极上的电压降低，晶体管24的Vgs也会降低。于是，节点28上的电压就会趋于增大(即，向Vbattery移动)。结果，晶体管23传导较小的电流，从而流过晶体管21的电流就较小。因此，晶体管24的栅极上的电压就要增大。这样，晶体管24的栅极上的电压可能振荡或者缓慢地衰减，如果相位通过晶体管23、24和25向180度增大的话。晶体管24的栅极上电压出现振荡通常是不希望的，在高频(诸如1兆赫以上)可能特别明显。注意，电路10通常被期望工作在频率1兆赫以下直到DC(直流)。本发明的另一些实施方式可以不用电容器26。本发明的其他实施方式可以用另外一些途径和电路单元来稳定电路10的工作。

注意，对于图1所例示的电路10的实施例，晶体管22、23和24工作在低于门限的范围，其中栅极到源极的电压低于晶体管的门限电压。注意，晶体管的门限电压(Vt)为晶体管被认为“开启”成为导通的电压。在一个实施例中，晶体管20和21在低于门限的范围不工作；然而，另一些实施方式可以使晶体管20和21在低于门限的范围内工作。注意，使场效应晶体管(例如22、23、24)在低于门限范围工作会导致场效应晶体管的栅极到源极的电压的作用与双极型晶体管的基极到发射极的电压类似。

注意，经常所希望的是使节点28上的电压在较宽的温度范围内保持比较稳定。这样，所希望的是使Vdrop 28在较宽的温度范围内保持比较稳定。在一个实施例中，这是通过使电路10的第一部分具有正温度系数而使电路10的第二部分具有负温度系数来实现的。对于电路10的一个实施例，晶体管24的栅极到源极的电压具有负温度系数(即，晶体管24的Vgs随着温度的升高而降低)。为了弥补这个情况，晶体管21的源极到漏极的电压具有正温度系数(即，晶体管21的Vsd随温度升高而增大)。晶体管22与23的栅极到源极的电压之差(ΔVgs)近似等于(KT/q)*ln(晶体管23的面积/晶体管22的面积)，其中T为开氏度，而K和q为已知的常数。注意，晶体管21的Vsd的正温度系数是晶体管23与22之间的ΔVgs的函数。因此，负、正温度系数组合在一起相互弥补，从而对电路10的净效应是相对温度保持稳定。

晶体管22与23的面积比、晶体管21与25的面积比和晶体管24的面积可以调节成使从节点30到节点28的电压降(Vdrop)处在所希望的范围内。这个所希望的范围的中央通常在带隙电压(对于硅来说为1.1伏)附近。本发明的另一些实施方式可以使Vdrop在任何所希望的范围，包括显著比带隙电压大或小的电压。因此，通过改变晶体管22与23的面积比、晶体管21与25的面积比和晶体管24的面积可以改变电路10相对于温度改变的特征。

注意，对于本发明的一个实施例，晶体管25起着为电路10提供阻抗的作用。晶体管20和21各起着电路10的电流源的作用。晶体管24起着输出晶体管的作用，可以在电路27汲取较大量的电流时为电路27提供显著电流量。晶体管24的栅极上的电压可以称为基准电压。调节电路11和输出晶体管24一起形成电压调节电路10。调节电路11包括晶体管20、21、22、23和25以及电容元件26。晶体管24的控制电极上的电压标为Vref，为输出晶体管24提供基准电压。

图2以原理图例示了按照本发明的另一个实施例设计的电路100。电路100的第一端接到节点130上，而电路100的第二端接到节点128上。第一供电电压(例如，Vbattery)接到节点130上，而电路127接到节点128上。电路127还接到第二供电电压40(例如，地)上。p沟道晶体管120的第一电流电极、p沟道晶体管121的第一电流电极和双极型晶体管124的第一电流电极都接到节点130上。晶体管120的控制电极和晶体管121的控制电极都接到节点128上。晶体管120的第二电流电极与双极型晶体管122的第一电流电极、晶体管122的控制电极和双极型晶体管123的控制电极连接在一起。晶体管121的第二电流电极与晶体管123的第一电流电极、双极型晶体管124的控制电极和电容元件126的第一端连接在一起。晶体管123的第二电流电极与p沟道晶体管125的第一电流电极连接。晶体管125的控制电极与第二供电电压连接，而晶体管125的第二电流电极接到节点128上。节点128还接到晶体管122的第二电流电极、电容元件126的第二端和晶体管124的第二电流电极。

注意，对于本发明的一个实施例，晶体管125起着为电路100提供阻抗的作用。晶体管120和121各起着电路100的电流源的作用。晶体管124起着输出晶体管的作用，可以在电路127吸取较大量的电流时为电路127提供显著电流量。晶体管124的栅极上的电压可以称为基准电压。调节电路111和输出晶体管124一起形成电压调节电路100。调节电路111包括晶体管120、121、122、123和125以及电容元件126。晶体管124的控制电极上的电压标为Vref，为输出晶体管124提供基准电压。

由图1和2可见，注意对于一个实施例，电路100与电路10的不同之处在于电路10的场效应晶体管22、23和24已经用双极型晶体管122、123和124来代替。对于本发明的一个实施例，双极型晶体管122-125可以是npn双极型晶体管。本发明的另一些实施方式也可以使用p沟道晶体管代替所选用的n沟道晶体管，使用n沟道晶体管代替所选用的p沟道晶体管，和/或用pnp双极型晶体管代替所选用的npn双极型晶体管。注意，对于本发明的某些实施方式，电路10可以用在电路27与第二供电电压40、140(例如，地)之间。图2的电路100以与图1的电路10类似的方式操作，其中双极型晶体管122-124就如普通的npn双极型晶体管那样工作。注意，双极型晶体管122-124的Vbe的作用与图1的场效应晶体管22-24的Vgs在低于门限的情况下的作用类似。

图3以曲线图例示了按照本发明的一个实施例设计的图1的电路的电压对温度的关系曲线(假设制造工艺参数没有改变)。所示电压为节点28(见图1)相对第二供电电压(例如，地)的电压。注意，电压在很宽的温度范围(即，-30摄氏度到125摄氏度)没有显著改变(对于所示曲线图，近似为1毫状)。另一些实施方式可以改变电路10的参数(例如，晶体管的尺寸、制造工艺参数)，以便在所希望的无论什么温度范围内改变节点28的电压范围。

图4以曲线图例示了按照本发明的一个实施例设计的图1的电路的电压对电流的关系曲线。所示电压为从节点30到节点28的电压降Vdrop(见图1)。所示电流为从电路10提供给电路27的电流。注意，一旦电流水平达到150毫微安后，Vdrop就相当好地建立起来，而且并没有明显变化。因此，电路10在第一供电电压(Vbattery)与在节点28处提供给电路27的电压之间提供了一个稳定的电压降。

图5以方框图例示了按照本发明的一个实施例设计的电路200。注意，可以将多个电路10或电路100串联起来，以便在第一供电电压(Vbattery)30、130与电路27、127之间提供较大的电压降。可以将任意多个电路10、100串联在一起。串联中还可以用电路10和100的任何组合。注意，标号10′、30′和28′表示图1的电路10的第二示例。注意，标号100′、130′和128′表示图2的电路100的第二示例。此外，另一些实施方式可以将多个电路10、100的示例设置在电路27、127与第二供电电压40、140(例如，地)之间。

虽然本发明是根据具体导电类型或电位极性进行说明的，但技术人员可以理解，导电类型与电位极性可以反向。

在以上详细说明中，结合具体实施例对本发明作了说明。然而，一般熟悉该技术领域的人员可以理解，在不背离如以下权利要求书中所提出的本发明的范围的情况下可以进行各种修改和变动。因此，详细说明和附图都是例示性的而不是限制性的，而所有这样的修改都应纳入本发明的专利保护范围。

上面就具体实施例说明了本发明的效益、其他优点和对问题的解决方案。然而，这些效益、优点、对问题的解决方案和可以导致任何效益、优点或解决方案出现或成为更明显的任何组成部分不应视为任何或所有权项的关键性的、所必需的或实质性的特征或组成部分。如在这里所使用的，所谓“包括”是指非排它性的包括，因此包括所列组成部分的过程、方法、产品或设备不只是包括所列这些组成部分，而可以包括没有明显列入的或这样的过程、方法、产品或设备所固有的其他组成部分。

附件

1.一种具有第一输出端的电路，所述电路包括：

具有接到供电端上的输入端和输出端的第一电流源；

具有接到供电端上的输入端和输出端的第二电流源；

具有接到第一电流源的输出端上的第一电流电极和控制电极和接到第一输出端上的第二电流电极的第一晶体管；

具有接到第二电流源的输出端上的第一电流电极、接到第一晶体管的控制电极上的控制电极和第二电流电极的第二晶体管；

具有接到第二晶体管的第二电流电极上的第一端和接到第一输出端上的第二端的阻抗；以及

具有接到供电端上的第一电流电极、接到第二晶体管的第一电流电极上的控制电极和接到第一输出端上的第二电流电极的第三晶体管。

2.权利要求1的电路，其中所述第一、第二和第三晶体管都是MOS晶体管。

3.权利要求2的电路，其中所述第一、第二和第三晶体管都是N沟道晶体管。

4.权利要求1的电路，其中所述第一、第二和第三晶体管都是双极型晶体管。

5.权利要求4的电路，其中所述双极型晶体管都是NPN晶体管。

6.权利要求1的电路，其中所述第一和第二电流源都是MOS晶体管。

7.权利要求1的电路，其中：

所述第一电流源包括具有接到供电端上的第一电流电极、接到第一晶体管的第一电流源上的第二电流源和接到第一输出端上的控制电极的第一电流源晶体管；以及

所述第二电流源包括具有接到供电端上的第一电流电极、接到第二晶体管的第一电流源上的第二电流源和接到第一输出端上的控制电极的第二电流源晶体管。

8.权利要求1的电路，其中所述第一和第二电流源还表征为通过提供更多电流响应第一输出端上电压的降低。

9.权利要求1的电路，其中所述阻抗包括MOS晶体管。

10.权利要求9的电路，其中所述MOS晶体管具有作为接到第二晶体管的第二电流电极上的第一端的第一电流电极、作为接到第一输出端上的第二端的第二电流电极和接到接地端上的栅极。

11.权利要求1的电路，所述电路还包括具有接到第三晶体管的控制电极上的第一端和接到第一输出端上的第二端的电容元件。

12.具有第二输出端的权利要求1的电路，所述电路还包括：

具有接到第一输出端上的输入端和输出端的第三电流源；

具有接到第一输出端上的输入端和输出端的第四电流源；

具有接到第三电流源的输出端上的第一电流电极和控制电极和接到第二输出端上的第二电流电极的第四晶体管；

具有接到第四电流源的输出端上的第一电流电极、接到第四晶体管的控制电极上的控制电极和第二电流电极的第五晶体管；

具有接到第五晶体管的第二电流电极上的第一端和接到第二输出端上的第二端的第二阻抗；以及

具有接到第一输出端上的第一电流电极、接到第四晶体管的第一电流电极上的控制电极和接到第二输出端上的第二电流电极的第六晶体管。

13.一种具有第一输出端的电路，所述电路包括：

接在供电端与输出端之间的用来提供基准电压的调节器电路；以及

具有接到供电端上的第一电流电极、用来接收基准电压的控制电极和接到第一输出端上的第二电流电极的输出晶体管，

其中所述调节器电路所接收的全部电流传送给第一输出端。

14.权利要求13的电路，其中所述调节器包括：

一对各提供相等的电流的电流源。

15.权利要求14的电路，其中所述相等的电流随第一输出端上的电压的降低而增大。

16.权利要求13的电路，其中所述调节器随第一输出端上的电压的降低而增大基准电压。

17.权利要求13的电路，其中所述调节器包括：

具有接到供电端上的输入端和输出端的第一电流源；

具有接到供电端上的输入端和输出端的第二电流源；

具有接到第一电流源的输出端上的第一电流电极和控制电极和接到第一输出端上的第二电流电极的第一晶体管；

具有接到第二电流源的输出端上的用来提供基准电压的第一电流电极、接到第一晶体管的控制电极上的控制电极和第二电流电极的第二晶体管；以及

具有接到第二晶体管的第二电流电极上的第一端和接到第一输出端上的第二端的阻抗。

18.具有第二输出端的权利要求13的电路，所述电路还包括：

接在第一输出端与第二输出端之间的用来提供第二基准电压的第二调节器电路；以及

具有接到第一输出端上的第一电流电极、用来接收第二基准电压的控制电极和接到第二输出端上的第二电流电极的第二输出晶体管，

其中所述第二调节器电路所接收的全部电流传送给第二输出端。

19.一种具有第一输出端的电路，所述电路包括：

用来建立用以建立基准电压的基准电流的电流反射镜，其中所述基准电流随输出端上的电压的降低而增大；

承载基准电流的、数值随温度增大而降低的阻抗；以及

用于接收基准电压并在输出端提供输出电流的输出晶体管。

20.权利要求19的电路，其中所述电流反射镜包括：

具有接到供电端上的输入端和输出端的第一电流源；

具有接到供电端上的输入端和输出端的第二电流源；

具有接到第一电流源的输出端上的第一电流电极和控制电极和接到第一输出端上的第二电流电极的第一晶体管；以及

具有接到第二电流源的输出端上的用来提供基准电压的第一电流电极、接到第一晶体管的控制电极上的控制电极和接到阻抗上的第二电流电极的第二晶体管。

21.具有第二输出端的权利要求19的电路，所述电路还包括：

用来建立用以建立第二基准电压的第二基准电流的第二电流反射镜，其中所述第二基准电流随第二输出端上的电压的降低而增大；

承载第二基准电流、数值随温度增大而降低的第二阻抗；以及

用于接收第二基准电压并在第二输出端提供第二输出电流的第二输出晶体管。

Claims (21)

1.一种具有第一输出端的电路，所述电路包括：

具有接到供电端上的输入端和输出端的第一电流源；

具有接到供电端上的输入端和输出端的第二电流源；

具有接到第一电流源的输出端上的第一电流电极和控制电极和接到第一输出端上的第二电流电极的第一晶体管；

具有接到第二电流源的输出端上的第一电流电极、接到第一晶体管的控制电极上的控制电极和第二电流电极的第二晶体管；

具有接到第二晶体管的第二电流电极上的第一端和接到第一输出端上的第二端的阻抗；以及

具有接到供电端上的第一电流电极、接到第二晶体管的第一电流电极上的控制电极和接到第一输出端上的第二电流电极的第三晶体管。

2.权利要求1的电路，其中所述第一、第二和第三晶体管都是MOS晶体管。

3.权利要求2的电路，其中所述第一、第二和第三晶体管都是N沟道晶体管。

4.权利要求1的电路，其中所述第一、第二和第三晶体管都是双极型晶体管。

5.权利要求4的电路，其中所述双极型晶体管都是NPN晶体管。

6.权利要求1的电路，其中所述第一和第二电流源都是MOS晶体管。

7.权利要求1的电路，其中：

所述第一电流源包括具有接到供电端上的第一电流电极、接到第一晶体管的第一电流源上的第二电流源和接到第一输出端上的控制电极的第一电流源晶体管；以及

所述第二电流源包括具有接到供电端上的第一电流电极、接到第二晶体管的第一电流源上的第二电流源和接到第一输出端上的控制电极的第二电流源晶体管。

8.权利要求1的电路，其中所述第一和第二电流源还表征为通过提供更多电流响应第一输出端上电压的降低。

9.权利要求1的电路，其中所述阻抗包括MOS晶体管。

10.权利要求9的电路，其中所述MOS晶体管具有作为接到第二晶体管的第二电流电极上的第一端的第一电流电极、作为接到第一输出端上的第二端的第二电流电极和接到接地端上的栅极。

11.权利要求1的电路，所述电路还包括具有接到第三晶体管的控制电极上的第一端和接到第一输出端上的第二端的电容元件。

12.具有第二输出端的权利要求1的电路，所述电路还包括：

具有接到第一输出端上的输入端和输出端的第三电流源；

具有接到第一输出端上的输入端和输出端的第四电流源；

具有接到第三电流源的输出端上的第一电流电极和控制电极和接到第二输出端上的第二电流电极的第四晶体管；

具有接到第四电流源的输出端上的第一电流电极、接到第四晶体管的控制电极上的控制电极和第二电流电极的第五晶体管；

具有接到第五晶体管的第二电流电极上的第一端和接到第二输出端上的第二端的第二阻抗；以及

具有接到第一输出端上的第一电流电极、接到第四晶体管的第一电流电极上的控制电极和接到第二输出端上的第二电流电极的第六晶体管。

13.一种具有第一输出端的电路，所述电路包括：

接在供电端与输出端之间的用来提供基准电压的调节器电路；以及

具有接到供电端上的第一电流电极、用来接收基准电压的控制电极和接到第一输出端上的第二电流电极的输出晶体管，

其中所述调节器电路所接收的全部电流传送给第一输出端。

14.权利要求13的电路，其中所述调节器包括：

一对各提供相等的电流的电流源。

15.权利要求14的电路，其中所述相等的电流随第一输出端上的电压的降低而增大。

16.权利要求13的电路，其中所述调节器随第一输出端上的电压的降低而增大基准电压。

17.权利要求13的电路，其中所述调节器包括：

具有接到供电端上的输入端和输出端的第一电流源；

具有接到供电端上的输入端和输出端的第二电流源；

具有接到第一电流源的输出端上的第一电流电极和控制电极和接到第一输出端上的第二电流电极的第一晶体管；

具有接到第二电流源的输出端上的用来提供基准电压的第一电流电极、接到第一晶体管的控制电极上的控制电极和第二电流电极的第二晶体管；以及

具有接到第二晶体管的第二电流电极上的第一端和接到第一输出端上的第二端的阻抗。

18.具有第二输出端的权利要求13的电路，所述电路还包括：

接在第一输出端与第二输出端之间的用来提供第二基准电压的第二调节器电路；以及

具有接到第一输出端上的第一电流电极、用来接收第二基准电压的控制电极和接到第二输出端上的第二电流电极的第二输出晶体管，

其中所述第二调节器电路所接收的全部电流传送给第二输出端。

19.一种具有第一输出端的电路，所述电路包括：

用来建立用以建立基准电压的基准电流的电流反射镜，其中所述基准电流随输出端上的电压的降低而增大；

承载基准电流的、数值随温度增大而降低的阻抗；以及

用于接收基准电压并在输出端提供输出电流的输出晶体管。

20.权利要求19的电路，其中所述电流反射镜包括：

具有接到供电端上的输入端和输出端的第一电流源；

具有接到供电端上的输入端和输出端的第二电流源；

具有接到第一电流源的输出端上的第一电流电极和控制电极和接到第一输出端上的第二电流电极的第一晶体管；以及

具有接到第二电流源的输出端上的用来提供基准电压的第一电流电极、接到第一晶体管的控制电极上的控制电极和接到阻抗上的第二电流电极的第二晶体管。

21.具有第二输出端的权利要求19的电路，所述电路还包括：

用来建立用以建立第二基准电压的第二基准电流的第二电流反射镜，其中所述第二基准电流随第二输出端上的电压的降低而增大；

承载第二基准电流、数值随温度增大而降低的第二阻抗；以及

用于接收第二基准电压并在第二输出端提供第二输出电流的第二输出晶体管。