CN1979684A

CN1979684A - eFuse系统和读出eFuse的方法

Info

Publication number: CN1979684A
Application number: CNA2006101445440A
Authority: CN
Inventors: P·保内; W·P·霍维斯; D·W·西延贝尔格; A·J·莱斯莉; G·J·乌尔曼; S·N·斯托里诺
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2005-12-08
Filing date: 2006-11-10
Publication date: 2007-06-13
Anticipated expiration: 2026-11-10
Also published as: US20070133333A1; US7224633B1; CN100511485C

Abstract

在芯片上的eFuse参考单元提供参考电压，所述参考电压大于由所述芯片上的具有未熔断的eFuse的eFuse单元产生的最大电压，但小于由所述芯片上的具有熔断的eFuse的eFuse单元产生的最小电压。参考电流流经电阻器和所述eFuse参考单元中的未熔断eFuse，产生所述参考电压。所述参考电压用于产生所述eFuse单元中的所述参考电流的镜反射复制。所述参考电流的所述镜反射复制流经所述eFuse单元中的eFuse。比较器接收所述参考电压和由所述eFuse单元产生的电压。所述比较器产生输出逻辑电平，所述输出逻辑电平响应于由与所述参考电压比较的所述eFuse单元产生的电压。

Description

eFuse系统和读出eFuse的方法

技术领域

本发明一般涉及eFuse(电可编程熔丝)。更具体地，本发明涉及读出eFuse是否熔断。

背景技术

在制成用于电子系统的半导体芯片之后，电子系统常常需要作用以启动、断开或修改。例如，可将共用芯片设计为适用于多种应用，该芯片最初具有支持所有多种应用的电路。在芯片制成之后，可熔断eFuse以使芯片个性化，用于特定的具体应用。对于第二实例，有时不完全地制造芯片并且部分芯片是不可用的。可将计算机处理器芯片设计为具有128KB(千字节)超高速缓存。但测试可能确定128KB中仅仅64KB是起作用的。如果芯片的其余部分起作用，则芯片仍被使用，但是必须将信息存储在芯片上，以便不进行使用128KB中不起作用的64KB部分的尝试。

在现代的半导体芯片上常常使用eFuse存储这种信息。eFuse是电可编程的，并在制成芯片之后通过熔断eFuse来编程。在许多应用中，甚至在利用芯片的电子系统运行一段时间之后才熔断eFuse。

eFuse包括硅化物化(silicided)的多晶硅导体。硅化物被广泛地用于半导体产品以降低多晶硅导体的电阻，例如用于场效应晶体管(FET)的多晶硅栅极，或者掺杂硅区，如FET的源极或漏极。通过导引足够大小和持续时间的电流流经eFuse以通过熔融或电迁移去除在eFuse的第一端和第二端之间的至少部分硅化物，使熔丝熔断。至少部分硅化物的去除改变了eFuse的第一端和第二端之间的电阻。可在ChandrasekharanKothandaraman等人的US 6,368,902，“Enhanced eFuses by the localdegradation of the fuse link”以及Chandrasekharan Kothandaraman等人的US 6,624,499，“System for programming fuse structure byelectromigration of silicide enhanced by creating temperature gradient”中发现对eFuse的说明。

多晶硅在电阻方面具有相对宽的容差(tolerance)。虽然具有较低的电阻，硅化物化的多晶硅在电阻方面也具有相对宽的容差。而且，当熔断eFuse时从eFuse上的多晶硅确切地去除了多少硅化物存在相当大的范围。在标准工艺偏差和去除多少硅化物的偏差之外，硅化物化的多晶硅和未硅化物化的多晶硅的电阻随温度变化。在具有eFuse的先前电子系统中，这些偏差使读出eFuse是否熔断的任务变得困难和成问题。

因此，需要可提供可靠、简单和快速地读出eFuse以确定eFuse是否熔断的方法和装置。

发明内容

本发明包括具有可以可靠、简单和快速地确定eFuse是否熔断的方法和装置的eFuse系统实施例。

该eFuse系统包括参考单元，所述参考单元进一步包括参考电阻，所述参考电阻包括串联的电阻器和未熔断的第一eFuse。所述参考单元包括第一电路，当连接到合适的电源电压时，所述第一电路产生流经所述参考电阻的参考电流，产生参考电压。

所述eFuse系统还包括eFuse单元，所述eFuse单元进一步包括第二eFuse。所述第二电阻配置为熔断时具有第一电阻且未熔断时具有第二电阻。所述第一电阻大于所述参考电阻。所述第二电阻小于所述参考电阻。所述eFuse单元耦合到所述参考电压。当连接到所述合适的电源电压时，所述eFuse单元中的第二电路使用所述参考电压，以产生所述参考电流的镜反射复制(mirrored copy)。所述镜反射的参考电流流经所述eFuse单元中的所述eFuse，产生eFuse单元电压输出。

所述eFuse系统还包括比较器，当用比较器电源电压为所述比较器供电时，所述比较器配置为比较所述参考电压和所述eFuse单元电压输出。如果所述参考电压大于所述eFuse单元电压输出，则所述比较器输出第一逻辑值。如果所述参考电压小于所述eFuse单元电压输出，则所述比较器输出不同于所述第一逻辑值的第二逻辑值，所述第一和第二逻辑值指示出所述eFuse单元中的所述eFuse是否熔断。

eFuse系统可具有独立编程以具有熔断或未熔断eFuse的多个eFuse单元，eFuse可在制造时被编程，或者在一些应用中，在将包含eFuse系统的电子系统运送到客户之后被编程。在一些应用中，在包含eFuse系统的电子系统被客户操作了一段时间之后，编程eFuse。

由于镜反射电流等于参考电流(在同一芯片上的跟踪容差(trackingtolerance)内)，因此该eFuse系统可靠地读出特定的eFuse是否熔断。因此在参考电路中未熔断的eFuse两端之间的第一电压降与在eFuse单元中未熔断的eFuse两端之间的第二电压降相同(再次地，在同一芯片上的跟踪容差内)。

附图说明

图1是包括eFuse系统的电子系统的方框图。

图2A是eFuse系统的方框图。

图2B是示出图2A的eFuse系统的一部分的可选实施例的方框图。

图3A示出eFuse系统的参考单元和eFuse单元的原理图。

图3B示出图3A的参考单元和eFuse单元的可选实施例。

图4A-4F示例熔断和未熔断eFuse的电阻和容差以及如何正确地确定在参考单元中的电阻器的电阻。

图5示出示例性的参考电压和对于具有熔断的eFuse的eFuse单元和对于具有未熔断的eFuse的eFuse单元的对应eFuse单元电压。

图6是本发明方法实施例的流程图。

具体实施方式

在下面优选实施例的详细说明中，参考形成其一部分的附图，在这些附图中通过示例的方式示出了可以实施本发明的具体实施例。应理解，只要不脱离本发明范围，可以利用其它实施例并可进行结构改变。

本发明提供一种方法和装置，以可靠、简单并快速地确定eFuse系统中的eFuse是否熔断。

参考单元包括第一电路，该第一电路配置为当第一电路连接到合适的电源电压时，产生流经包括串联的未熔断eFuse和电阻器的参考电阻的参考电流。该参考电阻小于同一芯片上的熔断eFuse的电阻值。该参考电阻大于同一芯片上的未熔断eFuse的电阻值。该参考单元产生由流经参考电阻的参考电流确定的参考电压。

参考电压耦合到eFuse单元。通过第二电路在eFuse单元中使用该参考电压，该第二电路配置为当第二电路连接到合适的电源电压时，在eFuse单元中产生参考电流的镜反射。该镜反射的参考电流流经eFuse单元中的eFuse，产生eFuse单元电压输出。如果eFuse单元中的eFuse未熔断，则参考电压大于eFuse单元电压输出。如果eFuse单元中的eFuse熔断，则参考电压小于eFuse单元电压输出。

通过比较器将eFuse单元电压与参考电压进行比较，当被供给合适的比较器电源电压时，比较器可操作。比较器的输出是响应于eFuse单元电压输出大于或小于参考电压的逻辑值。

现在参考图1，示出了电子系统10。例如，电子系统10旨在解释但不限制计算机处理器、ASIC(专用集成电路)芯片、PDA(个人数字助理)、或者电子游戏系统。电子系统10包括逻辑与时钟20。在各种电子系统10实现中的逻辑与时钟20进一步包括(但未示出)ALU(算术与逻辑单元)、寄存器、SRAM(静态随机存取存储器)、DRAM(动态随机存取存储器)、计时器、控制逻辑等。逻辑与时钟20进一步包括时钟电路，该时钟电路在实施例中包括锁相环、延迟锁定环、以及振荡器。如上陈述，许多电子系统10需要eFuse单元以在芯片制成之后提供非易失性个性化。通过提供在逻辑与时钟20的控制之下可熔断的eFuse，eFuse系统100提供这种非易失性个性化。逻辑与时钟20将eFuse地址107提供给eFuse系统100，如稍后将详细解释的，eFuse系统100用于寻址要熔断的eFuse，或者在实施例中，也用于确定读出哪个eFuse。逻辑与时钟20提供用于将eFuse系统置于可熔断eFuse的模式，或可选地，可读出eFuse的模式中的使能FS 102信号。逻辑与时钟20也将时钟115发送到eFuse系统100。在eFuse系统100中eFuse的编程(熔断)期间使用时钟115。eFuse系统100在读出151上将关于一个或多个eFuse熔断的信息发送回逻辑与时钟20。

现在参考图2A，以方框图形式示出了eFuse系统100。参考单元140提供参考电压158，该参考电压158分配到示出为eFuse单元160A-160N的一个或多个eFuse单元160。稍后示出参考单元140和eFuse单元160的细节。

电源电压VFS提供当使能熔丝源(使能FS)102起作用(active)时连接到节点FS 98的电压(例如3.5伏，对于当前半导体技术是相对高的电压)。由VFS提供的电压适于熔断eFuse单元160中的eFuse。将会理解，随着eFuse技术的进步，在未来，VFS可以是不显著高于VDD的电压。实际上，在VDD是足以熔断eFuse的电压的实施例中，VFS实际上可以为VDD。FS开关105必须具有足够低的电阻，以便于熔断eFuse单元160中的eFuse。在一些实施例中，FS开关105与eFuse系统100的其余部分物理地位于同一芯片上。在其它实施例中，使FS开关105与芯片物理地分离，并例如安装在其上安装该芯片的卡上，其中节点FS 98耦合到芯片上。当使能FS 102不控制FS开关105将FS 98耦合到VFS时，反相器99使使能FS 102反相，以控制GND开关101将FS 98耦合到地。

当使能FS 102不起作用(inactive)时，通过FS开关105对节点FS 98提供的VFS电压断开，并且通过GND开关101节点FS 98接地。具体地，如果VFS为高于VDD的电压，则必须将GND开关101设计为承受通过FS开关105从VFS提供的电压。例如，使用具有耦合到NFET栅极的适合电压的层叠NFET是提供开关能力同时避免对任何NFET的应力的已知方法。在一些实施例中，GND开关101与eFuse系统100的其余部分物理地在同一芯片上。在其它实施例中，使GND开关101与芯片物理地分离，并例如安装在其上安装该芯片的卡上，其中节点FS 98耦合到芯片上。在应用中，使FS开关105和GND开关101都与芯片物理地分离，而将eFuse系统100和FS 98的其余部分耦合到该芯片上。

每个eFuse单元160产生eFuse单元电压输出161，在图2中示出为分别来自eFuse单元160A-160N的161A-161N。在图2A中，每个比较器150A-150N将eFuse单元电压输出161与参考电压相比较，并产生响应于输入到具体比较器150的eFuse单元电压输出161是大于还是小于参考电压158的逻辑“1”或逻辑“0”。例如，比较器150A将Fuse单元电压输出161A与参考电压158相比较，如果eFuse单元电压输出161大于参考电压158，则比较器150A输出逻辑“1”，表明eFuse单元160A中的eFuse已熔断。如果eFuse单元160A中的eFuse未熔断，则eFuse单元电压输出161小于参考电压158，并且比较器150A输出逻辑“0”。由适合的比较器电源电压为比较器150A-150N供电。典型地，尽管也考虑其它的电源电压，但由作为适合的比较器电源电压的VDD为芯片上的比较器150供电。比较器150必须具有适应参考电压158和eFuse单元电压输出的可操作的输入电压范围。

译码器109接收eFuse地址107，并响应于在eFuse地址107上驱动的值，激活选择信号106，如分别耦合到选择电路101A-101N的106A-106N所示。选择电路101A-101N也接收当要编程eFuse单元160时激活的时钟115。例如，如果译码器109接收用于eFuse单元160A的地址的eFuse地址107，则选择信号106A被激活为“1”。当时钟115被激活(“1”)时，信号111A被驱动为对eFuse单元160A起作用。当选择信号111A时，信号111B-111N不起作用。此时，激活使能FS 102，使FS开关105将电压VFS耦合到FS 98，并防止GND开关101将FS 98耦合到地。在通过FS开关105将节点FS 98耦合到VFS的同时，当信号111A起作用时熔断eFuse单元160A中的eFuse。

图2B示出了用于读出相对于参考电压158的eFuse单元电压输出161的可选实施例。将eFuse单元电压输出160A-160N连接到模拟多路复用器50的数据输入。将选择信号106A-106N耦合到模拟多路复用器50的控制输入。响应于选择信号160A-160N上的起作用信号，将对应的eFuse电压输出161A-161N传送(route)到比较器150Z的第一输入。将参考电压158耦合到比较器150Z的第二输入。读出Z 151Z从比较器150Z输出，如果选择的eFuse单元电压输出161大于参考电压158，则其具有第一值，而如果选择的eFuse单元电压输出161小于参考电压158，则其具有第二值。

图3A示出了关于参考单元140和示例的eFuse单元160具有更多细节的eFuse系统100。如图2A和2B所示，eFuse单元160被示例为用附加字母识别特定eFuse单元的各个示例的eFuse单元160A-160N。类似地，选择信号(信号111示例为信号111A-111N，并且eFuse电压输出161示例为eFuse电压输出161A-161N)，如图2A、2B所示。

在eFuse单元160中的eFuse的编程(熔断)期间，如上所述，在使能FS 102的控制下将节点FS 98耦合到VFS。将信号111激活为“1”。足以熔断101的电流从电源电压VFS流经FS开关105、eFuse 101、NFET(N沟道场效应晶体管)N1(在具有N1的实施例中)、以及NFET N2到地。PFET(P沟道场效应晶体管)P1为关断或基本关断，也就是，流经eFuse 101的大多数电流流经NFET N1和N2。当使能FS 102是“1”时，可使用已知的电路技术(未示出)，例如在图3A中将P1的栅极耦合到节点A，使P1保持完全关断。NFET N1将节点A上的电压箝位到VDD以下的FET阈值，当将节点FS 98耦合到VFS时，保护PFET P1和比较器150不受应力作用。

在本eFuse技术中，与VDD相比，VFS相对较高，并且需要N1和N1R保护P1和PR以及比较器150中的电路。在电源电压不足够高而不会使参考单元140或熔丝单元160中的FET受到应力或损伤的实施例中，不需要NFET N1(以及在参考单元140中的NFET NR1)，并且如图3B所示，可以将eFuse 101直接耦合到PFET P1的漏极(以及可以将参考电阻113直接耦合到参考单元140中的PR的漏极)。

对于具体的芯片技术，由设计者确定熔断eFuse所需的电流的大小和持续时间。

图3A中的参考单元140包括PFET PR、NFET NR1、以及参考电阻113，参考电阻113进一步包括电阻器R1和与电阻器R1串联的eFuse101R。决不熔断eFuse 101R。因此，没有选择线111耦合到参考单元140，并且在参考单元140中不需要NFET N2的对应部件。如上所述，在将节点FS 98耦合到相对高的电压VFS的实施例中，与eFuse单元160中的NFET N1类似，NFET NR1保护PR不受应力作用。R1由可构成电阻器的芯片上任何适合结构制成。例如，在多种实施例中，R1由芯片上金属导体、芯片上掺杂硅结构，芯片上适合尺寸的FET，或者甚至另一eFuse构成。在电源电压VFS不足够高而不会使参考单元140或熔丝单元160中的FET受到应力或损伤的实施例中，不需要NR1，并且可将电阻器R1的第一节点直接耦合到PR的漏极。在本eFuse技术中，VFS相对较高，并且通过NFET NR1将参考电阻113的第一节点耦合到PFET PR的漏极以保护PFET PR和比较器150中的电路。

在读出期间，使能FS是“0”，并且节点FS 98通过GND开关101接地并通过FS开关105从VFS断开。PR是“二极管连接的”(即，将PR的栅极连接到PR的漏极)，并产生流经NR1、R1和eFuse 101R的电流IREF。使NR1(和其对应部件N1)的大小为比R1和eFuse 101R低得多的电阻；例如，设计NR1和N1，以便IREF使NR1和N1两端之间的电压降(漏极到源极)分别比参考电阻113和eFuse 101的电压降小10％。NR1和NR2尺寸相同，以便在漏极-源极电流相同的情况下在NR1和N1两端之间的漏极-源极电压降相同。在所述实施例中NR1和N1仅仅用于保护电路抵抗高电压。由于N1必须设计为具有足够大的宽度/长度比以适应熔断eFuse单元160中的eFuse所需的电流，因此用于NR1和N1的漏极-源极电压很小。参考电流远小于熔丝熔断电流。NR1和N1的漏极-源极电压降不能确定参考电压与eFuse单元电压输出之间的差异。因此，在参考电压和eFuse单元电压输出的相对大小中，NR1和N1中的小的漏极-源极电压降是不被考虑的功能电压。应理解，当预期比较器150的共模范围时，必须考虑NR1和N1的小漏极-源极电压。

如图3A所示，将参考电压158耦合到eFuse单元160中的PFET P1的栅极，PFET P1镜反射eFuse单元160中的电流IREF。在读出(使能FS＝“0”)期间，信号111为“0”并且NFET N2关断。IREF流经P1、N1和eFuse 101。将N1和NR1设计为对于给定IREF电流有相同的漏极-源极电压降。也就是说，将N1和NR1设计为具有相同的宽度和长度。如果eFuse 101未熔断，则由镜反射IREF电流所得的eFuse 101两端之间的电压与由参考单元140中的IREF电流所得的eFuse 101R两端之间的电压(未考虑容差)相同，因为eFuse 101和eFuse 101R都未熔断。如果eFuse101熔断，则eFuse 101的电阻显著增大，并且eFuse单元160的镜反射IREF电流的熔断的eFuse 101两端之间的电压降大于未熔断的eFuse 101两端之间的电压降。

选择参考单元140中的电阻器R1，以便参考电阻113两端之间的电压降大于同一芯片上在eFuse单元160中未熔断eFuse 101两端之间的电压降，其中包括容差。同样，选择电阻器R1，以便参考电阻113两端之间的电压降小于同一芯片上在eFuse单元160中熔断eFuse 101两端之间的电压降，其中包括容差。

在图3A中，参考电压158和eFuse单元电压输出161(如eFuse单元160中所示的节点“A”)取自包括PR和NR1(对于参考电压158)的漏极以及PFET P1和NFET N1(对于eFuse电压输出161)的漏极的节点。如上所述，在读出(即，使能FS 102＝“0”)期间，NFET NR1和N1两端之间的漏极-源极电压降很小。由于NR1和N1为相同设计的NFET，并承载相同的电流(IREF和镜反射的IREF)，因此NR1和N1两端之间的漏极-源极电压降将相等(忽略小的芯片上跟踪差异)。

在图3B所示的可选实施例中，未利用NR1和N1。如果VFS不是足够高的电压而不能引起对PR、P1或比较器150的不当应力或损伤，则可使用图3B所示的可选实施例。参考电压158和eFuse单元输出电压161分别取自PR和P1的漏极。参考电阻113直接连接到PR的漏极，而不是通过NR1间接耦合到P1的漏极。eFuse单元160的eFuse 101直接连接到P1的漏极，而不是通过N1间接耦合到P1的漏极。

应理解，在参考电阻113中，电阻器R1和eFuse 101R串联，并且可以颠倒参考电阻113中的R1和eFuse 101R的位置。

图4A-4F示例设计者如何选择用于图3A和图3B示意性示出的参考单元140的参考电阻113中的电阻器R1的值。应记起，未熔断eFuse中的电阻范围具有很大的容差。

在图4A、4B和4E中，Ru是未熔断的eFuse的电阻值。Ru的范围是特定未熔断eFuse可能具有的，包括容差的电阻范围。Ru范围从特定未熔断eFuse可具有的最小电阻值延伸到特定未熔断eFuse可具有的最大电阻值。类似地，Rb是熔断eFuse的电阻，并且Rb范围从特定熔断eFuse可具有的最小电阻值延伸到特定熔断eFuse可具有的最大电阻值。

图4A和图4C中参考的R1a是具有用于R1的最小值的R1电阻器，其必然容许比较器150正确地区分未熔断eFuse。图4C示例出包括R1a可具有的容差的电阻范围，容差包括工艺和温度容差。在图4C的实例中，标称地R1a是1.25个电阻单位。为示例目的，假定电阻单位为千欧姆(KΩ)，由此标称地R1a是1.25KΩ。R1a必须大于1.0KΩ的包括容差的最小值，以及最大值为1.5KΩ。通过Ru范围的宽度确定R1a的最小值，Ru范围的宽度示出为1KΩ(即2-1KΩ，如图4A所示)。因此，如果熔断的eFuse101R具有1.0KΩ的值(Ru的最小值)，则与eFuse 101R串联设置的1KΩR1确保串联结合至少与可在任何eFuse单元160中发现的最大电阻eFuse101(即2KΩ)一样大。R1a必须至少递增地大于1.0KΩ；否则如果eFuse101R为1KΩ(最小eFuse值)并且R1a也为1KΩ(最小R1a值)，则在同一芯片上具有最大2KΩ的eFuse将导致参考电压158与用于具有2KΩ电阻的eFuse单元160的eFuse单元电压输出161相同，并且比较器150将不能区分该2KΩ是熔断还是未熔断。由于其假定对于工艺或温度在同一芯片上的未熔断eFuse之间没有跟踪，因此上述假定是保守的。实际上，在特定半导体芯片上的类似器件之间存在跟踪。设计者可调查用于特定芯片技术的跟踪性能规格以确定用于R1的最小电阻值。例如，如果假定完美的跟踪(也就是，在特定芯片上的所有未熔断的eFuse具有完全相同的电阻值)，则R1可以非常小，仅仅必须使R1和eFuse 101R的串联电阻足够，以稍微大于未熔断eFuse 101的电阻，并且适应比较器50的跟踪和输入失配。

由于存在类似器件之间的跟踪，在参考单元140中的eFuse 101R的电阻将(在某特定程度上)跟踪eFuse单元160中的eFuse 101R的电阻。参考单元140中的eFuse 101R的相对高的电阻值使参考单元140中的参考电流降低。参考单元140中的eFuse 101R的相对低的电阻值使参考单元140中的参考电流增加。参考电压158耦合到eFuse单元160的P1。P1镜反射参考单元140的参考电流，因此，参考电压158是eFuse电压输出161的决定因素。在eFuse 101R和eFuse 101的电阻之间的跟踪的存在提供稳定并可靠的读出装置。由于eFuse 101R未熔断，因此期望eFuse 101R和未熔断的eFuse 101之间的跟踪优于eFuse 101R和熔断的eFuse 101之间的跟踪。

还应理解，预期Ru和R1的统计结合。例如，图4A示出了从由Ru和R1a的最小值之和得到的最小值延伸到由Ru和R1a的最大值之和得到的最大值的Ru和R1a的分布宽度。如果在具体实施中eFuse的电阻与用于实施R1的电阻元件的电阻统计上无关，则许多设计者会统计地结合容差，例如设计为串联结合的3-西格玛(sigma)分布宽度作为Ru和R1a的3-西格玛分布宽度的平方的和的平方根。

图4B和图4D类似地示例出设计者如何确定用于电阻器R1的最大电阻值R1b。也就是，必须如此选择R1b，以便参考电阻113小于熔断eFuse101的电阻。

图4D示出了作为具有3KΩ的最大电阻值的R1b，它由具有5KΩ的最小值的Rb(参见图4B)和具有2KΩ的最大值的Ru导出。图4B示出了Ru、Ru+R1b，以及Rb的电阻分布。Ru+R1b的和必须小于Rb的最小值。正如关于R1a的讨论，R1b的这种导出是保守的。

虽然R1a和Rib的上述导出示例了如何确定电阻器R1的最小和最大电阻值界限时，设计者典型地不将元件如R1选择为在最大或最小可能值。相反地，设计者会选择关于eFuse电阻在芯片技术的性能规格中能适应误差或随后的变化的较安全设计。例如，如果设计者选择R1a作为他或她对电阻器R1的选择，并且eFuse电阻范围Ru变宽，则设计者对R1a的选择可能导致将eFuse101错误读出为熔断eFuse而不是未熔断的eFuse。因此，有利地，设计者如图4E所示将R1的值选择为R1c。R1c为约1.75KΩ的电阻，使R1c+Ru的串联结合的分布位于中心，如所示，在未熔断的eFuse和熔断的eFuse的电阻分布之间。

图4F更详细地示出了设计者如何将片上(on chip)跟踪的考虑包括到选择电阻R1的值中。尽管早期示出的整个电阻分布对于解释是有用的，并提供R1的可工作值，但是只要满足如下条件即可：在特定芯片上，参考电阻113具有高于特定芯片上的任何未熔断的eFuse的电阻值，并且参考电阻113具有低于特定芯片上的任何熔断的eFuse的电阻值。

在图4F中，Ru₁示出了在第一芯片上未熔断的eFuse的电阻分布。Ru₂示出了在第二芯片上未熔断的eFuse的电阻分布。注意，在图4F的实例中，Ru₁具有0.5KΩ的宽度，而Ru₂具有0.3KΩ的宽度。Rb₁是在具有Ru₁分布的同一芯片上熔断的eFuse的电阻分布；Rb₂是在具有Ru₂分布的同一芯片上熔断的eFuse的电阻分布。共同的是，一般地，如果第一未熔断的eFuse具有比第二未熔断的eFuse小的电阻，则当熔断时，第一eFuse将具有比第二eFuse大的电阻。这是由于更大的电流流经第一未熔断的eFuse，其产生更多热量，因此去除更多硅化物。必须如此选择电阻器R1，以便R1和Ru的和大于同一芯片上未熔断的eFuse电阻的最大值。R1示出为具有0.5KΩ的最小电阻，其是Ru₁分布的宽度。Ru₁+R1的统计和是具有有低电阻的eFuse的芯片的参考电阻113(图3A)的分布。Ru₂示出为具有较大电阻，但较小的分布。将R1的值选择为与芯片分布上的任何未熔断的eFuse一样宽(实例中的Ru₁)。Ru₂+R1的统计和是具有有相对高的未熔断电阻的eFuse的芯片的参考电阻113的分布。正如先前的包括关于跟踪的较少细节的讨论，设计者必须如此选择用于R1的电阻值，以便参考电阻113具有比特定芯片上任何未熔断的eFuse高的电阻，并且参考电阻113必须具有比特定芯片上任何熔断的eFuse低的电阻。

现在转向图5，以条形图表形式示出了示例性的电压值。最左的条形示出了耦合到比较器150的第一输入的参考电压158(VREF)的电压值。VREF的大小是相对于通过GND开关101耦合到地的节点FS 98的IREF*(R1+Ru)。例如，如果将GND开关101实施为具有串联的芯片上NFET，以承受在eFuse的编程期间在节点FS 98上用于一些实施例中的相对高的VFS电压，则节点FS 98可以在地以上几百毫伏。如果将GND开关101实施为脱离芯片的继电器，则当GND开关101将节点FS 98耦合到地时节点FS 98非常接近地。节点FS 98通常连接到参考电阻113和eFuse单元160中的eFuse 101，以便如果节点FS 98并不完全地接地，则参考电压158和eFuse单元电压输出161将在地以上相等地升高。图5的中间条形示例了具有熔断的eFuse 101的eFuse单元160的eFuse单元电压输出161的值。在图5的中间条形上的电压等于IREF*Rb，如上所述，由于Rb大于Ru+R1，因此中间条形上的电压大于VREF(参考电压158)。回忆在eFuse单元160中的IREF为在参考单元140中的IREF的镜反射复制。图5的最右条形示例了具有未熔断的eFuse 101的eFuse单元160的eFuse单元电压输出161的值。在图5的最右条形上的电压等于IREF*Ru，如上所述，由于Ru小于Ru+R1，并且相同的电流大小IREF流经未熔断的eFuse单元160中的Ru以及参考单元140中的Ru+R1，因此最右条形上的电压小于VREF(参考电压158)。

本发明的实施例也可表述为方法。图6是方法200，即本发明示例性方法的实施例的流程图。

方法200开始于步骤202。

在步骤204中，在参考单元中产生参考电流。如早先所述，耦合到包括电阻器和未熔断的eFuse的参考电阻的二极管连接的FET产生合适的参考电流。为该电阻器选择电阻值，以便在参考单元中未熔断的eFuse加上该电阻器的串联组合的电阻大于未熔断的eFuse的电阻，并且在参考单元中未熔断的eFuse加上该电阻器的串联组合的电阻小于熔断的eFuse的电阻。

在步骤206中，参考电流流经该参考电阻，并在该参考电阻两端之间形成电压降，该参考电阻两端之间的电压降是参考电压。

在步骤208中，在步骤204中产生的参考电流在eFuse单元中镜反射。如早先所述，FET容易地连接，以通过简单地将产生电流的镜反射复制的FET的栅极连接到二极管连接的FET的栅极和漏极，并将产生电流的镜反射复制的FET的源极连接到与二极管连接的FET的源极连接的同一电源电压，镜反射流经二极管连接的FET的电流。

在步骤210中，镜反射的参考电流流经eFuse单元中的eFuse，引起该eFuse单元中的eFuse两端之间的电压降。

在步骤212中，将参考电压与eFuse单元中的eFuse两端之间的电压降进行比较。如上所述，在如图2A所示的实施例中，将单独的比较器用于每个eFuse单元。在如图2B所示的其它实施例中，模拟多路服用器从多于一个的eFuse单元接收eFuse单元电压输出，并且从多于一个的eFuse单元中选择哪一个eFuse单元电压输出以传送给比较器的第一输入，该参考电压连接到该比较器的第二输入。

在步骤214中，如果参考电阻两端之间的电压降大于eFuse单元中的eFuse两端之间的电压降，则将输出驱动至第一逻辑电平。该第一逻辑电平表明eFuse单元中的eFuse没有熔断。

在步骤216中，如果参考电阻两端之间的电压降小于eFuse单元中的eFuse两端之间的电压降，则将输出驱动至第二逻辑电平。该第二逻辑电平表明eFuse单元中的eFuse已经熔断。

该方法结束于步骤218。

Claims

1.一种eFuse系统，包括：

参考单元，进一步包括：

参考电阻，进一步包括串联的电阻器和未熔断的第一eFuse；以及

第一电路，配置为当将适合的电源电压耦合到所述电路时，产生参考电流，所述参考电流流经所述参考电阻，在所述参考电阻的第一端和所述参考电阻的第二端之间产生参考电压；

eFuse单元，包括：

第二eFuse，如果所述第二eFuse熔断，则具有大于所述参考电阻的第一电阻，而如果所述第二eFuse未熔断，则具有小于所述参考电阻的第二电阻；以及

第二电路，配置为当将所述适合的电源电压耦合到所述第二电路时，产生所述参考电流的镜反射复制，所述参考电流的所述镜反射复制流经所述eFuse单元中的所述第二eFuse，在所述第二eFuse的第一端和所述第二eFuse的第二端之间产生eFuse单元电压输出；

以及

比较器，具有耦合到所述参考电压的第一输入和耦合到所述eFuse单元电压输出的第二输入，当被提供适合的比较器电源电压时，所述比较器配置为，如果所述eFuse单元电压输出大于所述参考电压，则输出第一逻辑电平，而如果所述eFuse单元电压输出小于所述参考电压，则输出第二逻辑电平。

2.根据权利要求1的eFuse系统，配置为产生参考电流的所述电路还包括：

二极管连接的第一FET，具有连接到第一电源电压的源极、连接到所述参考电压的栅极和连接到所述参考电压的漏极，所述第一电源电压为第一所述适合的电源电压；

其中所述参考单元中的所述参考电流在所述第一FET的所述源极和所述漏极之间流动。

3.根据权利要求2的eFuse系统，所述eFuse单元还包括：

第二FET，具有连接到所述第一电源电压的源极、连接到所述参考电源的栅极和耦合到所述第二eFuse的第一端的漏极，所述漏极还耦合到所述eFuse单元电压输出，所述第二FET产生所述参考电流的所述镜反射复制。

4.根据权利要求3的eFuse系统，所述参考单元还包括与所述参考电阻串联耦合的第三FET。

5.根据权利要求4的eFuse系统，所述第三FET具有连接到所述第一FET的所述漏极的漏极、连接到所述参考电阻的第一端的源极、和连接到所述第一电源电压的栅极。

6.根据权利要求4的eFuse系统，所述eFuse单元还包括与所述第二eFuse串联耦合的第四FET。

7.根据权利要求6的eFuse系统，所述第四FET具有连接到所述eFuse单元电压输出的漏极、连接到所述第二eFuse的第一端的源极、和连接到所述第一电源电压的栅极，所述第四FET与所述第三FET相同。

8.根据权利要求1的eFuse系统，还包括：

第二eFuse单元，具有第二eFuse单元输出电压；

模拟多路复用器，具有耦合到权利要求1的所述eFuse单元输出电压的第一输入，具有耦合到所述第二eFuse单元输出电压的第二输入，并具有控制输入，所述控制输入选择将权利要求1的所述eFuse单元输出电压或所述第二eFuse单元输出电压传送给所述模拟多路复用器的输出；

其中所述模拟多路复用器的所述输出耦合到所述比较器的所述第二输入。

9.根据权利要求1的eFuse系统，还包括：

第二电源电压，能够提供熔断eFuse的足够电流；

第三电源电压，能够汇集熔断所述eFuse的所述足够电流，并也能够汇集所述参考电流和所述镜反射的参考电流，所述第三电源电压为第二所述适合的电源电压；

第一开关，能够将所述第二电源电压与所述参考电阻的第二端以及与所述第二eFuse的第二端连接和断开；

以及

第二开关，能够将所述第三电源电压与所述参考电阻的第二端以及与所述第二eFuse的第二端连接和断开。

10.根据权利要求9的eFuse系统，仅在当编程所述第二eFuse时的第一时间段期间，所述第一开关将所述第二电源电压连接到所述参考电阻的第二端和所述第二eFuse的第二端。

11.根据权利要求9的eFuse系统，仅在当读出所述第二eFuse时的第二时间段期间，所述第二开关将所述第三电源电压连接到所述参考电阻的第二端和所述第二eFuse的第二端。

12.一种包括eFuse系统的电子系统，所述eFuse系统进一步包括：

参考单元，进一步包括：

参考电流，流经所述参考电阻，在所述参考电阻的第一端和所述参考电阻的第二端之间产生参考电压；

eFuse单元，包括：

所述参考电流的镜反射复制，流经所述eFuse单元中的所述第二eFuse，在所述第二eFuse的第一端和所述第二eFuse的第二端之间产生eFuse单元电压输出；

以及

比较器，具有耦合到所述参考电压的第一输入和耦合到所述eFuse单元电压输出的第二输入，如果所述eFuse单元电压输出大于所述参考电压，则所述比较器输出第一逻辑电平，而如果所述eFuse单元电压输出小于所述参考电压，则所述比较器输出第二逻辑电平。

13.一种读出eFuse单元中的eFuse以确定所述eFuse熔断或未熔断的方法，包括以下步骤：

如果所述eFuse单元中的所述eFuse未熔断，则在eFuse单元电压输出上产生第一电压值；

如果所述eFuse单元中的所述eFuse熔断，则在所述eFuse单元电压输出上产生第二电压值，所述第二电压值大于所述第一值；以及

使参考电流流经包括串联的未熔断的eFuse和电阻器的参考电阻，以确定参考电压，所述参考电压大于所述第一电压值并且所述参考电压小于所述第二电压值。

14.根据权利要求13的方法，所述在eFuse单元电压输出上产生第一电压值的步骤还包括以下步骤：

镜反射所述eFuse单元中的所述参考电流；以及

使所述镜反射的参考电流流经所述eFuse单元中的所述eFuse，在所述eFuse单元中的所述eFuse两端之间所形成的电压降确定所述第一电压。

15.根据权利要求13的方法，包括以下步骤：

将所述eFuse单元电压输出与所述参考电压相比较；

如果所述eFuse单元电压输出大于所述参考电压，则输出第一逻辑值；以及

如果所述eFuse单元电压输出小于所述参考电压，则输出第二逻辑值。

16.根据权利要求15的方法，所述将所述eFuse单元电压与所述参考电压相比较的步骤还包括以下步骤：

将所述eFuse单元电压输出耦合到比较器的第一输入；以及

将所述参考电压耦合到所述比较器的第二输入。

17.根据权利要求16的方法，还包括以下步骤：

使用模拟多路复用器将多于一个的eFuse单元电压输出耦合到所述比较器的所述第一输入；

向所述模拟多路复用器提供地址信息；以及

响应于所述地址信息，通过所述模拟多路复用器，选择将所述多于一个的eFuse单元电压输出中的哪个传送给所述比较器的所述第一输入。