CN1972140B - 固定延迟可变速率数据串行流中信息集合的方法和系统 - Google Patents
固定延迟可变速率数据串行流中信息集合的方法和系统 Download PDFInfo
- Publication number
- CN1972140B CN1972140B CN2006101423174A CN200610142317A CN1972140B CN 1972140 B CN1972140 B CN 1972140B CN 2006101423174 A CN2006101423174 A CN 2006101423174A CN 200610142317 A CN200610142317 A CN 200610142317A CN 1972140 B CN1972140 B CN 1972140B
- Authority
- CN
- China
- Prior art keywords
- communication
- buffering area
- time
- cycle
- ensemble
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/22—Traffic shaping
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/28—Flow control; Congestion control in relation to timing considerations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W28/00—Network traffic management; Network resource management
- H04W28/02—Traffic management, e.g. flow control or congestion control
- H04W28/10—Flow control between communication endpoints
- H04W28/14—Flow control between communication endpoints using intermediate storage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W8/00—Network data management
- H04W8/02—Processing of mobility data, e.g. registration information at HLR [Home Location Register] or VLR [Visitor Location Register]; Transfer of mobility data, e.g. between HLR, VLR or external networks
- H04W8/04—Registration at HLR or HSS [Home Subscriber Server]
Abstract
本发明系揭露一种将从可变速率数据串行流所接收的信息集合施以固定延迟之机制,此机制主要包含:一第一缓冲区及一第二缓冲区,第一缓冲区系用以储存一第一时间周期中所接收来自一串行流的信息集合,第二缓冲区系用以储存一第二时间周期中所接收来自串行流的信息集合;利用本发明来产生一固定延迟时间于缓冲区的信息集合中,使得接收到的信息集合不受不同数据速率的影响,因此,延迟部件可经由一固定延迟时间以简单、精确且可实现的方式来解决接收自具有可变数据速率的串行流信息集合的问题。
Description
技术领域
本发明系关于一种固定延迟的方法和系统,特别关于一种于所接收之可变数据串行流信息集合的固定延迟的方法和系统。
背景技术
码分多址技术(CDMA,code division multiple access)的规格应用在无线通信的传送与接收(例如:基地台与行动电话之间)中已有一段时间,码分多址技术通过多址扩频码的使用,让多数使用者能共享相同的频率。虽然码分多址技术具高效率特性,可是其流量的信息携带能力却已达到极限,为了增加相同时间内所能传送的无线数据流量,因而发展出一种新的规格--宽频码分多址技术(WCDMA,wideband code division multiple access)。宽频码分多址技术能够变更扩频因子(spreading factor)以应用在各种数据上,也能够在多通道中传送数据给相同的使用者。此外,宽频码分多址技术也可较传统的码分多址技术携带较多流量的数据。
宽频码分多址技术是利用扩频(spreading)与扰码(scrambling)的组合来实现无线通信。在传送端方面,数据的处理步骤如下:首先,一组或多组数字数据经处理以取得一个或多个用来表示上述数字数据的符号信息集合,其中上述的符号信息集合包含有一同相相位元件以及一正交相位元件,接着再将符号信息集合依照扩频因子来加以处理。根据现行的宽频码分多址技术规格,扩频因子是可变化的,其变化的范围在4-512之间(相较于码分多址技术的扩频因子固定为64)。且扩频因子定义了数据扩频后的解析度(又称为扩频增益,spreading gain),又扩频因子越大,解析度也就越大,因此,将可得到更准确的信息。然而,追求越大的解析度会伴随着某种代价,若扩频因子愈大,在单一帧(frame)中所能够传送的数据也就愈少。根据目前的宽频码分多址技术规格,一个帧由38,400码片(chip)时间或码片周期(码片率为3.84MHz,所以码片时间或码片周期为1/3.84M)所组成。假设扩频因子为4(代表每组符号展开超过4个码片时间)时,则可用一单一帧传送的最大符号信息集合数目为38,400/4组或9,600组;相对的,假设扩频因子为256时(代表每组符号展开超过256个码片时间),可用单一帧所传送的最大符号信息集合数目仅有38,400/256组或150组。因此,所选择的扩频因子与所要求传送的数据量及数据的准确度之间必须作一权衡考量。在宽频码分多址技术中,扩频因子在某些数据通道中是可变的,并且在不同的帧中亦可变化。因为扩频因子是可变的,且影响单一帧中所能传送的符号数目,也就代表了单一帧中所传送的符号信息集合数目在不同的帧中可以是不同的(换而言之,单一帧中所传送的符号信息集合在不同的时间周期中可以是不同的)。
将扩频因子应用在符号信息集合中以取得一组扩频信息集合之后,再将扰码应用在扩频信息集合中以取得一组扰码信息集合。每一特定的接收端皆有唯一独特的扰码,在接收到扰码信息集合之后,唯有特定的接收端可以成功解码并得到扰码信息集合。因此,上述扰码信息集合将会转换为射频信号并传送至一个或多个天线。
对接收端而言,仅需实施相反的处理过程。差别只在于接收端接收射频信号并将其转换为数字信号。意即,利用扰码来将数字信号解扰码,以取得一组解扰码的信息集合,再利用适当的扩频因子将解扰码的信息集合进行解扩频,以取得一组解扩频信息集合,接着在解扩频信息集合中取出符号信息集合。假设有好的传送机制以及媒介,则所得到的该组符号信息集合应与传送端所发出的相同。然而,因为通道失真以及天线增益等因素,符号信息集合很可能在传送的过程中受到影响而产生改变,以至于无法得到与传送端所发出相同的符号信息集合。为了补偿上述问题,接收端需计算一组包含有通道补偿数据及天线增益数据的补偿信息,以用来取得一组或多组补偿因子,上述之补偿因子可用来处理符号集合,以便校正通道失真及天线增益的补偿。
因取得补偿因子需花费时间,为此,取得解扩频信息集合时不能马上处理符号信息集合,而需延迟一段期间直至取得补偿因子为止,因此,在接收端的内部必需包含一延迟部件。
延迟符号信息集合的概念虽然简单,但要实现这个概念是相当复杂及困难的。当接收可依帧不同而随之改变的符号信息集合时,将会面对许多来自可变数据速率的符号信息集合的困难。必须注意的是,不同的帧可具有不同的扩频因子,而不同扩频因子将会导致不同的数据速率产生(在一个帧期间所接收到的符号信息集合数目不同)。例如,在第一个帧中接收对应到一个拥有49,600组符号信息集合的扩频因子,后续的帧可能会接收到对应拥有256,150组符号信息集合的另一个扩频因子。想要将所接收之不同帧与其差异相当大的信息集合数目通过一延迟电路来达成固定延迟时间是相当困难的。
组合一数据缓冲区及一控制电路系一种可能实现的方法,该数据缓冲区用来储存信息集合,而该控制电路用来控制该数据缓冲区中信息集合的储存、延迟及输出,但是这种方法却有一个严重的缺点,即需要一个高度复杂且设计困难的控制电路去实际控制数据缓冲区中信息集合的储存以及输出时机,因而对接收端而言,增加了控制电路的价格及复杂度。此外,此种方法也不能优雅地适应扩频因子的改变以及所衍生的不同帧中数据速率的改变。综上所述,上述方法并不能提供良好的解决方式,因而必需改进延迟的机制。
发明内容
有鉴于上述课题,本发明之目的为提供一延迟所接收数据的之机制,尤指自可随时间周期变化之可变数据速率的串行流所接收到的信息集合。
缘是,为达上述目的,依本发明之延迟所接收数据的机制,包含:一第一缓冲区及一第二缓冲区,第一缓冲区系用以储存一第一时间周期内接收来自一串行流的信息集合,第二缓冲区系用以储存一第二时间周期内接收来自上述的串行流的信息集合。此外,第一时间周期与第二时间周期可具有相同的持续时间,且在每一时间周期之延续期间非常短暂以至于不会改变串行流的数据速率,再者,串行流的数据速率可随着时间周期的改变而产生变化,但在同一时间周期内,串行流的数据速率并不会有所改变,因此,缓冲区将不会遇到在同一时间周期中接收到不同串行流数据速率的信息集合的情况发生,使得控制缓冲区中信息集合之储存与输出简单了许多。
承上所述,第一时间周期中的串行流系应用于第一缓冲区,意即,第一缓冲区储存第一时间周期中接收来自上述串行流的所有信息集合。其中,一第一计数器系用以持续计数在第一时间周期中储存至第一缓冲区的m个信息集合,在第一时间周期结束且第二时间周期开始时,上述串行流之应用方向从第一缓冲区变成第二缓冲区,第二缓冲区储存第二时间周期中接收来自串行流的所有信息集合。一第二计数器系用以持续计数在第二时间周期中储存至第二缓冲区的n个信息集合。因为上述串行流的数据速率在两个不同的时间周期中会有所改变,所以在第一时间周期中储存于第一缓冲区的m个信息集合的数目会不同于在第二时间周期中储存于第二缓冲区的n个信息集合的数目。
其中,于第一时间周期开始经过某一延迟周期后,第一时间周期内储存于第一缓冲区的m个信息集合会从第一缓冲区输出,另外,于第二时间周期开始经过相同的延迟周期后,第二时间周期中储存于第二缓冲区的n个信息集合也会从第二缓冲区输出。本方法即产生一固定延迟时间于两个缓冲区的信息集合中,即使信息集合接收到不同的数据速率也可达成,并且此方法也不需要昂贵且复杂的控制电路,因此,延迟部件可经由一固定延迟时间以简单、精确且可实现的方式来解决接收自具有可变数据速率的串行流的信息集合问题。
于一实施例中,本发明提供一种延迟所接收数据的方法,包含接收包含多个信息集合的一串行流,其中该串行流具有可随多个时间周期变化的可变数据速率,因此在不同时间周期所接收到该信息集合的数量不定。该方法还包含于每一时间周期内,将接收自该串行流的所有信息集合储存至相对应于该时间周期的一缓冲区,并且持续计数该缓冲区内的信息集合的一计数值;以及于每一时间周期后的一延迟周期后,输出相对应于该时间周期的该缓冲区内之具有该计数值个信息集合。
于另一实施例中,本发明提供一种延迟所接收数据的系统,其包含一接收装置以及多个串行流处理装置。此接收装置系用以接收包含多个信息集合的一串行流,其中该串行流具有可随多个时间周期变化的可变数据速率,因此在不同时间周期所接收到该信息集合的数量不定。每一个串行流处理装置对应至该多个时间周期中的一个。每一个串行流处理装置还包含一缓冲区与一计数器。每一个串行流处理装置于一时间周期内将该接收装置所接收串行流中之相对应于该时间周期的信息集合储存至该缓冲区,且持续计数该缓冲区内的信息集合的一计数值于一计数器中。每一个串行流处理装置于每一时间周期后的一延迟周期,输出该缓冲区内的该计数值个信息集合。
于另一实施例中,本发明提供一种延迟所接收数据的方法,包含下列步骤:接收包含多个信息集合的一串行流,其中该串行流具有一可随时间周期变化的可变数据速率,因此在不同时间周期所接收到该信息集合的数量不定;当在一第一时间周期时:将该串行流导向一第一缓冲区;储存该第一时间周期中接收自该串行流的所有信息集合至一第一缓冲区;持续计数一第一计数值m,以计数该第一时间周期中有多少信息集合被储存在该第一缓冲区;当在紧跟于该第一时间周期后的一第二时间周期时:将该串行流导向一第二缓冲区;储存该第二时间周期中接收自该串行流的所有信息集合至一第二缓冲区;持续计数一第二计数值n,以计数该第二时间周期中有多少信息集合被储存在该第二缓冲区;当该第一时间周期经过一段延迟周期后:输出该第一时间周期中储存于该第一缓冲区的m个该信息集合;及当该第二时间周期经过一段延迟周期后:输出该第二时间周期中储存于该第二缓冲区的n个该信息集合。
于另一实施例中,本发明提供一种延迟所接收数据的设备,包含:一第一缓冲区;一第二缓冲区;一接收包含多个信息集合的一串行流的装置,其中该串行流具有一可随时间周期变化的变动数据速率,因此在不同时间周期所接收到该信息集合的数量不定;于一第一时间周期内,将该串行流导向该第一缓冲区的一装置;于该第一时间周期内,控制该第一缓冲区储存所接收自该串行流的所有信息集合的一装置;于该第一时间周期内,持续计数一第一计数值m以计数有多少信息集合被储存在该第一缓冲区的一装置;于一第二时间周期内,将该串行流导向该第二缓冲区的一装置,其中该第二时间周期紧跟在该第一时间周期之后;于该第二时间周期内,控制该第二缓冲区储存所接收自该串行流的所有信息集合的一装置;于该第二时间周期内,持续计数一第二计数值n以计数有多少信息集合被储存在该第二缓冲区的一装置;一输出该第一时间周期中储存于该第一缓冲区的m个该信息集合的装置,其中该装置的输出为该第一时间周期过后的一段延迟周期后;及一输出该第二时间周期中储存于该第二缓冲区的n个该信息集合的装置,其中该装置的输出为该第二时间周期过后的一段延迟周期后。
以上所述仅为举例性,而非为限制性者,任何未脱离本发明之精神与范畴,而对其进行之等效修改或变更,均应包含于后附的权利要求中。
附图说明
图1为本发明优选实施例于接收端部分的运作方块图;
图2为本发明优选实施例的延迟部件的元件图;及
图3为本发明优选实施例的延迟部件运作概述的流程图。
具体实施方式
请参考图1所示,其为本发明优选实施例于接收端部份的运作方块图。以接收端100为例,为具有一或多个耙指(finger)的耙式接收端的一部份,本实施例系在宽频码分多址技术的背景前提下说明,但并非以此为限,故本观念想法可广泛地应用于对任何信息集合延迟一固定时间之相关情况。
请参考图1所示,接收端100包含有一天线102、一模拟/数字转换器104、一解扰码器106、一解扩频器108、一延迟部件112、一补偿器114及一TXD解码器116等多个元件。本发明的一实施例是将图1所示之元件102-116实现于硬件、软件(利用指令来执行一或多个处理程序)或任何硬软件相关之组合。
天线102系接收来自传送端(例如基地台)的一组模拟射频信号。假设利用一扩频因子及一扰码对一组符号信息集合进行处理,以取得传送端的射频信号,天线102将所取得的射频信号传送至模拟/数字转换器104以转换为数字信号,数字信号再经过解扰码器106,以利用接收端所具有之唯一独特的一扰码来对数字信号进行解扰码。在本实施例中,扰码为一组虚拟随机杂讯,其具有一长度为38,400码片时间的持续时间(为现今宽频码分多址技术规格中扰码之标准持续期间)。
当数字信号被解扰码后,已解扰码的信息集合将被传送至解扩频器108。在宽频码分多址技术中所需注意的为扩频因子具有可变性(在目前宽频码分多址技术规格中扩频因子为4到512之间),且可随着帧的不同而有所改变。因此,当解扩频器108遇到一个刚开始的新帧时,将会判定帧所使用的扩频因子,接着由扩频因子对帧中的所有已解扰码的信息集合进行解扩频。当解扩频器108遇到下一个帧时,将再一次判定帧所使用的扩频因子,并且利用扩频因子对帧中的所有已解扰码的信息集合做解扩频。当解扩频器108执行结束后,经解扩频的符号信息集合将被传送至延迟部件112。
众所皆知,空气并非是良好的传送媒介,因此天线102所接收的射频信号很可能与传送端的射频信号不完全相同。换句话说,通过解扩频器108所取得的解扩频的符号信息集合很可能与传送端所处理的符号信息集合有所不同。为补偿传送媒介的不完美,补偿器114取得/计算一组补偿因子,补偿因子至少可包含有一通道补偿因子及一天线补偿因子,其所包含之因子并不限定于此,补偿因子根据一或多个补偿信息取得/计算,用以提供在传送端传送至接收端的过程中有多少符号信息集合产生改变的指示。一旦补偿因子被取得/计算出来后,将会被应用于TXD解码器116中,以校正符号信息集合在传送过程中所发生的失真与变更。决定补偿因子的方法将于下一段落中加以详细描述。
补偿器114需花费时间以取得/计算补偿因子,故延迟部件112的任务即为延迟解扩频的符号信息集合以给予补偿器114足够的时间。在本实施例中,延迟部件112具有延迟一或两个延迟时间的能力,其中延迟时间系决定于传送端与接收端的运作模式。在标准模式中,传送端仅仅经由一个天线将射频信号传送出去,因此可知道256个码片时间便足够于标准模式运作下取得/计算出补偿因子。因此,如果传送端及接收端以标准模式运作,则延迟部件112须延迟256个码片时间。在分集(diversity)模式运作下,传送端利用多个天线来传送射频信号,则需512个码片时间才足够于分集模式运作下取得/计算出补偿因子。因此,若传送端及接收端以分集模式运作,则延迟部件112须延迟512个码片时间。
在本实施例中,补偿器114系使用不同的输入及演算法来取得/计算通道补偿因子及天线补偿因子,为了取得/计算出通道补偿因子,补偿器114从共同导引信号通道(CPICH,common pilot channel)中获得输入。在标准模式运作下,补偿器114接收并利用来自共同导引信号领通道中的一组符号信息以取得/计算通道补偿因子,在分集模式运作下,补偿器114接收并利用来自共同导引信号领通道中的两组符号信息以取得/计算通道补偿因子。在目前的宽频码分多址技术规格中,共同导引信号领通道中的扩频因子为一定值256,故需花费256个码片时间以读取来自共同导引信号领通道中的一组符号信息,而读取两组符号信息则需512个码片时间。为此,在标准模式中(允许从共同导引信号领通道中读取一组符号信息),延迟部件112须延迟256个码片时间,在分集(diversity)模块中(允许从共同导引信号领通道中读取两组符号信息),延迟部件112须延迟512个码片时间。假如共同导引信号领通道中的扩频因子改变,则延迟部件112的延迟时间也会随即跟着改变,又,假如共同导引信号领通道中的扩频因子改变成128,则延迟部件112在标准模式中的延迟时间将会变成128个码片时间,在分集模式中的延迟时间将会变成256个码片时间。利用此种或其他修正之创作皆在本发明之本意内。
为取得/计算出天线之补偿因子,补偿器114从共同导引信号领通道及专用物理通道(DPCH,Dedicated physical channel)中获得输入,专用物理通道为使用者专用的数据通道。在本实施例中,传送端及接收端仅能在分集模式中取得/计算天线补偿因子。由于512个码片时间系足够供补偿器114取得/计算天线补偿因子,所以512个码片时间足以于供取得通道补偿因子及天线补偿因子,因而延迟部件112在分集模式的延迟时间为512个码片时间。
当延迟部件112延迟已解扩频的符号信息集合后,延迟后的符号信息集合与补偿因子系一起提供至进入TXD解码器116,TXD解码器116接着利用补偿因子来处理延迟的符号信息集合以取得补偿符号信息集合。补偿符号信息集合将与传送端传送前已处理的符号信息集合相当类似。之后,补偿符号信息集合将传送给其他接收端以作进一步处理。利用此种方法,接收端100将射频信号转换为表示数据之补偿符号信息集合以利接收端的其他元件使用。
延迟部件(Delay Mechanism)
如图1所示,延迟部件112接收来自解扩频器108的一串解扩频符号信息集合的串行流。如前所述,因解扩频器108会应用不同的扩频因子在不同的帧上,因此,随着帧的不同,延迟部件112接收符号信息集合的速率也会有所不同。例如,假设在解扩频器108应用扩频因子4在一帧上,则延迟部件112在帧中将会接收到9,600组符号信息集合。因每一帧的持续期间为38,400个码片时间,故帧中的数据速率为9,600/38,400,或每4个码片时间会产生一个符号信息集合。换句话说,若一帧中之扩频因子为256,则延迟部件112在帧中将会接收到150组符号信息集合,帧中的数据速率为150/38,400或每256个码片时间会有一个符号信息集合。由上述该些范例可知,随着帧的不同,延迟部件112中所取得的符号信息集合的数据速率也不同,故延迟部件112须能接收这些变动速率的符号信息集合并且还能够对他们延迟一固定时间。
如图2所示,其为本发明优选实施例的延迟部件112。如图所示,延迟部件112包含有两个分开且各自独立的缓冲区210,220,每一缓冲区210,220用以储存在某一时间周期中接收自符号信息集合串行流中的符号信息集合。且可以轮流交替使用这两个缓冲区。因此,在一第一时间周期时,第一缓冲区210被用来储存第一时间周期内的所有符号信息集合,于紧跟在第一时间周期之后的一第二时间周期内,则使用第二缓冲区220来储存第二时间周期内的所有符号信息集合,于紧跟在第二时间周期之后的一第三时间周期内,则第一缓冲区210再一次的被用来储存第三时间周期内的所有符号信息集合,而于紧跟在第三时间周期之后的一第四时间周期内,则第二缓冲区220也再一次的被用来储存第四时间周期的所有符号信息集合,意即,在所有时间周期中重复交替使用两个缓冲区210,220。
在本实施例中,每一缓冲区210,220用来储存符号信息集合的时间周期期间为256个码片时间,意即代表缓冲区210,220每次使用256码片时间,例如在第一个256个码片时间时,使用第一缓冲区210来储存时间内的所有符号信息集合,在下一个256码片时间时,使用第二缓冲区220来储存时间内的所有符号信息集合,再下一个256个码片时间时,则再度使用第一缓冲区210,而在下一个256个码片时间时,则再度使用第二缓冲区220,诸如此类。选择每时间周期为256个码片时间的原因是上述时间期间短暂到帧的边界并不会发生在时间周期中。意即,帧的边界会发生在时间周期之间,但并不会发生在相同时间周期内。因此,可以保证在相同时间周期内的缓冲区210,220并不会被要求储存具有不同速率的符号信息集合。换句话说,缓冲区210,220将不会有于一时间周期中的第一部份的数据速率为R且其后的数据速率为R’的符号信息集合的情况。为此,控制每个缓冲区210,220的方式将会简单很多,在本实施例中,每个时间周期期间(256个码片时间)会等于共同导引信号领通道中的扩频因子(256)。
每个缓冲区210,220包含有多个记忆位址,每个记忆位址可以储存一组符号信息(包含多个位元)。由于每一时间周期的持续期间为256个码片时间,且在宽频码分多址技术规格中所允许之最小扩频因子为4,则在单一时间周期中最多可储存64(256/4)组符号信息集合至缓冲区210,220中。因此,在本实施例中,每个缓冲区最少有64个记忆位址。在选定某些扩频因子的情况下,某一特定时间周期中会有一些记忆位置空出。例如,当扩频因子为64时,代表在某一时间周期中只会接收到4组符号信息集合,所以在时间周期中只有最初4个记忆位址会被使用到。
为控制符号信息集合之储存及输出,每个缓冲区210,220都与一个输入控制器及一个输出控制器相结合。第一缓冲区210具有一个输入控制器212及一个输出控制器214,相同地,第二缓冲区220具有一个输入控制器222及一个输出控制器224。在本实施例中,输入控制器212,222系独立运作于输出控制器214,224,因此,将数据储存至缓冲区及将数据从缓冲区输出是独立运作的。
当缓冲区210,220在某一时间周期中储存符号信息集合时,外部并无法得知在时间周期中有多少组信息集合被储存至缓冲区210,220中。因此,当符号信息集合被储存于缓冲区210,220时,输入控制器212,222持续计数一计数值以计数有多少符号信息集合被储存至缓冲区210,220中(计数值将储存于计数器216,226中)。当上述的时间周期结束时,输入控制器212,222会将计数值提供至相对应的输出控制器214,224,特别是提供至相对应的输出控制器214,224的内部计数器218,228。输出控制器214,224利用计数值来决定缓冲区210,220中有多少组符号信息集合将被读出。
在本实施例中,每一输入控制器212,222及每一输出控制器214,224皆有一码片时间计数机制,码片时间计数机制系用来决定何时该开始或结束某一动作。例如,每一输入控制器212,222使用其码片时间机制计数256个码片时间,当256个码片时间结束时,输入控制器212,222即知道要停止储存符号信息集合至相对应的缓冲区210,220。相同地,每一输出控制器214,224利用其码片时间控制机制来得知何时开始从其相对应的缓冲区210,220中读出符号信息集合。在标准模式中,输出控制器214,224在256个码片时间之后开始读出符号信息集合,在分集模式中,输出控制器214,224在512个码片时间后开始读出符号信息集合。在接下来的段落中将会对输入及输出控制器的运作做更详细的描述。本发明之目的即是将输入控制器212,222及输出控制器214,224利用硬件逻辑元件、软件(利用指令来执行一或多个处理程序)或任何相关软硬件之组合来实现。
为控制两个缓冲区210,220中信息串行流的进出,延迟部件112还包含有一解多址器(DMUX)202、一多址器(MUX)204及一双稳态控制器206,解多址器202接收来自解码器108的符号信息集合串行流,并将串行流导向至第一缓冲区210或第二缓冲区220。经由传送适当的选择信号,双稳态控制器206可经由控制解多址器202来选择由哪一个缓冲区210,220来接收符号信息集合串行流。在本实施例中,双稳态控制器206每隔256个码片时间便触发选择信号,故每隔256个码片时间,每一缓冲区210,220会接收符号信息集合串行流。
多址器204系用以决定哪一缓冲区210,220传送其输出值,以作为延迟部件112的输出端。多址器204系连接缓冲区210,220以接收其输出值。经传送适当的选择信号后,双稳态控制器206将可以控制多址器204来选择哪一个缓冲区210,220的输出值作为延迟部件112的输出端。在本实施例中,双稳态控制器206每隔256个码片时间便触发选择信号,故每一缓冲区210,220每隔256个码片时间便传送其输出值至延迟部件112的输出端。
先前提到,延迟部件112能延迟两种不同延迟时间的一种:亦即延迟256或512码片时间(根据其接收端的运算为标准或分集模式而定)。在本实施例中,在标准模式下,解多址器202及多址器204的触发并非相同时段。为此,当解多址器202将取得的符号信息集合串行流传送至第一缓冲区210时,多址器204将允许第二缓冲区220传送其输出值至延迟部件112的输出端;相同地,当解多址器202将取得的符号信息集合串行流传送至第二缓冲区220时,多址器204将允许第一缓冲区210传送其输出值至延迟部件112的输出端。在分集模式中,解多址器202及多址器204的触发是相同时段的。为此,当解多址器202将取得的符号信息集合串行流传送至第一缓冲区210时,多址器204将允许第一缓冲区210传送其输出值至延迟部件112的输出端;当解多址器202将取得的符号信息集合串行流传送至第二缓冲区220时,多址器204将允许第二缓冲区220传送其输出值至延迟部件112的输出端。在下一段落中将会对解多址器202、多址器204及双稳态控制器206的运算做详尽的描述。本发明之目的即是将双稳态控制器206利用硬件逻辑元件、软件(利用指令来执行一或多个处理程序)或任何相关之软硬件组合来实现。
运作概述
图3为本发明优选实施例的延迟部件112运作概述的流程图。如图3所示,延迟部件112的运算于一开始即接收(方块302)一具有可变数据速率的符号信息集合串行流,串行流在一第一时间周期时将会被导向至(方块304)一第一缓冲区210,第一缓冲区210储存(方块306)在第一时间周期中所接收来自串行流的所有符号信息集合,当符号信息集合被储存后,持续计数(方块308)一计数值,以计数于第一时间周期中有多少符号信息集合的数目(m)被储存在第一缓冲区210中。
之后,在一第二时间周期时,串行流被导向至(方块310)一第二缓冲区220,第二缓冲区220储存(方块312)在第二时间周期所接收来自串行流的所有符号信息集合,当符号信息集合被储存后,持续计数(方块314)一计数值,以计数于第二时间周期中有多少信息集合的数目(n)被储存在第二缓冲区220中。因为串行流的数据速率在两个时间周期中可能有所改变,所以在第一时间周期中储存于第一缓冲区210的m个符号信息集合可能与在第二时间周期中储存于第二缓冲区220的n个符号信息集合不同。
从第一时间周期开始经过某一延迟周期后,在第一时间周期中储存至第一缓冲区210的m个符号信息集合将从第一缓冲区210输出(方块316)。另外,在第二时间周期开始后,经过相同的某一延迟时间后,在第二时间周期中储存至第二缓冲区220的n个符号信息集合将从第二缓冲区220输出(方块318)。利用此种方法,尽管在不同的数据速率中接收到的信息集合均可对缓冲区中的符号信息集合延迟一固定延迟时间。
以上讨论提供了延迟部件112的运作概述,并且展现出延迟部件112中之各种元件如何相互影响以实现其大概运作。接着将提供详细的运作描述于下述段落中。以下即将讨论关于延迟部件112在标准及分集模式中的运作过程。
标准模式的运作过程
在标准模式中,延迟部件112产生一256个码片时间的延迟。在此模块中,延迟机构112的运算如图2所示。首先,双稳态控制器206传送一个”0”的选择信号至解多址器202,使解多址器202指示符号信息集合串行流至第一缓冲区210,且信号开始了第一时间周期。此时,输入控制器212将其计数器216归零,且输入控制器212及输出控制器214开始计数码片时间。在第一时间周期内,输入控制器212使第一缓冲区210开始储存接收的符号信息集合的串行流,随着符号信息集合的串行流逐渐地储存至第一缓冲区210,输入控制器212中计数器216的计数数目也随之增加。因此,输入控制器212持续地计数在第一时间周期中有多少符号信息集合(m)被储存至第一缓冲区210中。例如,假设在第一时间周期中有4组符号信息集合被储存至第一缓冲区210中,则4组信息将会被储存在第一缓冲区210中从头开始的前4个记忆位址上。
当计数到256个码片时间时,将会发生一些动作。首先,输入控制器212会控制第一缓冲区210停止储存符号信息集合(从第一时间周期到现在为止);同时,输入控制器212将计数器216中的计数值传送至输出控制器214中的计数器218;另外,输出控制器214不但知道从第一时间周期开始已经过了256个码片时间,并且将储存在第一缓冲区210中的符号信息集合输出至多址器204中。在上述例子中,若计数器218之值为4,则输出控制器214知道自第一缓冲区210中从头开始的前4个记忆位置上来读取信息集合。计数器218中的数值会随着信息集合的读出而减少至0。此时,所有在第一缓冲区210中的信息集合被读出。在另一实施例中,从第一缓冲区210读出信息集合的速率可以高于写入信息集合至第一缓冲区210的速率。此外,为使第一缓冲区210的输出端能够抵达至多址器204的输出端,双稳态控制器206传送一个”0”的选择信号给多址器204,使得多址器204的输出端可以连接至第一缓冲区210的输出端。接着,双稳态控制器206传送一个”1”的信号给解多址器202,使得解多址器202指示符号信息集合串行流至第二缓冲区220,信号也标示了一第二时间周期的开始。
当第二时间周期开始时,输入控制器222会将计数器226归零,且输入控制器222及输出控制器224会开始计数码片时间。在第二时间周期时,输入控制器222使第二缓冲区220开始储存接收自符号信息集合的串行流,随着符号信息集合的串行流逐渐地储存至第二缓冲区220,输入控制器222中的计数器226的计数值也随之增加,因此,输入控制器222持续地计数着在第二时间周期中有多少符号信息集合(n)被储存至第二缓冲区220中。假设第一及第二时间周期之间有一帧边界产生,且新帧造成了数据速率的改变。因此,假设在第二时间周期中有8组符号信息集合被储存至第二缓冲区220中,8组信息将会被储存在第二缓冲区220中从头开始的前8个记忆位址上。
当计数到另一个256个码片时间时,将会发生一些动作。首先,输入控制器222控制第二缓冲区220停止储存符号信息集合(从第二时间周期到现在为止);同时,输入控制器222将计数器226中的计数值传送至输出控制器224中的计数器228;另外,输出控制器224不但知道从第二时间周期开始已经过了256个码片时间,并且将储存在第二缓冲区220中的符号信息集合输出至多址器204中,在上述例子中,计数器228之值则为8,因此,输出控制器224知道自第二缓冲区220中从头开始的前8个记忆位置上来读取信息集合,随着信息集合的读出,计数器228中的数值也会随之减少至0。此时,所有在第二缓冲区220中的信息集合已被读出。在另一实施例中,从第二缓冲区220读出信息集合的速率可以高于写入信息集合至第二缓冲区220中的速率,此外,为使第二缓冲区220的输出端能够抵达至多址器204的输出端,双稳态控制器206传送一个”1”的选择信号给多址器204,使得多址器204的输出端可以连接至第二缓冲区220的输出端。接着,双稳态控制器206传送一个”0”的信号给解多址器202,使得解多址器202再一次的将指示符号信息集合串行流至第一缓冲区210中,而信号也标示了一第三时间周期的开始。因此,延迟机构112的运作,如上所述不断地重复进行。
分集模式的运作过程
在分集模式中,延迟部件112产生一512码片时间的延迟。在此模块中,延迟机构112的运算如图2所示。首先,双稳态控制器206传送一个”0”的选择信号至解多址器202使解多址器202指示符号信息集合串行流至第一缓冲区210,且信号开始了一第一时间周期。此时,输入控制器212将计数器216归零,且输入控制器212及输出控制器214开始计数码片时间。在第一时间周期内,输入控制器212使第一缓冲区210开始储存接收的符号信息集合的串行流,随着符号信息集合的串行流逐渐地储存至第一缓冲区210,输入控制器212的计数器216的计数数目也随之增加。因此,输入控制器212持续地计数在第一时间周期中有多少符号信息集合(m)被储存至第一缓冲区210中。例如,假设在第一时间周期中有4组符号信息集合被储存至第一缓冲区210中,则4组信息将会被储存在第一缓冲区210中从头开始的前4个记忆位址上。
当计数到256码片时间时,将会发生一些动作。首先,输入控制器212控制第一缓冲区210停止储存符号信息集合(从第一时间周期到现在为止);同时,输入控制器212将计数器216中的计数数目传送至输出控制器214中的计数器218;接着,双稳态控制器206传送一个”1”的信号给解多址器202,使得解多址器202指示符号信息集合串行流至第二缓冲区220,信号也标示了一第二时间周期的开始。所需注意的是,当第一时间周期结束时,输出控制器218尚未计数到512码片时间,因此,储存在第一缓冲区210中之任何信息集合将不会被输出。
当第二时间周期开始时,输入控制器222会将计数器226归零,且输入控制器222及输出控制器224会开始计数码片时间。在第二时间周期时,输入控制器222使第二缓冲区220开始储存接收自符号信息集合的串行流,随着符号信息集合的串行流逐渐地储存至第二缓冲区220,输入控制器222中的计数器226的计数数目也随之增加。因此,输入控制器222持续地计数在第二时间周期中有多少符号信息集合(n)被储存至第二缓冲区220中。假设第一及第二时间周期之间有一帧边界产生,且新帧造成了数据速率的改变。因此,假设在第二时间周期中有8组符号信息集合被储存至第二缓冲区220中,8组信息将会被储存在第二缓冲区220中从头开始的前8个记忆位址上。
当计数到另一个256码片时间时,将会发生一些动作。首先,输入控制器222停止第二缓冲区220储存符号信息集合(从第二时间周期到现在为止);同时,输入控制器222将计数器226中的计数数目传送至输出控制器224中的计数器228;另外,第一缓冲区210中的输出控制器214不但知道从第一时间周期开始已经过了512码片时间,并且还将储存在第一缓冲区210中的符号信息集合输出至多址器204中。以上述所言为例,计数器218之值则为4,因此,输出控制器214知道自第一缓冲区210中从头开始的前4个记忆位置上来读取信息集合。随着信息集合的读出,计数器218中的数值也会随之减少至0,此时,所有信息集合已被读出。在另一优选实施例中,从第一缓冲区210读出信息集合的速率可以高于写入信息集合至第一缓冲区210中的速率。此外,为使第一缓冲区210的输出端能够抵达至多址器204的输出端,双稳态控制器206传送一个”0”的选择信号给多址器204,使得多址器204的输出端可以连接至第一缓冲区210的输出端。接着,双稳态控制器206传送一个”0”的信号给解多址器202,使得解多址器202再一次将符号信息集合串行流导向至第一缓冲区210。信号也标示了一第三时间周期的开始。所需注意的是,当第二时间周期结束时,第二缓冲区220中的输出控制器228尚未计数到512码片时间,因此,储存在第二缓冲区220中之任何信息集合不会被输出。
当第三时间周期开始时,输入控制器212会将计数器216归零,且输入控制器212及输出控制器214会开始计数码片时间。在第三时间周期时,输入控制器212使第一缓冲区210开始储存接收自符号信息集合的串行流,随着符号信息集合的串行流持续地储存至第一缓冲区210,输入控制器212中的计数器216的计数数目也随之增加。
当计数到另一个256码片时间时,将会产生一些变化。首先,输入控制器212控制第一缓冲区210停止储存符号信息集合(从第三时间周期到现在为止);同时,输入控制器212将计数器216中的计数数目传送至输出控制器214中的计数器218;另外,第二缓冲区220中的输出控制器224已知从第二时间周期开始已经过了512码片时间,并将储存在第二缓冲区220中的符号信息集合输出至多址器204中。以上述所言为例,则计数器228之值为8,因此,输出控制器224知道自第二缓冲区220中从头开始的前8个记忆位置上来读取信息集合,随着信息集合的读出,计数器228中的数值也会随之减少至0,此时,所有信息集合已被读出。在另一实施例中,从第二缓冲区220读出信息集合的速率可以高于写入信息集合至第二缓冲区220中的速率,此外,为使第二缓冲区220的输出端能够抵达至多址器204的输出端,双稳态控制器206传送一个”1”的选择信号给多址器204,使得多址器204的输出端可以连接至第二缓冲区220的输出端,接着,双稳态控制器206传送一个”1”的信号给解多址器202,使得解多址器202再一次的将符号信息集合串行流导向至第二缓冲区220,信号也标示了一第四时间周期的开始。因此,延迟机构112的运作,如上所述地不断的重复运作。
虽然本发明参考一优选实施例揭露如上,然其并非用以限定本发明,任何熟知此技艺者,在不脱离本发明之精神和范围内,当可做些许之更动与润饰。例如,本发明所公开的一段时间周期期间为256码片时间,但其他期间仍为本发明之范围,同样地,本发明所公开之延迟部件的延迟周期为256或512码片时间,但其他延迟周期仍为本发明之范畴,因此,本发明之保护范围并不局限于所阐明之本优选实施例,而是以后附之权利要求所界定者为准。
Claims (24)
1.一种延迟所接收数据的方法,包含下列步骤:
接收包含多个信息集合的一串行流,其中该串行流具有一可随时间周期变化的可变数据速率,因此在不同时间周期所接收到该信息集合的数量不定;
当在一第一时间周期时:
将该串行流导向一第一缓冲区;
储存该第一时间周期中接收自该串行流的所有信息集合至一第一缓冲区;
持续计数一第一计数值m,以计数该第一时间周期中有多少信息集合被储存在该第一缓冲区;
当在紧跟于该第一时间周期后的一第二时间周期时:
将该串行流导向一第二缓冲区;
储存该第二时间周期中接收自该串行流的所有信息集合至一第二缓冲区;
持续计数一第二计数值n,以计数该第二时间周期中有多少信息集合被储存在该第二缓冲区;
当该第一时间周期经过一段延迟周期后:
输出该第一时间周期中储存于该第一缓冲区的m个该信息集合;及当该第二时间周期经过一段延迟周期后:
输出该第二时间周期中储存于该第二缓冲区的n个该信息集合。
2.一种延迟所接收数据的设备,包含:
一第一缓冲区;
一第二缓冲区;
一接收包含多个信息集合的一串行流的装置,其中该串行流具有一可随时间周期变化的变动数据速率,因此在不同时间周期所接收到该信息集合的数量不定;
于一第一时间周期内,将该串行流导向该第一缓冲区的一装置;
于该第一时间周期内,控制该第一缓冲区储存所接收自该串行流的所有信息集合的一装置;
于该第一时间周期内,持续计数一第一计数值m以计数有多少信息集合被储存在该第一缓冲区的一装置;
于一第二时间周期内,将该串行流导向该第二缓冲区的一装置,其中该第二时间周期紧跟在该第一时间周期之后;
于该第二时间周期内,控制该第二缓冲区储存所接收自该串行流的所有信息集合的一装置;
于该第二时间周期内,持续计数一第二计数值n以计数有多少信息集合被储存在该第二缓冲区的一装置;
一输出该第一时间周期中储存于该第一缓冲区的m个该信息集合的装置,其中该装置的输出为该第一时间周期过后的一段延迟周期后;及
一输出该第二时间周期中储存于该第二缓冲区的n个该信息集合的装置,其中该装置的输出为该第二时间周期过后的一段延迟周期后。
3.一种延迟所接收数据的方法,包含下列步骤:
接收包含多个信息集合的一串行流,其中该串行流具有可随多个时间周期变化的可变数据速率,因此在不同时间周期所接收到该信息集合的数量不定;
于每一时间周期内,将接收自该串行流的所有信息集合储存至相对应于该时间周期的一缓冲区,并且持续计数该缓冲区内的信息集合的一计数值;以及
于每一时间周期后的一延迟周期后,输出相对应于该时间周期的该缓冲区内的该计数值个信息集合。
4.如权利要求3所述的方法,其中该多个时间周期具有相同的持续期间。
5.如权利要求3所述的方法,还包含接收一特定通道所携带的数据以计算一组补偿信息,该特定通道具有一特定扩频因子,且该特定扩频因子用于决定该延迟周期的一持续周期期间。
6.如权利要求3所述的方法,其中该延迟周期为每一时间周期的两倍。
7.如权利要求3所述的方法,其中该信息集合是储存在该缓冲区从头开始的前该计数值个记忆位置上,且自该缓冲区从头开始的前该计数个记忆位置输出。
8.如权利要求7所述的方法,其中不可在该缓冲区从头开始的前该计数值个记忆位置的该数据集合输出之前,将新的该数据集合写入该计数值个记忆位置。
9.如权利要求5所述的方法,还包含:
根据一扰码对串行流中的一组信号进行解扰码,以取得一解扰码的信息集合;以及
根据一可变扩频因子对该组解扰码的信息集合进行解扩频,以取得该串行流的该信息集合。
10.如权利要求9所述的方法,还包含:
计算一组通道补偿数据;及
处理该组通道补偿数据,以取得至少一组通道补偿因子。
11.如权利要求10所述的方法,还包含:
根据该组通道补偿因子处理自该缓冲区中所输出的该信息集合,以取得一或多个补偿信息集合。
12.如权利要求9所述的方法,还包含:
计算一组天线补偿数据;及
处理该组天线补偿数据,以取得具有一个以上的天线补偿因子。
13.如权利要求12所述的方法,根据该天线补偿因子处理自该缓冲区中所输出的该信息集合,以取得一或多个补偿信息集合。
14.一种延迟所接收数据的系统,包含:
一接收装置,用于接收包含多个信息集合的一串行流,其中该串行流具有可随多个时间周期变化的可变数据速率,因此在不同时间周期所接收到该信息集合的数量不定;以及
多个串行流处理装置,其中每一个串行流处理装置对应至该多个时间周期中的一个,每一个串行流处理装置还包含一缓冲区与一计数器,每一个串行流处理装置于一时间周期内将该接收装置所接收串行流中之相对应于该时间周期的信息集合储存至该缓冲区,且持续计数该缓冲区内的信息集合的一计数值于一计数器中,每一个串行流处理装置于每一时间周期后的一延迟周期,输出该缓冲区内的该计数值个信息集合。
15.如权利要求14所述的系统,其中该多个时间周期具有相同的持续期间。
16.如权利要求14所述的系统,还包含一补偿装置以接收一特定通道所携带的数据以计算一组补偿信息,该特定通道具有一特定扩频因子,且该特定扩频因子用于决定该延迟周期的一持续周期期间。
17.如权利要求14所述的系统,其中该延迟周期为每一时间周期的两倍。
18.如权利要求14所述的系统,其中该信息集合是储存在该缓冲区从头开始的前该计数值个记忆位置上,且自该缓冲区从头开始的前该计数个记忆位置输出。
19.如权利要求18所述的系统,其中不可在该缓冲区从头开始的前该计数值个记忆位置的该数据集合输出之前,将新的该数据集合写入该计数值个记忆位置。
20.如权利要求16所述的系统,还包含:
一解扰码装置以根据一扰码对串行流中的一组信号进行解扰码,以取得一解扰码的信息集合;以及
一解扩频装置以根据一可变扩频因子对该组解扰码的信息集合进行解扩频,以取得该串行流的该信息集合。
21.如权利要求20所述的系统,还包含:
一通道补偿因子装置以计算一组通道补偿数据与处理该组通道补偿数据,以取得至少一组通道补偿因子。
22.如权利要求21所述的系统,还包含:
一通道补偿装置以根据该组通道补偿因子处理自该缓冲区中所输出的该信息集合,以取得一或多个补偿信息集合。
23.如权利要求20所述的系统,还包含:
一天线补偿因子装置以计算一组天线补偿数据与处理该组通道补偿数据,以取得具有一个以上的天线补偿因子。
24.如权利要求23所述的系统,还包含:
一天线补偿装置以根据该组天线补偿因子处理自该缓冲区中所输出的该信息集合,以取得一或多个天线信息集合。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/239,710 US7529189B2 (en) | 2005-09-29 | 2005-09-29 | Mechanism for imposing a consistent delay on information sets received from a variable rate information stream |
US11/239,710 | 2005-09-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1972140A CN1972140A (zh) | 2007-05-30 |
CN1972140B true CN1972140B (zh) | 2011-04-13 |
Family
ID=37893865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006101423174A Active CN1972140B (zh) | 2005-09-29 | 2006-09-29 | 固定延迟可变速率数据串行流中信息集合的方法和系统 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7529189B2 (zh) |
CN (1) | CN1972140B (zh) |
TW (1) | TWI321014B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE602006003065D1 (de) * | 2006-03-24 | 2008-11-20 | Via Tech Inc | Spreizspektrumempfänger und zugehörige Kanalkompensationsverfahren |
US7697435B1 (en) * | 2007-02-02 | 2010-04-13 | Sprint Communications Company L.P. | Dynamic backhaul delay determination |
US20120163523A1 (en) * | 2010-12-22 | 2012-06-28 | Smith International, Inc. | Synchronization methods for downhole communication |
CN107979455B (zh) * | 2013-08-07 | 2020-11-27 | 华为技术有限公司 | 用于具有自适应系统参数的可扩展数字通信的系统和方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1481095A (zh) * | 2002-08-06 | 2004-03-10 | 松下电器产业株式会社 | 延迟分布构造方法和延迟分布构造装置 |
US20040170186A1 (en) * | 2003-02-28 | 2004-09-02 | Huai-Rong Shao | Dynamic resource control for high-speed downlink packet access wireless channels |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5796719A (en) * | 1995-11-01 | 1998-08-18 | International Business Corporation | Traffic flow regulation to guarantee end-to-end delay in packet switched networks |
US5640388A (en) * | 1995-12-21 | 1997-06-17 | Scientific-Atlanta, Inc. | Method and apparatus for removing jitter and correcting timestamps in a packet stream |
US5844885A (en) * | 1996-06-11 | 1998-12-01 | Qualcomm Incorporated | Method and apparatus of providing bit count integrity and synchronous data transfer over a channel which does not preserve synchronization |
EP2109265B1 (en) * | 1999-07-15 | 2015-09-30 | Telefonaktiebolaget L M Ericsson (publ) | Scheduling and admission control of packet data traffic |
FI108692B (fi) * | 1999-12-30 | 2002-02-28 | Nokia Corp | Menetelmä ja laite datapakettien prosessoinnin ajoittamiseksi |
US20030112758A1 (en) * | 2001-12-03 | 2003-06-19 | Pang Jon Laurent | Methods and systems for managing variable delays in packet transmission |
GB0313986D0 (en) * | 2003-06-17 | 2003-07-23 | Zarlink Semiconductor Inc | Data memory extension for use in double buffered TDM switches |
-
2005
- 2005-09-29 US US11/239,710 patent/US7529189B2/en active Active
-
2006
- 2006-09-29 CN CN2006101423174A patent/CN1972140B/zh active Active
- 2006-09-29 TW TW095136427A patent/TWI321014B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1481095A (zh) * | 2002-08-06 | 2004-03-10 | 松下电器产业株式会社 | 延迟分布构造方法和延迟分布构造装置 |
US20040170186A1 (en) * | 2003-02-28 | 2004-09-02 | Huai-Rong Shao | Dynamic resource control for high-speed downlink packet access wireless channels |
Also Published As
Publication number | Publication date |
---|---|
CN1972140A (zh) | 2007-05-30 |
TW200713942A (en) | 2007-04-01 |
TWI321014B (en) | 2010-02-21 |
US20070071022A1 (en) | 2007-03-29 |
US7529189B2 (en) | 2009-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1972140B (zh) | 固定延迟可变速率数据串行流中信息集合的方法和系统 | |
CN101959293A (zh) | 用于下行链路的全非连续传输操作模式中改良省电功能的用户设备 | |
JP2002164826A (ja) | 時間反転空間時間ブロック送信機ダイバーシチ符号化を用いる符号分割多元接続無線システム | |
US7822106B2 (en) | Enhanced rake structure | |
JP2004503985A (ja) | チャネル推定におけるトレーニング・シーケンスの生成方法 | |
JP4230773B2 (ja) | 符号分割多元接続通信用システム | |
EP1336257B1 (en) | System and method of deskew buffering cdma signals | |
US6704552B1 (en) | Mobile communication apparatus with an automatic frequency controller | |
WO2002063794A1 (en) | System and method for multistage interference cancellation | |
JP2007531330A (ja) | 周波数オフセットのあるパイロット信号をマルチステージ相関器を用いて検出する方法および装置 | |
CN1251482A (zh) | 根据过去的历史为gsm脉冲串进行定时估算 | |
US7123647B1 (en) | Chip rate base band receiver processor which receives digital information containing symbol information | |
JP2009060632A (ja) | 通信システムにおける通信資源の効率的な使用のための方法及び装置 | |
US20010004379A1 (en) | Combiner | |
EP1668782B1 (en) | A matched filter for scalable spread spectrum communications systems | |
US7054351B1 (en) | Method for memory access control in rake receivers with early late tracking in telecommunication systems | |
JP3520045B2 (ja) | フレームタイミング検出回路、フレームタイミング検出方法、セルサーチ装置、およびセルサーチ装置を用いた携帯無線端末 | |
JP4502233B2 (ja) | レイク受信機におけるcdmaセルラ信号の合成方法 | |
KR100320828B1 (ko) | 정합필터및그를이용한기지국장치및이동국장치,타이밍검출방법과rake합성방법 | |
JP3866535B2 (ja) | 符号分割多重通信装置及びその伝送路補正タイミング制御方法 | |
CN1565114B (zh) | 用于在无线电发射机内限制信号的方法与装置 | |
JP2941651B2 (ja) | 移動通信方式 | |
CN107005516A (zh) | 使用空保护间隔的块间干扰抑制 | |
JP3638587B2 (ja) | 移動無線チャネルのチャネル評価方法及び移動無線受信機 | |
CN101350972B (zh) | Gsm与cdma双模手机控制双gsm用户识别模块的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |