CN1481095A

CN1481095A - 延迟分布构造方法和延迟分布构造装置

Info

Publication number: CN1481095A
Application number: CNA031525512A
Authority: CN
Inventors: 栗原直之
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-08-06
Filing date: 2003-08-05
Publication date: 2004-03-10
Anticipated expiration: 2023-08-05
Also published as: CN100514896C; US7095990B2; US20040028008A1; JP2004072418A; JP4012444B2

Abstract

将在多径条件下收到的信号缓冲在包括两个存储体的存储器50a和50b中，以及同时允许写和读的重叠，将接收数据以管线方式尽可能多地提供给匹配滤波器60a和60b，以及在同相加法器80a和80b中执行每单元4个符号的同相相加。在存储器50a和50b中的缓冲过程中，处理器40基于预先获取的定时信息，适应性地改变搜索周期。

Description

延迟分布构造方法和延迟分布构造装置

技术领域

本发明涉及一种延迟分布(delay profile)构造方法和一种延迟分布构造装置。

背景技术

W-CDMA系统的接收机在建立同步处理期间，确定使能RAKE合并的路径的到达定时，并且构造延迟分布。

至于构造延迟分布的过程，通常，将相应于给定搜索周期的接收数据临时存储在存储器中；当完成存储时，在适当的定时读取该数据，并将读取的数据提供给相关检测器(即匹配滤波器)用于相关检测；对于所获取的相关程度执行同相相加；以及利用该同相相加，执行功率计算以构造延迟分布。

附带地，上述利用同相相加的功率计算指一种计算功率的方法，该方法累加多个同相数据(即具有相同的+或-)，并且对于累积计算值执行平方计算，而不在每个接收数据的基础上执行平方计算，并相加计算结果。累积计算具有扩大数量和提高S/N的优点。

典型地，提供延迟分布构造的基础的导频信号的图案等，是其中简单延续例如“+1”和“-1”的相同的正或负的数据的图案。

因此，这就有可能累加给定数目的相关程度，并且高效执行同相相加运算，其中相关程度是在连续基础上从匹配滤波器(即相关检测器)输出的。

在这种情况下，改变接受同相相加的符号的数目并不困难，当期望高效的功率计算时，需要增加接受同相相加的符号的数目。

然而，正如在Keiji Tachikawa编辑的W-CDMA Communication Systems第二版(Tokyo：Maruzen，2001)，109-110中所述，CPICH(公共导频信道)中的辅助CPICH使用以混合方式存在的“+1”和“-1”的图案，作为导频符号图案，其中，CPICH是W-CDMA系统中的物理层。

因此，如果对于辅助CPICH执行相关检测(主要指在使用自适应阵列天线时，对每个路径执行信道估计的情况)，正如在传统情况下，通过累加相关程度，正的数据和负的数据就会彼此抵消，累加值就会为0，从而就不可能检测相关性。

因此，执行同相相加需要灵活性，这就是在每个图案的基础上划分数据，并且在各个图案中相加在相应位置的数据(即共享相同+和-的数据)。

例如，如果基本图案是“+1，-1，-1，+1”，就有必要每4个符号划分和提取来自匹配滤波器的输出，并且相加+1和-1。

然而，在以每4个符号为单元的基础上执行的数据处理，必须增加运算的次数，并且增加累加运算处理所需的时间。如果如在传统情况下一样，存储从搜索周期起的所有接收数据，并执行相关检测，与传统情况相比，延迟分布构造之前的处理时间就会变长，这就成为及时建立同步的障碍。

而且，在延迟分布构造中使用辅助CPICH的情况下，最好是在数据(相关程度)的4个符号的累加完成之前，从匹配滤波器输出随后的4个符号，而且，考虑到处理效率，以管线方式连续流入数据的4个符号，而传统技术难以满足这些要求。

发明内容

因此，本发明的目的是提供一种延迟分布构造方法和一种延迟分布构造装置，该方法和装置能够利用同相相加来高效构造延迟分布，其中在基本符号图案中以混合方式存在+1和-1。

根据本发明的一个方面，提供一种延迟分布构造方法，该方法包括：在多径条件下接收CDMA无线信号；将接收数据缓冲在存储器中，此后使用相关检测器执行符号序列的相关检测，符号序列包含在接收信号中并且包括单元图案+1和-1的重复；使用获取的相关性来执行同相相加，其中单元图案是处理单元；以及利用同相相加值执行接收信号的功率计算，并且构造延迟分布，其中，存储器采用多存储体结构，包括第一存储体和第二存储体；以及其中，将与第一路径相应的接收数据存储在第一存储体中，将与第二路径相应的接收数据存储在第二存储体中，而从第一存储体并行地读取与第一路径相应的接收数据，并将其提供给执行相关检测处理的相关检测器。

附图说明

通过对结合附图进行的以下说明的考虑，本发明的上述和其他目的将会变得更加充分，附图中以举例方式说明示例，其中：

图1是根据本发明实施例，示出延迟分布构造装置的结构的方框图；

图2A示出CPICH(Common Pilot Channel，公共导频信道)的帧结构；

图2B示出关于各个天线的导频图案；

图3示出根据权利要求1的延迟分布构造装置中，搜索周期的适应性改变；

图4A示出根据第一个实施例，对存储器的存储体1的写访问；

图4B示出根据第一个实施例，对存储器的存储体1和2的写/读访问；

图4C示出根据第一个实施例，对存储器的存储体1和2的写/读访问；

图4D示出根据第一个实施例，对存储器的存储体1和2的写/读访问；

图5A是示出在根据第一个实施例的延迟分布构造装置中使用的缓冲器电路的结构的方框图；

图5B示出根据第一个实施例的缓冲器操作和同相操作的定时的示例；

图6A是示出在根据第一个实施例的延迟分布构造装置中使用的缓冲器电路的另一种结构的方框图；

图6B示出根据第一个实施例的缓冲器操作和同相操作的定时的另一个示例；

图7是示出包含根据本发明的第二个实施例的延迟分布构造装置的W-CDMA系统的接收机的整体结构的方框图；以及

图8示出传统的接收数据缓冲器系统中的定时。

具体实施方式

以下，将参照附图来说明本发明的实施例。

首先，说明W-CDMA系统的CPICH(公共导频信道)。

图2A和图2B分别示出CPICH的帧结构和CPICH的调制图案(与本说明书的现有技术部分中引用的文献的110页所示的图相同)。

如图2A所示，CPICH的帧包括多个时隙，每个时隙包括在其中重复的前缀符号图案。

在利用自适应阵列天线的分集通信的准备中，如图2B所示，该前缀符号图案在每两个天线(即天线1和天线2)之间变化。

也就是说，如图2A所示，天线1的符号图案与传统情况(即+1的连续图案(图中，用“A”来代替“1”))相同，天线2的图案是如“+1，-1，-1，+1”这样的其中+和-混合的图案的重复。

响应于如上所述的预定符号序列，乘以信道化码和扰码，并被从基站装置发送。这可以应用于主CPICH和辅助CPICH。

主CPICH的特性包含：总是使用相同的信道化码、通过主扰码执行加扰、一个小区中只有一个主CPICH、以及在整个小区发送主CPICH。

该主CPICH被用于所谓的3步小区搜索(即确定主同步码的接收定时、识别扰码组并确定帧定时、以及识别扰码)，该3步小区搜索用于确定移动终端(例如移动电话)属于哪个小区，该主CPICH还用作下行链路上的主CCPCH和AICH等等的信道估计处理中的相位参考。

另一方面，辅助CPICH的特性包含：能够以固定速率使用任何同步码、能够用主扰码和辅助扰码两者之一进行加扰、在一个小区中可存在多个或者根本不存在辅助CPICH、以及能够仅被发送到小区的特定区域。

该辅助CPICH主要用作其中使用自适应阵列天线的信道估计的相位参考。

这里应该注意，到使用辅助CPICH执行时间相关检测时，使用主CPICH的3步小区搜索已完成，并且已在移动终端和基站之间建立下行链路扩频码的同步。

因此，实际上，从已获取的与基站的同步信息(即关于接收信号的定时的信息)得知(或至少可预知)辅助CPICH的接收定时。

被构造成可利用已经获取的定时信息的本实施例，动态改变用于CPICH的延迟分布构造中的搜索周期，并且最小化搜索范围。使用这种方法，能够进行高效搜索，并且能够减少用于存储接收数据的存储器的容量和功耗。

而且，本实施例能够通过给出具有多个存储体结构(即多存储体结构)的存储器，以及通过对于这些多存储体并行地执行读和写操作，来高效缓冲接收的数据。

以下将详细说明图1、图3、图4、图5。

图1的W-CDMA接收机(包括延迟分布构造装置)利用天线(ANT)从基站(base station，BS)10接收发送波，在模拟接收机20中执行上述波的频率变换，并在A/D变换器30中将上述波变换成数字信号。从A/D变换器30并行输出QPSK调制信号的I(in-phase，同相)信号和Q(quadrature，正交)信号。

用于临时存储接收数据的存储器50a和50b(分别用于I信号和Q信号)具有2存储体结构即存储体1和存储体2，从而能够在对一个存储体进行读访问的同时，对另一个存储体进行写访问。在地址控制器51a和51b中控制读写地址。

从处理器40(控制接收机的整个系统)中，给地址控制器51a和51b提供关于起始地址的信息，该起始地址指示读/写的起始点(以及读/写定时)。

处理器40基于已经通过CPICH方法获取的信息(已获取的信息)，例如小区搜索结果，自适应地确定读/写起始地址和读/写定时。

从存储器50a和50b中读取的接收数据被发送到匹配滤波器60a和60b，并且检测与代码产生器70a和70b所产生的扩频码(扰频码)的相关性。

从匹配滤波器60a和60b串行输出的相关程度，被发送到具有4个符号的处理单元的同相加法器80a和80b，并执行同相累积运算。如参照图2A和图2B所示，4个符号的处理单元考虑到辅助CPICH中的导频符号图案(这是本实施例主要涉及的内容)是以混合方式存在“+1”和“-1”的图案，并且时间序列之后的简单相加不能满足“同相相加”处理。

同相累加器80a和80b每个包括存储数据的4个符号的寄存器82a、82b、82c、82d。利用累积加法器84a和84b，以每4个符号为基础，将具有相同标记(+或-)且位于相同位置的符号相加。

接着，在平方运算电路90a和90b中执行平方运算，在加法器100中将I和Q相关程度的各个平方值相加，这样就获取接收功率。接着，在平均值电路110中执行平均值处理，在峰值检波电路120中获取峰值接收功率的定时和功率电平。利用这种方法构造延迟分布。

如上所述，由于不可能与传统情况一样，对大量符号共同执行同相相加，所以用每单元4个符号执行同相相加增加了运算次数。而且，为了有效执行该处理，需要以管线方式尽可能多地输出符号的相关程度，这需要缓冲接收数据的灵活性。

接下来，将详细说明接收数据的缓冲。

如图1所示，说明假设存在多于3条路径(包含路径1至路径3)，用于基站10的发送路径。

尽管可以存在多条路径，在延迟分布构造中，各个路径的到达定时如何在搜索周期中散布依赖于环境而改变。

在图3的上部分所示的情况A中，在搜索周期A(时间t0至t8)中，示出路径1至路径3的波形彼此紧接着到达，而在下部分所示的情况B中，路径1至路径3的到达定时在整个搜索周期A中散布。

在情况A中，能够高效地执行对存储器50a和50b的读/写操作。在情况B中，由于路径2和路径3的到达定时迟一些，对存储器的写操作变得不够高效。

然而即使在类似情况B的情况下，考虑下面的搜索周期B(t8至t20)，以紧接方式获取来自各个路径的信号，并且利用这一点，可以使搜索周期本身成为大约周期A的一半。

也就是说，在搜索周期A的结束之前，在时间t7获取来自路径3的信号，在搜索周期B的开始之后，在时间t9出现来自路径1(图中为“1′”)的信号，大约在搜索周期B的中期，在t14出现来自路径2(图中为“2′”)的信号，以及在时间t19出现来自路径3(图中为“3′”)的信号。

因此，当搜索周期从周期A(时间t0至t8)变为周期C(时间t6至t15)时，来自所有路径的信号集中在一半的搜索周期中。

如上所述，到使用辅助CPICH执行相关检测时，已完成使用主CPICH的小区搜索。因此，实际上，从小区搜索过程中获取的定时信息可预知辅助CPICH出现的定时，尽管由于时间的微小差异以及在自适应阵列天线的使用过程中接收条件可能有所不同，而信号可能有所变化。

因此，如图3所示，可以通过动态改变搜索周期来缩短搜索周期本身，并且利用这一点可以减少存储器的容量。

同样，可从图3中的情况B明显看出，当基于搜索周期A的基准来执行搜索时，从收到来自路径1的信号之后直到收到来自下一个路径2的信号，这一周期的最大值几乎与搜索周期A的长度相同，然而，将搜索周期改变成周期C，就可以将从收到来自路径1的信号之后直到收到来自路径2的信号的周期的最大值，缩短到大约搜索周期A的一半。使用这种方法，可以将跟随路径1的信号的路径2的信号提供给匹配滤波器60a和60b。

假设，例如，将存储在存储器中的来自路径1的信号提供给匹配滤波器60a和60b，匹配滤波器60a和60b执行相关检测处理，以及完成处理。

然而，来自路径2的下一信号的到达(存储)被延迟，将延迟数据提供给匹配滤波器60a和60b进一步延迟延迟分布构造的处理。

与上述情况相反，通过考虑随后的搜索周期来移动搜索周期，保证路径2从路径1的定时开始至少在半个搜索周期A中出现。因此，可以在预定周期内，肯定地将跟随路径1的周期的路径2的信号提供给匹配滤波器60a和60b。这对以管线方式高效地提供数据是有用的。类似地，也可以将路径3之后的信号高效提供给匹配滤波器60a和60b。

图4A至图4D示出对于存储器50a(50b)接收数据的写过程和读过程。

在图4A中，将来自路径1的接收信号存储在存储体1(起始地址由处理器40指定)中。

接着，如图4B所示，将来自路径2的接收信号存储在预定地址(由处理器40指定)，同时，从存储体1中读取路径1的信号，并将其提供给匹配滤波器60a(60b)。

接着，如图4C所示，将来自路径3的接收信号存储在存储体2的另一个地址(由处理器40指定)，同时，从存储体2中读取路径2的信号，并将其提供给匹配滤波器60a(60b)。

类似地，此后，如图4D所示，将来自路径4的信号写入存储体1，同时，从存储体2中读取来自路径3的信号，并将其提供给匹配滤波器60a(60b)。

上述用于缓冲信号的电路的结构和操作，可以被概括为如图5A和图5B所示，其中信号是在多径条件下从各个路径收到的。

图5A示出使用2存储体结构的存储器的缓冲器电路，该缓冲器电路利用处理器40指定地址，执行对各个存储体的并行写/读访问，以及将接收数据以管线方式尽可能高效地提供给匹配滤波器60a(60b)。

图5B示出对于存储体1和2的写周期和读周期，以及匹配滤波器60a(60b)中的相关运算处理周期。

参照图5B，由粗黑箭头表示写访问周期，由粗白箭头表示读访问周期，以及由实线箭头表示相关运算周期。

图8示出传统系统的定时图(对比示例的定时图)，该系统在搜索周期中存储来自各个路径的所有信号，之后顺序读出所述信号以执行相关运算。

从图5B和图8之间的对比中可以明显看出，根据本发明的缓冲可以将尽可能多的数据高效地提供给匹配滤波器。

本发明决不被限制在图5A的结构上，相应地，可以构造图6A所示的3存储体结构的存储器。如图6B所示，这种情况的电路操作如下：路径1至3被顺序写入存储体1至3，同时，与该写访问并行执行读访问，以便将数据高效地提供给匹配滤波器60a(60b)。

(实施例2)

图7是示出W-CDMA系统的接收机的整体结构的方框图，该接收机包括如在上述第一个实施例中所述的延迟分布构造装置。

如图所示，该W-CDMA接收机包括：自适应阵列天线901a和901b、高频信号处理器902、A/D变换器903、数据解调器904、数据解码器905、编解码器906、定时检测器907、时钟发生器908、定时控制器909。

在图7的定时检测器907中提供延迟分布构造装置。

图7的W-CDMA系统的接收机能够通过调节基带电路(系统LSI)的大小和功耗，来实现用于无线接入的IMT 2000标准所规定的功能。

尽管与移动通信领域(以移动电话为代表)中的系统LSI使用时，本发明表明的技术概念能够获得最佳效果，但是这不应该被解释成对本发明的限制，本发明的技术概念可广泛地应用于数据缓冲，即当要求以管线方式提供数据而在短周期中执行多个操作时。

于是，根据本发明，即使当导频符号图案以混合方式包含“+1”和“-1”时，也可以利用同相相加来高效地延迟分布。因此，通过调节基带电路(系统LSI)的大小和电路的功耗来实现用于无线接入的IMT 2000标准所规定的功能。

本发明不限于上述实施例，在不脱离本发明范围的情况下，可以进行各种变形和修改。

本申请基于日本专利申请No.2002-229016，该申请于2002年8月6日提交，其全部内容以引用方式包含在本文的内容中。

Claims

1.一种延迟分布构造方法，包括：

在多径条件下接收CDMA无线信号；

将接收信号缓冲在存储器中，之后使用相关检测器执行符号序列的相关检测，所述符号序列包含在所述接收信号中，并且包括单元图案+1和-1的重复；

使用获取的相关性执行同相相加，这里所述单元图案是处理单元；以及

利用同相相加值执行接收信号的功率计算，并构造延迟分布，

其中，所述存储器采用包括第一存储体和第二存储体的多存储体结构；以及

其中，将相应于第一路径的接收数据存储在所述第一存储体中，接着将相应于第二路径的接收数据存储在所述第二存储体中，同时，从所述第一存储体中并行地读取相应于第一路径的所述接收数据，并且提供给执行相关检测处理的所述相关检测器。

2.根据权利要求1所述的延迟分布构造方法，其中，所述存储器被构造成其全部存储容量小于相应于延迟分布构造中的搜索周期的数据容量；以及

其中，为了确实地在所述存储器的第二存储体中容纳相应于第二路径的接收数据，不管在延迟分布构造中的所述搜索周期中第一路径和第二路径之间的空间关系如何，基于预先获取的关于接收信号的定时的信息，适应性地改变对所述存储器的第一存储体和第二存储体的存储定时。

3.根据权利要求1所述的延迟分布构造方法，其中，包含在接收信号中并包括单元图案+1和-1的重复的符号序列，是公共导频信道的辅助公共导频信道的导频信号的符号序列，所述公共导频信道是W-CDMA通信系统的物理层。

4.一种延迟分布构造装置，包括：

存储器，缓冲在多径条件下接收的CDMA无线信号；

相关检测器，执行符号序列的相关检测，所述符号序列包含在所述接收信号中并包括单元图案+1和-1的重复；

同相加法器，使用获取的相关性并且采用所述单元图案作为处理单元，执行同相相加；

功率计算器，利用同相相加值执行接收信号的功率计算，并构造延迟分布，

其中，将相应于第一路径的接收数据存储在第一存储体中，接着将相应于第二路径的接收数据存储在第二存储体中，同时，从第一存储体中并行地读取相应于第一路径的所述接收数据，并且提供给执行相关检测处理的所述相关检测器。

5.根据权利要求4所述的延迟分布构造装置，其中，所述存储器被构造成其全部存储容量小于相应于延迟分布构造中的搜索周期的数据容量；以及

其中，为了确实地在所述存储器的第二存储体中容纳与第二路径相对应的接收数据，不管在延迟分布构造中的所述搜索周期中第一路径和第二路径之间的空间关系如何，基于预先获取的关于接收信号的定时的信息，来适应性地改变对所述存储器的所述第一存储体和第二存储体的存储定时。

6.根据权利要求4所述的延迟分布构造装置，其中，包含在接收信号中并包括单元图案+1和-1的重复的符号序列，是公共导频信道的辅助公共导频信道的导频信号的符号序列，所述公共导频信道是W-CDMA通信系统的物理层。

7.一种支持W-CDMA通信系统标准的接收机，包括根据权利要求4的延迟分布构造装置。