CN1972122B - 跨周期脉冲延迟输出控制方法 - Google Patents
跨周期脉冲延迟输出控制方法 Download PDFInfo
- Publication number
- CN1972122B CN1972122B CN 200510048585 CN200510048585A CN1972122B CN 1972122 B CN1972122 B CN 1972122B CN 200510048585 CN200510048585 CN 200510048585 CN 200510048585 A CN200510048585 A CN 200510048585A CN 1972122 B CN1972122 B CN 1972122B
- Authority
- CN
- China
- Prior art keywords
- pulse
- delay
- output
- input
- control method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
本发明涉及一种跨周期脉冲延迟输出控制方法，属于电子技术技术领域。一种跨周期脉冲延迟输出控制方法，是通过分频，把周期T输入脉冲分成至少两路输入V1a、V1b……，分别对V1a、V1b……进行延迟输出得到V2a、V2b……，然后把各路延迟脉冲V2a、V2b……合并成一路输出V2，这样就可以稳定地得到延迟输出脉冲。分频数n＝1+int(最大延迟时间t/输入脉冲周期T)。通过分频把输入脉冲分成多路分别进行不大于分频后的脉冲的周期T的延迟，然后把多路延迟脉冲合成一路输出的办法，方便的解决了延迟脉冲在周期跨跃延迟时电路的不稳定状态。
Description
技术领域
本发明涉及一种跨周期脉冲延迟输出控制方法，属于电子技术技术领域。
背景技术
目前，对一个周期脉冲输入信号进行延迟控制输出有两种基本模式：模拟延迟控制和数字延迟控制。模拟延迟控制可以利用单稳态触发电路实现；数字延迟控制可以利用高精度定时器通过逻辑组合实现，这些常规的技术方法可以完成一个周期内的延迟控制。当所要求的延迟脉冲的延迟时间是变化的并且有跨跃输入脉冲周期的现象时，尤其当延迟脉冲的延迟时间恰好等于输入脉冲周期时，会产生延迟输出脉冲状态不稳定。
发明内容
针对上述问题，本发明创造的目的是提供一种跨周期脉冲延迟输出控制方法，以在要求的延迟脉冲的延迟时间是变化的并且有跨跃输入脉冲周期的现象时，尤其当延迟脉冲的延迟时间恰好等于输入脉冲周期时，能够产生平稳的延迟输出脉冲。
为实现上述目的，本发明的技术方案是：一种跨周期脉冲延迟输出控制方法，是通过分频，把周期T输入脉冲分成至少两路输入V1a、V1b……，分别对V1a、V1b……进行延迟输出得到V2a、V2b……，然后把各路延迟脉冲V2a、V2b……合并成一路输出V2，这样就可以稳定地得到延迟输出脉冲。
所述分频数n＝1+int(最大延迟时间t/输入脉冲周期T)。
通过分频把输入脉冲分成多路分别进行不大于分频后的脉冲的周期T的延迟，然后把多路延迟脉冲合成一路输出的办法，方便的解决了延迟脉冲在周期跨跃延迟时电路的不稳定状态。
附图说明
图1为输入脉冲和延时输出脉冲的延时示意图；
图2为本发明的方法示意图。
具体实施方式
图1显示了目标输入、输出脉冲的关系。图中，V1是输入脉冲，脉冲信号周期为T，V2是延迟输出脉冲，延迟时间大于周期T时，可以按T的余数来处理，只需要考虑延迟时间不大于T的情况就可以解决延迟脉冲周期跨跃问题。图中三个输出脉冲相对输入脉冲的延迟时间分别为t1、t2、t3，其中t1、t2均小于T，t3几乎和T相等，当延迟时间是t1、t2时，常规延迟电路可以正常输出延迟脉冲，当延迟时间是t3时，由于输入脉冲周期性出现，当前输入脉冲的延迟输出脉冲还没有正常输出，下一个输入脉冲已经出现，破坏了延迟电路当前的工作状态，使得延迟脉冲不能正常输出，也就是说当延迟时间几乎和输入脉冲周期相等时，无法正确得到延迟脉冲输出。
解决途径是通过设定数的分频，把周期T输入脉冲分成至少两路输入V1a、V1b……，分别对V1a、V1b……进行延迟输出得到V2a、V2b……，然后把各路延迟脉冲V2a、V2b……合并成一路输出V2，这样就可以稳定地得到延迟输出脉冲。分频数n＝1+int(最大延迟时间t/输入脉冲周期T)，即对最大延迟时间t和输入脉冲周期T的比值取整，取整值加1后的值即为分频数。
图2所示为需将把输入脉冲分成两路的情况。当所要求的延迟脉冲的延迟时间是变化的并且有跨跃输入脉冲周期T的现象时，如果有T≤最大延迟时间t＜2T的输出脉冲出现，可把输入脉冲分成两路(即分频数n＝2)输入Va、V1b，分别对V1a、V1b进行延迟输出得到V2a、V2b，然后把两路延迟脉冲合并成一路输出V2，这样就可以稳定地得到延迟时间是T时的延迟输出脉冲。
若延迟时间达到或超过输入脉冲周期T的两倍，有需把输入脉冲分成三路或更多路的情况，照样可以依据本发明的方法解决，也应属于本发明的方法的保护范围之内，在此不再赘述。
最后所应说明的是：以上实施例仅用以说明而非限制本发明的技术方案，尽管参照上述实施例对本发明进行了详细说明，本领域的普通技术人员应当理解：依然可以对本发明进行修改或者等同替换，而不脱离本发明的精神和范围的任何修改或局部替换，其均应涵盖在本发明的权利要求范围当中。
Claims (1)
1.一种跨周期脉冲延迟输出控制方法，其特征在于：是通过分频，把周期T输入脉冲分成至少两路输入V1a、V1b……，分别对V1a、V1b……进行延迟输出得到V2a、V2b……，然后把各路延迟脉冲V2a、V2b……合并成一路输出V2，这样就可以稳定地得到延迟输出脉冲，分频数n＝1+int(最大延迟时间t/输入脉冲周期T)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510048585 CN1972122B (zh) | 2005-11-21 | 2005-11-21 | 跨周期脉冲延迟输出控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510048585 CN1972122B (zh) | 2005-11-21 | 2005-11-21 | 跨周期脉冲延迟输出控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1972122A CN1972122A (zh) | 2007-05-30 |
| CN1972122B true CN1972122B (zh) | 2011-12-14 |
Family
ID=38112763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200510048585 Expired - Fee Related CN1972122B (zh) | 2005-11-21 | 2005-11-21 | 跨周期脉冲延迟输出控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1972122B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101883303B (zh) * | 2010-06-25 | 2012-05-09 | 广州励丰文化科技股份有限公司 | Bppa数字音频处理器及使用该处理器的音箱处理器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5532633A (en) * | 1993-12-03 | 1996-07-02 | Nec Corporaton | Clock generating circuit generating a plurality of non-overlapping clock signals |
| CN1213226A (zh) * | 1997-06-13 | 1999-04-07 | 日本电气株式会社 | 时钟信号的控制方法及其装置 |
| US6181174B1 (en) * | 1998-09-24 | 2001-01-30 | Fujitsu Limited | Semiconductor integrated circuit device |
| CN1642011A (zh) * | 2004-01-05 | 2005-07-20 | 华为技术有限公司 | 时钟的小数分频方法 |
-
2005
- 2005-11-21 CN CN 200510048585 patent/CN1972122B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5532633A (en) * | 1993-12-03 | 1996-07-02 | Nec Corporaton | Clock generating circuit generating a plurality of non-overlapping clock signals |
| CN1213226A (zh) * | 1997-06-13 | 1999-04-07 | 日本电气株式会社 | 时钟信号的控制方法及其装置 |
| US6181174B1 (en) * | 1998-09-24 | 2001-01-30 | Fujitsu Limited | Semiconductor integrated circuit device |
| CN1642011A (zh) * | 2004-01-05 | 2005-07-20 | 华为技术有限公司 | 时钟的小数分频方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1972122A (zh) | 2007-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102008008050B4 (de) | Auf digitaler Verzögerungsleitung basierender Frequenz-Synthesizer | |
| US20060181316A1 (en) | Self-initializing frequency divider | |
| CN104184461A (zh) | 一种小数分频器 | |
| CN1972122B (zh) | 跨周期脉冲延迟输出控制方法 | |
| CN101572551B (zh) | 时间数字转换器及方法 | |
| CA2312106A1 (en) | Clock signal control method and circuit and data transmitting apparatus employing the same | |
| GB1517170A (en) | Method of producing pseudo-random binary signal sequences | |
| WO2000059112A3 (en) | Multiplier circuit | |
| CN115347882B (zh) | 相位与周期可动态变换的pwm输出电路 | |
| CN101483429A (zh) | 一种0.5分频步长的多模可编程分频器 | |
| CN1326329C (zh) | A/d转换器电路 | |
| CN108777575A (zh) | 分频器 | |
| CN112787634B (zh) | 校正时钟占空比的电路及其校正控制方法和装置 | |
| CN101594146A (zh) | 锁相环电路 | |
| US5003201A (en) | Option/sequence selection circuit with sequence selection first | |
| EP0087510B1 (en) | Single shot multivibrator | |
| US10574219B2 (en) | Unit delay circuit and digitally controlled delay line including the same | |
| CN101951243B (zh) | 用于开关功率放大器的全数字调相调幅时钟生成电路 | |
| US6483887B2 (en) | Timer control circuit | |
| JPS62151023A (ja) | 多段分周バイナリ・カウンタ | |
| SU1057954A1 (ru) | Коррелометр | |
| JPH043398A (ja) | 多段シフトレジスタ | |
| SU1019598A1 (ru) | Формирователь импульсных последовательностей | |
| RU757U1 (ru) | Цифровой управляемый фазовращатель | |
| SU1261107A1 (ru) | Двоичный счетчик |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111214 Termination date: 20131121 |