CN1964196A - 校准d/a转换器的输入的方法和模拟编码设备 - Google Patents

校准d/a转换器的输入的方法和模拟编码设备 Download PDF

Info

Publication number
CN1964196A
CN1964196A CNA2006101470457A CN200610147045A CN1964196A CN 1964196 A CN1964196 A CN 1964196A CN A2006101470457 A CNA2006101470457 A CN A2006101470457A CN 200610147045 A CN200610147045 A CN 200610147045A CN 1964196 A CN1964196 A CN 1964196A
Authority
CN
China
Prior art keywords
converter
input
output
input value
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101470457A
Other languages
English (en)
Inventor
黄镐斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1964196A publication Critical patent/CN1964196A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1042—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables the look-up table containing corrected values for replacing the original digital values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D18/00—Testing or calibrating apparatus or arrangements provided for in groups G01D1/00 - G01D15/00
    • G01D18/002—Automatic recalibration
    • G01D18/004—Continuous recalibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

提供一种在包括数字/模拟(D/A)转换器和模拟/数字(A/D)转换器的模拟编码设备中基于A/D转换器的输出校准D/A转换器的输入的方法，所述方法包括：在所述D/A转换器的输出连接到所述A/D转换器的输入的同时，将特定范围的输入值输入所述D/A转换器，从而从所述A/D转换器产生相应的输出值；基于输入所述D/A转换器的特定范围的输入值中的输入值和从所述A/D转换器产生的相应的输出值，生成代表所述D/A转换器的输入值中的输入值和所述A/D转换器的输出值之间关系的校准表；和在断开所述D/A转换器的输出与所述A/D转换器的输入的连接的同时，基于所述校准表调整所述D/A转换器的输入值。

Description

校准D/A转换器的输入的方法和模拟编码设备
技术领域
本发明的一方面涉及一种基于模拟/数字(A/D)转换器的输出校准数字/模拟(D/A)转换器的输入的方法。更具体地讲，本发明的一方面涉及一种基于A/D转换器的输出校准D/A转换器的输入，来补偿使用D/A转换器生成数字编码信号的模拟编码设备中的A/D转换器和D/A转换器之间的功能差异的方法，以及使用该方法的模拟编码设备。
背景技术
由于自动控制系统的快速发展，处理从各种传感器输出的信号以便能够精确控制对象变得很重要。通常，模拟编码设备用于诸如打印机和复印机的图像形成设备来生成控制电动机的数字编码信号。
图1是现有技术的模拟编码设备的框图，所述模拟编码设备包括：模拟编码器100、模拟/数字(A/D)转换器110、模拟编码器模式存储单元120、数字/模拟(D/A)转换器130、比较单元140、当前状态锁存单元150、现在估计状态确定单元160以及格雷编码转换单元170。
模拟编码器100连接到电动机的轴，并输出具有相同周期但在相位上相差90°的两个准正弦曲线，所述两个准正弦曲线在电动机轴旋转一周期间经历预定数目的完整周期。A/D转换器110在两个输出信号的一个完整周期的多个采样点数字化模拟编码器100的两个输出信号以获得存储在模拟编码器模式存储单元120中的模拟编码模式。采样点与模拟编码器100的两个输出信号的状态相应，并且模拟编码器模式存储单元120存储由这些状态索引的模拟编码器模式。例如，如果有8个采样点，则这8个采样点分别对应于由0到7(或二进制表示000到111)标识的8个状态，并且模拟编码器模式存储单元120将模拟编码器100的两个输出信号的数字化值存储为由000到111的状态值索引的模拟编码器模式值。从而，例如，与状态0相应的在第一采样点采样的两个输出信号的数字化值被存储为由状态值000索引的两个编码器模式值。模拟编码器模式存储单元120响应于从当前状态锁存单元150输入到模拟编码器模式存储单元120的当前状态，输出与当前状态相应的两个模拟编码器模式值。从而，例如，如果从当前状态锁存单元150输入的当前状态是状态0，则模拟编码器模式存储单元120输出由状态值000索引的两个模拟编码器模式值。D/A转换器130将从模拟编码器模式存储单元120输出的两个模拟编码器模式值转换为两个模拟值。比较单元140来自D/A转换器130的两个模拟值比较与模拟编码器100的两个输出信号相应的模拟值，从而生成状态改变信息。现在估计状态确定单元160基于来自比较单元140的状态改变信息和来自当前状态锁存单元150的当前状态来确定现在估计状态，并将现在估计状态输出到当前状态锁存单元150。当前状态锁存单元150参考时钟同步锁存来自现在估计状态确定单元160的现在估计状态以产生当前状态，并将当前状态输出到模拟编码器模式存储单元120、现在估计状态确定单元160和格雷编码转换单元170。格雷编码转换单元170将从当前状态锁存单元150输入的当前状态转换为格雷编码的数字编码信号。
换句话说，在现有技术的模拟编码设备中，A/D转换器110从模拟编码器100的输出信号获得的模拟编码器模式值和模拟编码器100的输出信号的状态之间的关系被以表格形式存储。此外，与当前状态相应的模拟编码器模式值被以数字形式输出到将它们转换为模拟信号的D/A转换器130，其中，所述模拟信号通过比较单元140与模拟编码器100的输出信号相比较。
因此，当来自模拟编码器100的输出信号通过A/D转换器110以数字形式获得的模拟编码器模式值被D/A转换器130转换为模拟信号时，由D/A转换器130转换的模拟信号的值应该等于在模拟编码器模式值被获得时模拟编码器100的输出信号的值。然而，当A/D转换器110和D/A转换器130之间存在性能差异时，由D/A转换器130转换的模拟信号的值与模拟编码器100的输出信号的值不相等，因此当比较单元140比较D/A转换器130转换的模拟信号和模拟编码器100的输出信号时，将产生不正确的结果。因此，由格雷编码转换单元170生成的数字编码信号的精度下降。
发明内容
本发明的一方面在于提供一种在生成高精度的数字编码信号来补偿A/D转换器和D/A转换器之间的性能差异的模拟编码设备中，基于模拟/数字(A/D)转换器的输出校准数字/模拟(D/A)转换器的输入的方法，以及一种使用该方法的模拟编码设备。
根据本发明的一方面，提供一种在包括数字/模拟(D/A)转换器和模拟/数字(A/D)转换器的模拟编码设备中基于A/D转换器的输出校准D/A转换器的输入的方法，所述方法包括：将所述D/A转换器的输出连接到所述A/D转换器的输入；在所述D/A转换器的输出连接到所述A/D转换器的输入的同时，将特定范围的输入值输入所述D/A转换器，从而从所述A/D转换器产生相应的输出值；基于输入所述D/A转换器的特定范围的输入值和从所述A/D转换器产生的相应的输出值，生成代表所述D/A转换器的输入值中的输入值和所述A/D转换器的输出值之间关系的校准表；和在断开所述D/A转换器的输出与所述A/D转换器的输入的连接的同时，基于所述校准表调整所述D/A转换器的输入值。
将被调整的所述D/A转换器的输入值是与现在状态相应的所述A/D转换器的输出值，并且所述调整包括：从所述校准表获得与相应于现在状态的所述A/D转换器的输出值相应的输入值，并将获得的输入值输入所述D/A转换器以替代将被调整的所述D/A转换器的输入值。
所述方法还包括：生成匹配输入所述D/A转换器的特定范围的顺序增加的输入值中的输入值和从所述A/D转换器产生的相应的输出值的匹配表。
所述校准表的生成可包括：基于所述匹配表生成所述校准表。
根据本发明的一方面，提供一种模拟编码设备，包括：数字/模拟(D/A)转换器；模拟/数字(A/D)转换器；多路复用器(MUX)，选择性地连接或断开D/A转换器的输出与A/D转换器的输入的连接；和校准单元，在所述D/A转换器的输出通过MUX连接到所述A/D转换器的输入的同时，将特定范围的顺序增加的输入值输入所述D/A转换器，从而从所述A/D转换器产生相应的输出值，基于输入所述D/A转换器的特定范围的顺序增加的输入值中的输入值和从所述A/D转换器产生的相应的输出值，生成代表所述D/A转换器的输入值和所述A/D转换器的输出值之间关系的校准表，并且在通过MUX断开所述D/A转换器的输出与所述A/D转换器的输入的连接的同时，基于所述校准表调整所述D/A转换器的输入值。
将被调整的所述D/A转换器的输入值是与现在状态相应的所述A/D转换器的输出值，并且所述调整包括：从所述校准表获得与相应于现在状态的所述A/D转换器的输出值相应的输入值，并将获得的输入值输入所述D/A转换器以替代将被调整的所述D/A转换器的输入值。
所述设备还可包括：控制单元，生成匹配输入所述D/A转换器的特定范围的顺序增加的输入值中的输入值和从所述A/D转换器产生的A/D转换器的相应的输出值的匹配表。
所述校准单元可基于所述匹配表生成所述校准表。
根据本发明的一方面，提供一种在模拟编码设备中补偿模拟/数字(A/D)转换器和数字/模拟(D/A)转换器之间的性能差异的方法，所述设备基于模拟编码器的输出信号的当前值和D/A转换器生成的模拟值的比较生成数字编码信号，其中，所述D/A转换器基于所述A/D转换器在多个采样点采样所述模拟编码器的输出信号的值而预先生成的多个数字值中选择的一个数字值来生成所述模拟值，所述D/A转换器和所述A/D转换器之间的性能差异导致了所述D/A转换器基于多个数字值中的至少某个数字值生成的模拟值不等于在生成多个数字值中的至少某个数字值时由所述A/D转换器采样的模拟编码器信号的相应值，所述方法包括：检测所述D/A转换器和所述A/D转换器之间的性能差异；和调整将输入所述D/A转换器的输入值以补偿检测的性能差异。
将在接下来的描述中部分阐述本发明另外的方面和/或优点，还有一部分通过描述将是清楚的，或者可以经过本发明的实施而得知。
附图说明
通过下面结合附图对本发明实施例进行的描述，本发明的这些和/或方面和优点将会变得清楚，其中：
图1是现有技术的模拟编码设备的方框图；
图2是根据本发明实施例的模拟编码设备的方框图；
图3是示出根据本发明实施例的基于图2的模拟编码设备中模拟/数字(A/D)转换器的输出校准数字/模拟(D/A)转换器的输入的方法的流程图；
图4示出根据本发明实施例的在基于A/D转换器的输出校准D/A转换器的输入之前的数字编码波形；和
图5示出根据本发明实施例的在基于A/D转换器的输出校准D/A转换器的输入之后的数字编码的波形。
具体实施方式
现在，将详细描述本发明的实施例，其示例在附图中表示，其中，相同的标号始终表示相同的部件。以下通过参考附图描述实施例以解释本发明。
在详细结构的描述中的特定示例和特定部件仅被提供用于帮助全面理解本发明。因此，显然没有这些示例本发明可也可被实现。此外，为了避免在不必要的细节模糊本发明，将省略公知功能或结构的详细描述。
图2是根据本发明实施例的模拟编码设备的方框图。
在模拟编码设备的校准操作中，模拟编码设备通过多路复用器240将数字/模拟(D/A)转换器220的输出连接到模拟/数字(D/A)转换器250的输入，并基于输入到D/A转换器220的输入值和从A/D转换器250输出的输出值生成校准表。然后模拟编码设备基于校准表校准D/A转换器220的输入。
模拟编码设备包括：模拟编码器200、模拟/数字转换器-数字/模拟转换器(ADC_DAC)校准单元210、D/A转换器220、比较单元230、多路复用器(MUX)240、A/D转换器250、模拟编码器模式存储单元260、现在估计状态锁存单元270、下一估计状态确定单元275、格雷编码转换器280和控制单元290。
模拟编码器200连接到电动机的轴，并输出具有相同周期但在相位上相差90°的两个准正弦信号，所述两个准正弦信号在电动机轴旋转一周期间每个都经历预定数目的完整周期。例如，可基于模拟编码设备期望的分辨率选择电动机轴旋转一周期间每个准正弦信号经历的完整旋转的预定数目。电动机轴旋转一周期间适合的预定数目可以是1200个完整旋转。
在校准操作期间，ADC_DAC校准单元210以开始输入最小输入值0并每次将输入值加1直到达到D/A转换器的最大输入值的方式将顺序增加的输入值输入D/A转换器220。然而，本发明不限于顺序增加输入值的方式，可使用任何合适的改变输入值直到已使用所有可能的输入值的方式。例如，ADC_DAC校准单元210可以以开始输入最大输入值并每次将输入值减1直到达到最小输入值0的方式将顺序减小的输入值输入D/A转换器220。或者，例如，ADC_DAC校准单元210可以以开始输入最小偶数输入值0并每次将偶数输入值加2直到达到最大偶数输入值的方式输入顺序增加的输入值，然后以开始输入最大奇数输入值并每次将奇数输入值减2直到达到最小奇数输入值1的方式输入顺序减小的输入值。
然后，ADC_DAC校准单元210生成基于响应于输入D/A转换器220的顺序增加的输入值产生的A/D转换器250的输出值来校准D/A转换器220的输入校准表，下面将详细描述。在校准操作已完成之后的模拟编码设备的正常操作期间，ADC_DAC校准单元210将响应于从模拟编码器模式存储单元260输出的两个模拟编码器模式值从校准表获得的两个输入值输入D/A转换器220。
D/A转换器220将来自ADC_DAC校准单元210的两个数字输入值转换为两个模拟输出值。比较单元230比较从模拟编码器200输出的两个信号与来自D/A转换器220的两个模拟值中的各个模拟值，并根据比较结果输出由两个数字信号“1”或“0”构成的输出状态改变信息。更具体地讲，比较单元230包括：第一比较器232，比较模拟编码器200的第一输出aX和D/A转换器220的第一输出DacX，并根据比较结果输出值Xup；第二比较器234，比较模拟编码器200的第二输出aY和D/A转换器220的第二输出DacY，并根据比较结果输出值Yup。
MUX240选择性地输出模拟编码器200的输出aX和aY或输出D/A转换器220的输出DacX和DacY。MUX240包括：第一模拟MUX242和第二模拟MUX244。第一模拟MUX242接收作为输入的模拟编码器200的第一输出aX和D/A转换器220的第一输出DacX。第二模拟MUX244接收作为输入的模拟编码器200的第二输出aY和D/A转换器220的第二输出DacY。
在校准操作期间，第一模拟MUX242输出D/A转换器220的第一输出DacX，并且第二模拟MUX244输出D/A转换器220的第二输出DacY。在模拟编码设备的初始化操作期间，第一模拟MUX242输出模拟编码器200的第一输出aX，第二模拟MUX244输出模拟编码器200的第二输出aY，以用于生成存储在模拟编码器模式存储单元260中的模拟编码器模式，下面将详细描述。
在校准操作期间，A/D转换器250数字化分别从MUX240的第一模拟MUX242和第二模拟MUX244输出的D/A转换器220的输出DacX和DacY。在初始化操作期间，A/D转换器250数字化分别从MUX240的第一模拟MUX242和第二模拟MUX244输出的模拟编码器200的输出aX和aY。为了简单起见，图2示出A/D转换器250具有连接到模拟编码器模式存储单元260的一个输入的一个输出。如果这样，A/D转换器交替输出通过数字化第一模拟MUX242的输出获得的值和通过数字化第二模拟MUX244的输出获得的值。另一方面，A/D转换器250可具有连接到模拟编码器模式存储单元260的两个输入的两个输出。两个输出中的一个可输出通过数字化第一模拟MUX242的输出获得的数字化值，两个输出中的另外一个可输出通过数字化第二模拟MUX244的输出获得的数字化值。
模拟编码器模式存储单元260存储通过在两个输出信号的一个完整周期中多个采样点数字化模拟编码器200的两个输出信号生成的模拟编码器模式。采样点相应于模拟编码器200的两个输出的状态。例如，下面描述的图4和图5示出基于模拟编码器200的两个输出信号的一个完整周期中的16个采样点的波形。这16个采样点可被认为与以0到15(或以二进制000到111)标识的16个状态相应。模拟编码器模式存储单元260也可将模拟编码器200的两个输出信号的数字化值存储为由状态值000到111索引的模拟编码器模式值。从而，例如，在与状态0相应的第一采样点采样的模拟编码器200的两个输出信号的数字化值可被存储为由状态值000索引的两个模拟编码器模式值。然而，本发明不限于这种索引存储的模拟编码器模式值的方法，可使用任意适合的索引方法。此外，本发明不限于使用16个采样点，可使用任意合适数量的采样点。采样点的数据越多，电动机可被确定的位置越精确，并且控制电动机的转动越精确。
模拟编码器模式存储单元260也存储以一对一关系匹配的通过在上述和下面将详细描述的校准操作中将这些输入值输入D/A转换器220产生的D/A转换器220的输入值和A/D转换器250的输出值的匹配表。下面将详细描述匹配表。
模拟编码器模式存储单元260响应于从现在估计状态锁存单元270输入模拟编码器模式存储单元260的现在估计状态，输出与现在估计状态相应的两个模拟编码器模式值。从而，例如，如果从现在估计状态锁存单元270输入的现在估计状态是状态0，则模拟编码器模式存储单元260输出由状态值000索引的两个模拟编码器模式值。
现在估计状态锁存单元270从下一估计状态确定单元275接收作为输入的下一估计状态SS[0:n]，与参考时钟同步锁存下一估计状态SS[0:n]以产生现在估计状态S[0:n]，并将现在估计状态S[0:n]输入模拟编码器模式存储单元260、下一估计状态确定单元275和格雷编码转换单元280。下一估计状态确定单元275基于从比较单元230输入的状态改变信息Xup和Yup以及从现在估计状态锁存单元270输入的现在估计状态S[0:n]确定下一估计状态SS[0:n]。
格雷编码转换单元280将从现在估计状态锁存单元270输入的现在估计状态S[0:n]转换为格雷编码的数字编码信号dX和dY。
控制单元290连接到ADC_DAC校准单元210和模拟编码器模式存储单元260。控制单元290控制ADC_DAC校准单元210执行校准操作。执行校准操作以补偿D/A转换器220和A/D转换器250之间的功能差异。无论何时向模拟编码设备提供电源，校准操作操作就可被执行，和/或无论何时用户期望使用模拟编码设备，校准操作操作就可被执行。如下面的详细描述，在校准操作期间，控制单元290生成存储在模拟编码器模式存储单元260中的匹配表，并控制ADC_DAC校准单元210基于匹配表生成校准表。
在模拟编码准备的正常操作期间，控制单元290控制模拟编码器模式存储单元260，从而模拟编码器模式存储单元260输出与来自现在估计状态锁存单元270的现状态输入S[0:n]相应的模拟编码器模式值。
图3是解释根据本发明实施例的基于图2的模拟编码设备中的A/D转换器250的输出校准D/A转换器220的输入的方法的流程图。
参照图3，在校准期间，D/A转换器220的两个输出通过MUX240连接到A/D转换器250的两个输入，而控制器290控制ADC_DAC校准单元210以开始输入最小输入值0并每次将输入值加1直到达到D/A转换器220的最大输入值的方式将顺序增加的输入值输入D/A转换器220和模拟编码器模式存储单元260(方框S310)。例如，如果D/A转换器220是8位D/A转换器，则ADC_DAC校准单元210以开始输入值20-1＝0并每次将输入值加1直到达到最大输入值28-1＝255的方式将从20-1到28-1顺序增加的总共256个输入值的值(即，0，1，2，...255)输入D/A转换器220。
控制器290控制模拟编码器模式存储单元260存储从ADC_DAC校准单元210输入D/A转换器220和模拟编码器模式存储单元260的D/A转换器220的输入值(方框S320)。另一方面，ADC_DAC校准单元210可只将D/A转换器220的输入值输入D/A转换器220，并且控制器290可从ADC_DAC校准单元210读取D/A转换器220的输入值，并将所述输入值存储在模拟编码器模式存储单元260中。
控制单元290生成匹配从ADC_DAC校准单元210输入D/A转换器220的D/A转换器220的输入值与响应于那些输入值产生的A/D转换器250的相应的输出值的匹配表(方框S330)。控制单元290通过控制模拟编码器模式存储单元260存储与在控制器290的控制下存储在模拟编码器模式存储单元260中的D/A转换器220的相应的输入值相关联的A/D转换器250的输出值，来生成匹配表。下表1是匹配D/A转换器220的输入值(DAC_in)与当使用8位D/A转换器的D/A转换器220时生成的A/D转换器250的相应的输出值(ADC_out)的匹配表的示例。然而，本发明不限于使用8位D/A转换器或使用任何用于表1的特殊配置，并且任何具有适合位数的D/A转换器可被用作D/A转换器220，并且任何适合的配置可用于表1。
表1
 DAC_in     0     1     2     3     4 …     19     20 …
 ADC_out     0     0     0     1     2 …     17     18 …
参照表1，当ADC_DAC校准单元210将“4”输入D/A转换器220时，A/D转换器250输出“2”。当ADC_DAC校准单元210将“20”输入D/A转换器220时，A/D转换器250输出“18”。
控制单元290控制ADC_DAC校准单元210基于匹配表生成校准表(方框S340)。下表2是基于表1的匹配表生成的校准表的示例。然而，本发明不限于使用任何用于表2的特殊配置，并且可使用任何适合的配置。通过在保持存储在匹配表中的输入值(DAC_in)和输出值(ADC_out)之间的匹配的同时，将具有作为校准表的输入值(ADC_out)排列的存储在匹配表中的输出值(ADC_out)和作为校准表的输出值(DAC_in)排列的存储在匹配表中的输入值(DAC_in)的匹配表的拷贝作为校准表来生成校准表。例如，在保持存储在匹配表中的输入值(DAC_in)19和输出值(ADC_out)17之间的匹配的同时，存储在匹配表中的输出值(ADC_out)17被排列为校准表的输入值(ADC_out)17，并且存储在匹配表中的输入值(DAC_in)19被排列为校准表的输出值(DAC_in)19。然而，本发明不限于这种生成校准表的方法，可使用任何合适的方法。
表2
 ADC_out     0     0     0     1     2 …     17     18 …
 DAC_in     0     1     2     3     4 …     19     20 …
根据表2，为了使A/D转换器250输出“2”，ADC_DAC校准单元210必须将“4”输入D/A转换器220。为了使使A/D转换器250输出“18”，ADC_DAC校准单元210必须将“20”输入D/A转换器220。
控制器290确定是否完成校准操作，即，D/A转换器220的输入值是否已被增加到D/A转换器220的最大输入值(方框S350)。如果确定没有完成校准操作(方框S350-N)，则重复方框S310到方框S350。
如果确定已完成校准操作(方框S350-Y)，则在模拟编码设备的初始化和正常操作期间ADC_DAC校准单元210基于校准表将输入值提供给D/A转换器220(方框S360)。
在初始化操作期间，A/D转换器250在多个采样点数字化模拟编码器200的输出以获得存储在模拟编码器模式存储单元260中的模拟编码模式值。假设模拟编码器200的输出是“2”，则A/D转换器250将输出存储在模拟编码器模式存储单元260中的模拟编码模式值“2”。如果在模拟编码设备的正常操作期间从模拟编码器模式存储单元260输出模拟编码模式值“2”，并将其直接输入D/A转换器220，这些已在图1示出的现有技术的模拟编码设备完成，则由于D/A转换器220和A/D转换器250之间的性能差异，D/A转换器220将输出表1所示的模式值“0”，而不是希望的模式值“2”。结果，由比较单元230执行的模拟编码器200的输出和从D/A转换器220输出的模式值之间的比较是错误的，这是因为模式值是“0”，而不是希望的模式值“2”，因此数字编码信号dX和dY的精度降低。
然而，根据本发明，依照示出ADC_out“2”需要DAC_in“4”的表2中示出的校准表，从模拟编码器模式存储单元260输出的模拟编码器模式值“2”被输入到将输入值“4”输入D/A转换器220的ADC_DAC校准单元210。输入值“4”促使D/A转换器220输出正确的模式值“2”。结果，由比较单元230执行的模拟编码器200的输出和从D/A转换器220输出的模式值之间的比较是正确的，这是因为模式值是希望的模式值“2”，因此数字编码信号dX和dY的精度没有降低。
图4示出根据本发明实施例的在基于A/D转换器250的输出校准D/A转换器220的输入之前的数字编码波形。
更具体地讲，图4示出在执行校准操作之前，与从模拟编码器模式存储单元260输出的模拟编码器模式值相应的从D/A转换器220输出的D/A转换器输出波形DacX和DacY与由格雷编码转换器280生成的数字编码波形dX和dY。一个周期的D/A转换器输出波形DacX和DacY被分成16个部分。数字编码波形dX和dY被分成每一部分与D/A转换器输出波形DacX和DacY的两个部分相应的部分。从而，在D/A转换器输出波形DacX和DacY的一个周期，数字编码波形dX和dY有8个部分。在图4的下部，实心黑色条代表数字编码波形dX，条纹条指示数字编码波形dY。每一条纹条的一半与一个实心黑色条的一半重合。细实垂直线代表数字编码波形dX的状态之间的转换，细虚垂直线指示数字编码波形dY的状态之间的转换。生成的数字编码波形dX和dY的精度可由下面的等式1计算：
Figure A20061014704500161
                    等式1
等式1中，“α”表示一个信道的D/A转换器输出波形DacX和DacY之间的最长波形，“a”表示目标D/A转换器输出波形DacX和DacY的长度。这里“a”可被设置为任意值。
在本示例中，假设“a”是74。在图4中，从实垂直线到虚垂直线的长度“α”是114，使用等式1计算的在校准操作之前数字编码波形dX和dY的精度是(114-74)/74*100＝54％。
图5示出根据本发明实施例的在基于A/D转换器250的输出校准D/A转换器220的输入之后的数字编码波形。
更具体地讲，图5示出在执行校准操作之后，与从模拟编码器模式存储单元260输出的模拟编码器模式值相应的从D/A转换器220输出的D/A转换器输出波形DacX和DacY与由格雷编码转换器280生成的数字编码波形dX和dY。这里，如上面图4的示例所示，“a”为74，并且在图5中从虚垂直线到实垂直线的长度“α”为92。因此，根据等式1，在校准操作之后数字编码波形dX和dY的精度是(92-74)/74*100＝24％。
根据本发明实施例，通过基于A/D转换器250的输出校准D/A转换器220的输入，图2示出的根据本发明实施例的模拟编码设备的数字编码波形dX和dY与图1示出的现有技术的模拟编码设备的数字编码波形相比，其精度提高了大约30％
从图2示出的本发明实施例的以上描述可以理解，由于校准D/A转换器220的输入以补偿D/A转换器220和A/D转换器250之间的性能差异，因此比较器240可比较模拟编码器200的输出和正确的模式值，从而提高了数字编码信号dX和dY的精度。
尽管显示和描述了本发明的几个实施例，但是本领域的技术人员应该理解，在不脱离本发明的原理和精神的情况下，可以对本发明的这些实施例进行改变，本发明的范围由权利要求及其等同物所限定。

Claims (17)

1、一种在模拟编码设备中基于A/D转换器的输出校准D/A转换器的输入的方法，所述方法包括：
将所述D/A转换器的输出连接到所述A/D转换器的输入；
在所述D/A转换器的输出连接到所述A/D转换器的输入的同时，将特定范围的顺序增加的输入值输入所述D/A转换器，从而从所述A/D转换器产生相应的输出值；
基于输入所述D/A转换器的特定范围的顺序增加的输入值中的输入值和从所述A/D转换器产生的相应的输出值，生成代表所述D/A转换器的输入值和所述A/D转换器的输出值之间关系的校准表；
断开所述D/A转换器的输出与所述A/D转换器的输入的连接；和
在断开所述D/A转换器的输出与所述A/D转换器的输入的连接的同时，基于所述校准表调整所述D/A转换器的输入值。
2、如权利要求1所述的方法，其中，将被调整的所述D/A转换器的输入值是与现在状态相应的所述A/D转换器的输出值；和
其中，所述调整包括：从所述校准表获得与相应于现在状态的所述A/D转换器的输出值相应的输入值，并将获得的输入值输入所述D/A转换器以替代将被调整的所述D/A转换器的输入值。
3、如权利要求1所述的方法，还包括：生成匹配输入所述D/A转换器的特定范围的顺序增加的输入值中的输入值和从所述A/D转换器产生的相应的输出值的匹配表。
4、如权利要求3所述的方法，其中，所述校准表的生成包括：基于所述匹配表生成所述校准表。
5、一种模拟编码设备，包括：
D/A转换器；
A/D转换器；
多路复用器，选择性地连接或断开D/A转换器的输出与A/D转换器的输入的连接；和
校准单元，
在所述D/A转换器的输出通过多路复用器连接到所述A/D转换器的输入的同时，将特定范围的顺序增加的输入值输入所述D/A转换器，从而从所述A/D转换器产生相应的输出值；
基于输入所述D/A转换器的特定范围的顺序增加的输入值中的输入值和从所述A/D转换器产生的相应的输出值，生成代表所述D/A转换器的输入值和所述A/D转换器的输出值之间关系的校准表；和
在通过多路复用器断开所述D/A转换器的输出与所述A/D转换器的输入的连接的同时，基于所述校准表调整所述D/A转换器的输入值。
6、如权利要求5所述的设备，其中，将被调整的所述D/A转换器的输入值是与现在状态相应的所述A/D转换器的输出值；和
其中，所述校准单元从所述校准表获得与相应于现在状态的所述A/D转换器的输出值相应的输入值，并将获得的输入值输入所述D/A转换器以替代将被调整的所述D/A转换器的输入值。
7、如权利要求5所述的设备，还包括：控制单元，生成匹配输入所述D/A转换器的特定范围的顺序增加的输入值中的输入值和从所述A/D转换器产生的相应的输出值的匹配表。
8、如权利要求7所述的设备，其中，所述校准单元基于所述匹配表生成所述校准表。
9、一种在模拟编码设备中补偿D/A转换器和A/D转换器之间的性能差异的方法，所述设备基于模拟编码器的输出信号的当前值和D/A转换器生成的模拟值的比较生成数字编码信号，其中，所述D/A转换器基于所述A/D转换器在多个采样点采样所述模拟编码器的输出信号的值而预先生成的多个数字值中选择的一个数字值来生成所述模拟值，所述D/A转换器和所述A/D转换器之间的性能差异导致了所述D/A转换器基于多个数字值中的至少某个数字值生成的模拟值不等于在生成多个数字值中的至少某个数字值时由所述A/D转换器采样的模拟编码器信号的相应值，所述方法包括：
检测所述D/A转换器和所述A/D转换器之间的性能差异；和
调整将输入所述D/A转换器的输入值以补偿检测的性能差异。
10、如权利要求9所述的方法，其中，所述性能差异的检测包括：
将所述D/A转换器的输出连接到所述A/D转换器的输入；
在所述D/A转换器的输出连接到所述A/D转换器的输入的同时，将多个输入值输入所述D/A转换器；
将所述多个输入值存储在匹配表中；和
在所述D/A转换器的输出连接到所述A/D转换器的输入的同时，将由所述多个输入值产生的A/D转换器的输出值存储在所述匹配表中，与存储在所述匹配表中的所述多个输入值一一对应，从而所述多个输出值的每一个与相应的产生所述多个输出值中的一个的所述多个输入值中的一个相匹配，其中，匹配输入值的一个和输出值的一个之间的差异表示所述D/A转换器和A/D转换器之间的性能差异。
11、如权利要求10所述的方法，其中，所述多个输入值的输入包括：在所述D/A转换器的输出连接到所述A/D转换器的输入的同时，输入所有可能的所述D/A转换器的输入值。
12、如权利要求11所述的方法，其中，所述所有可能的输入值的输入包括：以从初始输入值0开始，对输入值反复加1直到达到所述D/A转换器的最大输入值的方式顺序输入所有可能的所述D/A转换器的输入值。
13、如权利要求10所述的方法，其中，所述输入值的调整包括：
基于匹配表生成校准表，所述校准表具有存储其中的与多个输出值一一对应匹配的多个输入值，从而在所述D/A转换器的输出连接到所述A/D转换器的输入的同时，当所述多个输出值中的一个被输入所述D/A转换器时，所述多个输入值的每一个与将在所述A/D转换器的输出产生所述多个输入值中的一个的所述多个输出值中的相应的一个匹配；
断开所述D/A转换器的输出与所述A/D转换器的输入的连接；
选择由所述A/D转换器预先生成的多个数字值中的一个作为将被输入到所述D/A转换器的输入值；
在所述校准表中查找与将被输入所述D/A转换器的输入值相等的输入值；
输出在所述校准表中与查找到的输入值匹配的输出值；和
在断开所述D/A转换器的输出与所述A/D转换器的输入的连接的同时，将从所述校准表输出的输出值输入所述D/A转换器，来作为调整的输入值替换将被输入所述D/A转换器输入值以补偿所述检测的差异。
14、如权利要求13所述的方法，其中，所述校准表的生成包括：在保持存储在所述匹配表中的输入值和输出值之间的匹配的同时，生成具有作为所述校准表的输入值排列的存储在所述匹配表中的输出值和作为所述校准表的输出值排列的存储在所述匹配表中的输入值的匹配表的拷贝来生成所述校准表。
15、如权利要求13所述的方法，其中，由所述D/A转换器预先生成的多个数字值被存储在模拟编码器模式存储单元中，其中，所述多个数字值由分别对应于多个采样点的所述模拟编码器的输出信号的多个状态分别索引；
其中，所述模拟编码设备生成所述模拟编码器的输出信号的现在估计状态；和
其中，所述多个数字值中的一个的选择包括：
在所述模拟编码器模式存储单元查找由与所述模拟编码器的输出信号的现在估计状态相同的所述模拟编码器的输出信号的状态索引的数字值；和
将找到的数字值输出为将被输入所述D/A转换器的输入值。
16、如权利要求15所述的方法，还包括：
比较所述模拟编码器的输出信号的当前值和所述D/A转换器从所述校准表输出的输入值生成的模拟值；
基于比较的结果生成状态改变信息；
基于所述状态改变信息和所述模拟编码器的输出信号的现在估计状态，生成所述模拟编码器的输出信号的下一估计状态；
将所述模拟编码器的输出信号的下一估计状态锁存为所述模拟编码器的输出信号的新的现在估计状态；和
基于所述模拟编码器的输出信号的新的现在估计状态生成数字编码信号。
17、如权利要求16所述的方法，其中，所述数字编码信号是格雷编码的数字编码信号。
CNA2006101470457A 2005-11-11 2006-11-13 校准d/a转换器的输入的方法和模拟编码设备 Pending CN1964196A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050108118A KR100777456B1 (ko) 2005-11-11 2005-11-11 Ｄ／ａ 컨버터와 ａ／ｄ 컨버터 간 출력 교정방법 및 그아날로그 인코딩 장치
KR1020050108118 2005-11-11

Publications (1)

Publication Number Publication Date
CN1964196A true CN1964196A (zh) 2007-05-16

Family

ID=38040227

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101470457A Pending CN1964196A (zh) 2005-11-11 2006-11-13 校准d/a转换器的输入的方法和模拟编码设备

Country Status (3)

Country Link
US (1) US7382299B2 (zh)
KR (1) KR100777456B1 (zh)
CN (1) CN1964196A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102639964A (zh) * 2009-12-04 2012-08-15 本田技研工业株式会社 旋转变压器数字转换器
CN105698825A (zh) * 2016-01-15 2016-06-22 中工科安科技有限公司 一种磁阻式旋转变压器的信号处理装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090322938A1 (en) * 2008-06-27 2009-12-31 Yang-Hung Shih Method and related image processing apparatus utilized for combining color look-up table and video dac calibration mapping table
US10812558B1 (en) * 2016-06-27 2020-10-20 Amazon Technologies, Inc. Controller to synchronize encoding of streaming content
US10652625B1 (en) 2016-06-27 2020-05-12 Amazon Technologies, Inc. Synchronization of multiple encoders for streaming content
US10652292B1 (en) 2016-06-28 2020-05-12 Amazon Technologies, Inc. Synchronization of multiple encoders for streaming content

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3976869A (en) * 1974-09-27 1976-08-24 The Singer Company Solid state resolver coordinate converter unit
US4222107A (en) * 1979-01-22 1980-09-09 Burr-Brown Research Corporation Method and apparatus for automatically calibrating a digital to analog converter
US4612533A (en) * 1985-06-12 1986-09-16 The United States Of America As Represented By The Secretary Of The Air Force Harmonic distortion reduction technique for data acquistion
US5248970A (en) * 1991-11-08 1993-09-28 Crystal Semiconductor Corp. Offset calibration of a dac using a calibrated adc
US5287108A (en) * 1992-07-02 1994-02-15 National Semiconductor Corporation Multistep analog-to-digital converter with successive approximation register circuit for least significant bit resolution
FR2697955B1 (fr) * 1992-11-06 1994-12-09 Thomson Csf Procédé et dispositif de conversion analogique numérique à auto-calibration.
JPH11295942A (ja) * 1998-04-09 1999-10-29 Canon Inc 画像形成装置
JP2002217730A (ja) 2001-01-22 2002-08-02 Toyo Commun Equip Co Ltd 直流オフセット電圧補償回路
JP2002314417A (ja) 2001-04-16 2002-10-25 Rion Co Ltd 出力用増幅回路の出力誤差低減方法
JP2002368614A (ja) 2001-06-08 2002-12-20 Yaskawa Electric Corp Ａ／ｄ変換器及びｄ／ａ変換器の変換誤差の補正方法
US6646581B1 (en) * 2002-02-28 2003-11-11 Silicon Laboratories, Inc. Digital-to-analog converter circuit incorporating hybrid sigma-delta modulator circuit
US7102317B2 (en) * 2004-01-20 2006-09-05 Samsung Electronics Co., Ltd. Method and apparatus to process an analog encoder signal

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102639964A (zh) * 2009-12-04 2012-08-15 本田技研工业株式会社 旋转变压器数字转换器
CN102639964B (zh) * 2009-12-04 2014-11-05 本田技研工业株式会社 旋转变压器数字转换器
CN105698825A (zh) * 2016-01-15 2016-06-22 中工科安科技有限公司 一种磁阻式旋转变压器的信号处理装置
CN105698825B (zh) * 2016-01-15 2017-10-27 中工科安科技有限公司 一种磁阻式旋转变压器的信号处理装置

Also Published As

Publication number Publication date
US20070109162A1 (en) 2007-05-17
KR100777456B1 (ko) 2007-11-21
US7382299B2 (en) 2008-06-03
KR20070050654A (ko) 2007-05-16

Similar Documents

Publication Publication Date Title
CN102171931B (zh) 数据转换电路及其方法
CN1964196A (zh) 校准d/a转换器的输入的方法和模拟编码设备
CN101595643B (zh) 数字模拟转换器和用于校准该数字模拟转换器的方法
CN1131593C (zh) 校准模数变换器的方法以及校准设备
CN102075188B (zh) 一种dac数字静态校准电路
CN102647187B (zh) Adc校准装置
CN101322313A (zh) 包含校正数模转换器的数字校正连续逼近例程转换器
US10581443B2 (en) Method and apparatus for offset correction in SAR ADC with reduced capacitor array DAC
CN102970038B (zh) 校正电容不匹配的逐渐逼近模拟至数字转换器及其方法
CN107046424A (zh) 具有双转换的adc后台校准
CN103199861A (zh) 时间交错式模数转换器及其离线增益校准方法
KR100261057B1 (ko) 정확도 부스트래핑
CN1625840A (zh) 用于校准数模转换器的方法和数模转换器
CN102177657A (zh) 具有减小的功率损失的流水线转换器的基于相关度背景校准
US7659845B2 (en) Analog-to-digital converter with capacitor array
CN102427368A (zh) 一种高速的逐次逼近寄存器模数转换器
CN205179023U (zh) 一种sar-a/d变换器
CN100479328C (zh) 用于数字到模拟以及模拟到数字转换器的数字补偿的系统和方法
CN113037287A (zh) 一种高精度逐次逼近性模数转换器的后台校准方法及系统
CN107248864B (zh) 基于权重校准的高精度模数转换器及转换方法
CN1411629A (zh) 改进的电流控制数/模变换
US20070124014A1 (en) Apparatus and method for processing analog encoder signals
CN114650055B (zh) 含校准电路的自适应增量调制模拟数字转换器及校准方法
CN116155285A (zh) 一种基于数字域编码重映射的数模转换器校准方法
CN100542041C (zh) 多比特数模转换器及其校准方法,具有多比特数模转换器的转换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070516