CN1947192A - 对信号进行编码和解码的调制码系统及方法 - Google Patents

对信号进行编码和解码的调制码系统及方法 Download PDF

Info

Publication number
CN1947192A
CN1947192A CNA2005800121537A CN200580012153A CN1947192A CN 1947192 A CN1947192 A CN 1947192A CN A2005800121537 A CNA2005800121537 A CN A2005800121537A CN 200580012153 A CN200580012153 A CN 200580012153A CN 1947192 A CN1947192 A CN 1947192A
Authority
CN
China
Prior art keywords
signal
demoder
scrambler
modulation code
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800121537A
Other languages
English (en)
Inventor
H·D·L·霍尔曼
J·W·M·伯格曼斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1947192A publication Critical patent/CN1947192A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

本发明涉及用于数据传输或数据存储中对信号进行编码和解码的调制码系统和方法。该系统包括用于在通过通道(300)发送原始信号s之前，把该信号s转换成满足预定义的第二约束条件的编码信号c的编码器(100)。该调制码系统还包括用于在还原编码信号c后将其解码成原始信号s的解码器(200)。本发明的目的是改进已知的调制码系统和方法，以使得它们需要较小的硬件。根据本发明，为实现本目的，该编码器(100)包括用于把原始信号s转换成满足预定义的第一约束条件的中间信号t的调制码编码器(110)和用于把中间信号t转换为编码信号c的转换器编码器(120)。为实现本目的，该解码器(200)包括用于把编码信号c重新转换成所述中间信号t的转换器解码器(220)和用于把所述中间信号t解码成所述原始信号s的调制码解码器(210)。

Description

对信号进行编码和解码的调制码系统及方法
技术领域
本发明涉及如图4所示的调制码系统，包括编码器100，该编码器用于在经通道300传送信号或者将信号存储在记录介质(未示出)上之前把原始信号s变换成满足预定义的第二约束条件的编码信号c。该调制码系统此外还包括解码器200，该解码器用于在还原或接收之后将编码信号c解码回原始信号s。本发明此外还涉及解码器、编码器、信号和记录载体。而且，本发明还涉及编码和解码的方法。
背景技术
本领域中公知的这样的调制码系统主要用在数据传输系统或数据存储系统中。
本发明此外还涉及操作编码器100和解码器200的已知方法。
在下文中，将提到满足不同约束条件的不同信号。这些约束条件一般来说不是简单的就是复杂的。满足简单约束条件的信号是例如受(0，k)约束的信号，这种信号是连续0的数目至多为k+1的二进制信号。然而，满足复杂约束条件的信号是游程长度(run length)约束条件服从更加复杂的模式的信号，象例如表1中所列出的抗啸声(anti-whistle)模式的过渡模式。
传统上，调制码系统的编码器和解码器采用专门的调制方法，例如，枚举编码方法或者积分加扰方法。枚举编码方法可例如从K.A.SImmink所著的“A practical method for approaching the channelcapacity of constrained channels”(IEEETrans.Inform.Theory，vol.IT-43，no.5，第1389-1399页，1997年9月)中获知。积分加扰方法可例如从K.A.S Immink所著的“Codes formass data storage systems”，Shannon Foundation Publishers，TheNetherlands，1999中获知。
诸如(d，k)码和(d，k)-RLL码之类的调制码在数字传输和存储系统中得到了广泛采用。调制码由用于把源位的任意序列转换为满足某些约束条件的序列的编码器和用于从受约束的序列中还原出原始源的解码器构成。如果二进制序列中的任意2个连续的1是由至少d个并且至多k个0隔开的，那么就称这个二进制序列是受(d，k)约束的；如果最大和最小游程长度分别为至少d+1和至多k+1，那么就称是受(d，k)-RLL约束的。利用受约束序列使得数据接收机能够提取用于例如定时还原、增益控制或均衡自适应的控制信息。
许多现代的数据接收机采用自适应均衡或带宽控制。在某些CD或DVD系统中，二维自适应均衡不仅用于抵御沿着轨迹的符号间干扰，而且还用于抵御轨迹间的干扰(串扰消除)。而且，在某些数据接收机中，唯一的自适应部分是用于斜率控制的电路。为了使这些系统正常运行，接收信号的频率分量必须遵从某些约束条件，其限制了某些(周期的)数据模式的最大(游程)长度，反过来，这些约束条件也决定了数据序列的用途。一个典型的例子是已经在实际的系统中得到使用的所提到的关于周期1或2的数据模式的约束条件(k1-和k2-约束条件)。具有特定长度的周期性数据模式将造成具有相应频率的啸声。接收系统中的已知问题是，接收信号中的啸声对例如接收机中的PLL或增益控制的功能有负面影响，因此对传输数据的重构有负面影响。因此，需要产生不会产生对传输数据的重构有负面影响的序列的数据序列。
在下文中，将会给出一些定义来加深对本技术领域的理解。
如果序列不包括模式为p、长度为k的游程，那么该序列是受(k；p)模式约束的。所要给定的是模式p＝(p0p1…pe-1pe)，将其解释为代表周期为e的周期性序列…p0，p1，…，pe-1，pe，p0，p1，…，pe-1…。如果一个序列对于所有的i都是是受(ki，p(i))约束的，则该序列是受(k；P)模式约束的，其中k＝(k1，…，ki)，它是正整数k的序列，并且P＝，p(1)，…，p(i)是周期性模式的序列。如果对于某一k，序列是受(k；P)模式约束的，则该序列是受P模式约束的。
受k约束的序列是连续0的数目至多为k的二进制序列。对于模式p＝(0)而言，这些序列是精确地受(k；p)约束的序列。
受k-RLL约束序列是具有取自{-1，1}的符号的序列，因此是二进制序列，其中各个符号的最大游程为至多为k+1。在k＝k+1、P＝(-1)，(1)的情况下，这些序列是精确地受(k；P)模式约束的序列。
受抗啸声约束的序列是在范围从dc到奈奎斯特频率的通带内具有仅仅一个频率分量的模式。表1披露了一些抗啸声模式和相应的索引号。抗啸声变换模式经对抗啸声模式的一次积分/微分而得到。
  索引   抗啸声模式   周期抗啸声模式   抗啸声变换模式   周期抗啸声变换模式
  124a4b36   00100110111011000111   124436   01010011011001   112433
表1：抗啸声变换模式
这些已知的编码/解码方法能够实现原始信号s向满足第二约束条件的信号c的转换以及还原，这一转换通常是以接近1的调制码比率进行的。调制码的比率是指出每源符号的编码信号平均数的数值：例如，1/2编码比率的编码器为各个源符号产生(平均地)两个编码符号。
在这样的已知的调制码系统中，为了能够实现高速操作，至少解码器通常是以硬件实现的。不过，不利的是，上面提到的调制码方法的硬件实现方案需要相当多的硬件，例如用于存储所需要的表。在已知的调制编码器中，输入字与相应的输出字之间的关系是唯一定义的。
发明内容
本发明涉及的调制码系统如图4所示，该系统包括编码器100，用于在通过通道300发送原始信号s或将其存储在记录介质上之前，把该原始信号s转换成满足预定义的第二约束条件的编码信号c。该调制码系统还包括解码器200，用于在还原或接收编码信号c后将其解码成原始信号s。
在技术上已知的、这样的调制码系统主要用于数据传输系统或数据存储系统。
从现有技术出发，本发明的目的是改进已知的调制码系统和已知的操作所述调制码系统的编码器和解码器的方法，以使得它们需要较小的硬件。
本目的通过装置权利要求1，2和9的主题来实现。
更具体地，本目的通过包括用于把原始信号s转换成满足预定义的第一约束条件的中间信号t的调制码编码器和用于把中间信号t转换成编码信号c的转换器编码器的编码器实现。
第一约束条件一般而言比第二约束条件更简单、与之相等或比其更复杂。然而，在优选实施方式中，第一约束条件比第二约束条件更简单。
本目的还通过包括用于把编码信号c重新转换回所述的中间信号t的转换器解码器和用于把中间信号t解码成所述原始信号s的调制码解码器的解码器来实现。
根据本发明的调制码编码器和调制码解码器不必实现任何特殊的要求，因此可以使用任何适当的编码器或解码器。
不过，通过把编码器设计成调制码编码器与转换器编码器的串联连接和把解码器设计成转换器解码器与调制器解码器的串联连接的形式，有利地、显著地减少了编码器和解码器对硬件的需求。
权利要求6给出了简单转换器编码器设计的优选实施方式，权利要求11给出了简单转换器解码器设计的优选实施方式。
从属权利要求给出了调制码系统、编码器或解码器的其它优选实施方式。术语速率-1转换器指的是具有调制码比率等于1的转换器，例如99至100编码器。
本发明的上述目的还可通过权利要求8和16中编码方法和解码方法来实现。这些方法的优点与上述讨论的编码器和解码器的优点相应。
权利要求16给出解码方法的优选实施方式。
附图说明
本说明书附有4幅图，其中
图1显示按照本发明的调制码系统；
图2显示按照本发明的转换器编码器的实施方式；
图3显示按照本发明的转换器解码器的实施方式；
图4显示技术上已知的调制码系统。
具体实施方式
将参照图1-3介绍本发明的几种实施方式。
图1示出了按照本发明的调制码系统的最佳实施方式。该系统包括编码解码器100，最好该编码器100的调制码比率接近或等于1。编码器100包括调制码编码器110，该调制码编码器110用于把原始信号s转换成满足预定义的第一约束条件的中间信号t。第一约束条件可以例如是简单约束条件；在这种情况下，该信号是例如上面解释说明的受(0，k)约束的信号。中间信号t可以被锁存在第一存储器(未示出)中。
编码器100还包括串联在调制码编码器110之后、用于把中间信号t变换成编码信号c的转换器编码器120。随后将编码信号c例如通过通道300进行发送或将其存储在记录介质(未示出)上。记录介质可以是任何种类的存储介质，比如，光学记录载体(CD，DVD)或硬件驱动器。
在通过所述通道300传输后、或从所述记录介质还原后，在解码器200中对编码信号c进行解码，以还原出原始信号s。为了实现这一还原，解码器200包括用于把编码信号c重新转换为中间信号t的转换器解码器220。在解码器中的中间信号可以由第二存储器(未示出)锁存。解码器200还包括串联在转换器解码器200之后的调制码解码器210，用于接收从所述转换器解码器输出的所述中间信号t并把中间信号t解码成原始信号s。
在下面的按照图2的转换器编码器和按照图3的转换器解码器的详细介绍中，假设信号s，t和c分别为位sj，tj和cj的序列，其中参数j代表信号或序列的时钟。
图2表示了转换器编码器120的优选实施方式。该转换器编码器包括定义了用从连续编码信号c选择和输出预定义数量的m+1个位cj-cj-m的移位寄存器121。为了定义所述窗口，移位寄存器121包括m个延时元件D的串联连接，这些延时元件的输出分别代表了位cj-1-cj-m。将信号c的位cj输入到所述串联连接中的所述延时元件D的第一个中，并且还从移位寄存器121中输出。转换器编码器120此外还包括计算逻辑122，用于并行接收由所述移位寄存器输出的m+1位序列cj-cj-m，并且用于将所述序列逻辑合并为逻辑输出值。该逻辑合并是按照预先定义的数学函数F(cj，…，cj-m)来完成的。该转换器编码器120此外还包括逻辑XOR门123，用于将所接收的中间信号t的位tj与由所述计算逻辑122输出的所述逻辑输出值进行XOR合并，以便产生所述编码信号c的所述位cj。转换器编码器120可以用硬件以及软件实现。
图3表示转换器解码器220的优选实施方式。该转换器解码器包括定义窗口的移位寄存器221，该窗口用于从所接收的还原出来的连续编码信号c中选择预定数量的k+1个位cj-cj-k并且用于将所述所选择的k+1个位cj-cj-k并行地输出给解码逻辑222，其中，解码逻辑222也是所述转换器解码器220的一部分。为了定义上述窗口，移位寄存器221包括m个延时元件D的串联连接，这些延时元件的输出分别代表了位cj-1-cj-k。将信号c的位cj输入到所述串联连接中的延时元件D的第一个中，并还会从移位寄存器221中输出出来。解码逻辑222用于接收从所述移位寄存器221中输出的所述k+1个并行位并且对这些位进行逻辑合并，以便还原该中间信号t的位tj。为所述转换器解码器220最好用硬件实现，以便能够实现高速运行。因图3所示的专用硬件设计之故，转换器解码器220也称为是滑动块解码器。转换器解码器220执行与所述转换器编码器120相反的操作。
必须再次指出，设计按照本发明的编码器100和解码器200所需的工作量，远少于将本领域中公知的调制码方法改造成符合新的第二约束条件所需要的工作量。
在下文中，将根据后面跟着具体实例描述的转换器编码器的设计方案给出数学方面的讨论。更具体地说，以下考虑都是针对任何比率为1、有限状态的转换器编码器120做出的，它是可滑动块解码的。该讨论局限于滑动块解码器基于简单块映射从而不考虑可逆性问题的情况。
令P是模式的集合。这里，模式是序列p＝(p0…pe-1)，它代表周期为e的周期信号。如果信号c与p一样具有至多k个连续符号，就是说，在0，…，e-1中不存在整数n和d使得cn+j＝pd+j成立，其中j＝0，…，k，那么我们说信号c满足(k，p)模式约束条件。(在此，p的下标看作是e的模。)
更一般地讲，如果对于P中的各个p，对于某一个k，信号c是受(k，p)约束的，那么称信号c是受P模式约束的。
更具体地，下面将考虑由给定的简单受k约束码设计复杂受P模式约束的调制码的问题。为了解决这个问题，需要构造消去(映射到0)P中各个模式的简单块映射φ。块映射是映射φ：Fw→E，这种映射将某一固定的有限符号集(alphabet)F中的符号的w元组映射成第二符号集E中的符号。通过令Xn＝φ(yn-w+1，…，yn)，这样的块映射φ定义了从F上的序列x到E上的序列y的映射。如果对于F上的所有的a＝(a1，…，aw-1)，由fa(x)＝φ(a1，…，aw-1，x)定义的映射fa：F→E成立，就是说，对于E中的各个y，在F中都存在一个x，使得fa(x)＝y，那么就将块映射φ：Fw→E称为是简单的。简单块映射总是可逆的。在下文中假设所有的符号都是二进制符号。假设滑动块编码器的窗口大小为m+1，从而对于P中的各个模式p＝(p0…pe-1)以及各个d，窗口内容w0，…，wm应该被映射到0，其中wi＝pi+d mod e。因为块映射必须简单，所以要求两个窗口内容w＝w0，…wm-1，wm和w’＝w0，…wm-1，w’m(wm≠w’m)映射到不同的位。如果上述两个要求都被满足，那么对于各个模式p，链接码将遵守(k+m，p)模式约束条件。为获得具有变化严格(severity)的模式约束条件，此外仅仅窗口内容的下标必须强迫该窗口内容被映射到0。所以设计块映射，必须规定下标的集合W，从而各个具有包含在集合W中的下标的窗口内容都被映射到0。综上所述，集合W具有如下性质：
●集合W不能包括两个字w＝wd…w0和w’＝w’e…w’0，其中当j＝0，…，min(d，e)时，wj＝w’j。
●对于P中的每一个模式p＝(p0…pe-1)以及每个d(0≤d＜e)，左无限字p[d]：＝…p0…pe-1 p0…pe-1 p0…pd具有包含在W中的下标。
那么，如果m是在W中的字的最大长度，则窗口大小为m的块映射φ是通过要求只要字x＝x0…xm-1具有W中的下标就有φ(x0…xm-1)＝0来部分地规定的。第一个条件确保集合W是最小的(W中没有一字是W中的另一个字的下标)以及部分定义的块映射可以扩展成一个简单块映射；第二个条件确保P中模式p的长度为k+m+1的各个游程由滑动块解码器映射成长度至少为k+1的零游程。
为了针对模式的给定集合P建立最小下标列表W(P)，处理过程如下进行。对于P中的各个模式p＝p0…pe-1以及各个位移d(0≤d＜e)，考虑左无限字p[d]。假设w’(p，d)是p[d]的最短下标，并且它不是这一类型的另一个左无限字的下标。从而字w(p，d)：＝w’(p，d)pd被包含在下标列表W(P)中。如果W是P的另一个有效的下标列表，那么由集合W强迫映射到0的各个窗口内容也会由集合W(P)强迫映射到0，从这种意义上讲，不难看出，结果得到的下标列表W(P)是最小的。
下面将用例子来说明上述情况。
在该例子中，将考虑针对表1中列出的抗啸声模式的变换模式进行的受模式约束的代码的设计。对于这些模式中的各个模式，表2列出了序列p[d]、最小下标w(p，d)、下一位和要包含在列表W(P)中的结果得到的下标w(p，d)。
假设W表示表2中最后一列的所有字的集合，并且此外还假设W*表示所有字w0…，wr-2，w”r-1的集合，其中字w0…，wr-2，wr-1在W中(给定二进制符号x，互补符号1-x用x”表示。)
  序列p[d]   最小下标   下一位   结果得到的下标
  ..0   000   0   0000
  ..1   111   1   1111
  ...01...10   01011010   01   0101010101
  ...0011...1001...1100...0110   001111001110000110   0110   0011011001111001001100
  ...100...010...001   0100001001001   100   0100100100010010
  ...011...101...110   1011110110110   011   1011011011101101
表2：抗啸声变换模式及下标
注意：这个构造确保W和W*是不相交的。如果将φ：{0，1}6→{0，1}设计成使得φ把具有包含在W中的下标的任意6-位字和具有包含在W*中的下标的任意6-位字映射为1，那么φ能被扩展为简单块映射；而且，每个这样的扩展产生比率为1的、有限状态、可编码的、可滑动块解码的码，并且当与受k约束的码连接时，将产生受模式约束的码，其中不同的抗啸声变换模式p的游程被限制为表3所列出的值kp。
  抗啸声模式p   kp
  (0)(1)(01)(1100)(011)(100)   K+3K+3K+4K+5K+5K+5
表3：抗啸声变换模式的最大游程长度
虽然本发明是参照本发明最佳实施方式描述的，但应当看到，这些是非限制性的例子，因此，本领域技术人员可看到各种修正，而不背离由权利要求规定的、本发明的范围。
动词“包括”和它的变形的使用并不排除存在有不同于权利要求中列出的那些单元或步骤。在单元前面的单字“一”和“一个”不排除存在多个这样的单元。在权利要求中，被放置在括号之间的任何附图标记不应被看作为限制权利要求的范围。本发明可以借助于硬件和软件来实施，几个“装置”可以由一个硬件项目来代表。而且，本发明在于每个新颖的特性或特性的组合。

Claims (17)

1.调制码系统，包括：
编码器(100)，用于在通过通道(300)发送原始信号s或将其存储在记录介质上之前，把该原始信号s转换成满足预定义的第二约束条件的编码信号c；以及
解码器(200)，用于在还原该编码信号c后将其解码回原始信号s；
其中，
该编码器(100)包括用于把原始信号s转换成满足预定义的第一约束条件的中间信号t的调制码编码器(110)，和用于把中间信号t转换成编码信号c的转换器编码器(120)；以及
解码器(200)包括用于把编码信号c重新转换成所述中间信号t的转换器解码器(220)，和用于把所述中间信号t解码成所述原始信号s的调制码解码器(210)。
2.一种作为如权利要求1中所述系统的一部分的编码器(100)，包括：
调制码编码器(110)，用于把原始信号s转换成满足所述预定义的第一约束条件的中间信号t，以及
转换器编码器(120)，用于把中间信号t转换成编码信号c。
3.如权利要求2的编码器(100)，其中，调制码编码器(110)是(0，k)-编码器。
4.如权利要求2的编码器(100)，其中，该编码器具有接近于1的调制码比率。
5.如权利要求4的编码器(100)，其中，编码器(120)具有接近或等于1的调制码比率。
6.如权利要求2的编码器(100)，其中，转换器编码器(120)包括
移位寄存器(121)，用于定义窗口，该窗口用于从连续编码信号c中选择预定义数量的m+1个位cj-cj-m并且用于并行地输出所述选择的m+1个位cj-cj-m；
计算逻辑(122)，用于将所接收的由所述移位寄存器(121)输出的(m+1)个并行的位cj-cj-m逻辑合并成逻辑输出值；以及
逻辑XOR门(123)，用于对所接收的中间信号t的位tj与所述逻辑输出值进行XOR合并，从而产生所述编码信号c的位cj。
7.如权利要求2的编码器(100)，其中，转换器编码器(120)用硬件或软件实现。
8.一种把原始信号s转换成满足预定义的第二约束条件的编码信号c的编码方法，其特征在于以下步骤：
把原始信号s转换成满足预定义的第一约束条件的中间信号t；以及
把该中间信号t转换成满足所述第二约束条件的编码信号c。
9.一种作为如权利要求1所述的系统的一部分的解码器(200)，其特征在于：
用于把编码信号c重新转换成所述中间信号t的转换器解码器(220)；以及用于把所述中间信号t解码成所述原始信号c的调制码解码器(210)。
10.如权利要求9的解码器(200)，其中，转换器解码器(220)是滑动块解码器。
11.如权利要求9的解码器(200)，其中，转换器解码器(220)包括
移位寄存器(221)，用于定义窗口，该窗口用于从接收的还原出来的连续编码信号c中选择预定义数量的k+1个位cj-cj-k并且用于并行地输出所述的所选择的k+1个位cj-cj-k；以及
解码逻辑(222)，用于接收并逻辑组合来自所述还原出来的编码信号c的所述并行位cj-cj-k以还原出所述中间信号t的位tj。
12.如权利要求9的解码器(200)，其中，调制码解码器(220)是(0，k)解码器。
13.如权利要求9的解码器(200)，其中，解码器(200)具有接近于1的调制码比率。
14.如权利要求13的解码器(200)，其中，转换器解码器(220)具有接近或等于1的调制码比率。
15.如权利要求9的解码器(200)，其中，转换器解码器(220)用硬件或软件实现。
16.一种把满足预定义的第二约束条件的还原出来的编码信号c解码成原始信号s的解码方法，其特征在于以下步骤：
把还原出来的编码信号c重新转换成满足预定义的第一约束条件的中间信号t；以及
把中间信号t解码成原始信号s。
17.如权利要求16的解码方法，其中，重新转换编码信号的步骤包括：
a)确定在还原出来的编码信号c中必须考虑的连续位cj的数目k，以检测在依照所述第二约束条件的编码信号中被禁用的所有特定模式；
b)将窗口大小定义为k+1；
c)确定逻辑，以使其在窗口内的编码信号c的k+1个位cj-cj-m代表禁用模式的情况下，将窗口内的编码信号c的k+1个位cj-cj-m转换成与编码信号c中k+2位置处的位的值相应的位值。
CNA2005800121537A 2004-04-09 2005-04-01 对信号进行编码和解码的调制码系统及方法 Pending CN1947192A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04101472 2004-04-09
EP04101472.1 2004-04-09

Publications (1)

Publication Number Publication Date
CN1947192A true CN1947192A (zh) 2007-04-11

Family

ID=34963832

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800121537A Pending CN1947192A (zh) 2004-04-09 2005-04-01 对信号进行编码和解码的调制码系统及方法

Country Status (5)

Country Link
US (1) US20070182597A1 (zh)
EP (1) EP1738362A1 (zh)
JP (1) JP2007533053A (zh)
CN (1) CN1947192A (zh)
WO (1) WO2005098851A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102769508A (zh) * 2011-05-06 2012-11-07 承景科技股份有限公司 可靠度提高装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101221670B1 (ko) 2009-11-24 2013-01-14 한국전자통신연구원 병렬 구조를 갖는 트랜스 포트 채널 인코더
GB2506159A (en) * 2012-09-24 2014-03-26 Ibm 2 Stage RLL coding, standard coding with global/interleave constraints, then sliding window substitution with sequences having different constraints

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047767A (en) * 1990-05-21 1991-09-10 Eastman Kodak Company Apparatus utilizing a four state encoder for encoding and decoding A sliding block (1,7) code
US6018304A (en) * 1997-12-18 2000-01-25 Texas Instruments Incorporated Method and apparatus for high-rate n/n+1 low-complexity modulation codes with adjustable codeword length and error control capability
EP1430606A2 (en) * 2001-09-05 2004-06-23 Koninklijke Philips Electronics N.V. Modulation code system and methods of encoding and decoding a signal by multiple integration

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102769508A (zh) * 2011-05-06 2012-11-07 承景科技股份有限公司 可靠度提高装置

Also Published As

Publication number Publication date
WO2005098851A1 (en) 2005-10-20
JP2007533053A (ja) 2007-11-15
US20070182597A1 (en) 2007-08-09
EP1738362A1 (en) 2007-01-03

Similar Documents

Publication Publication Date Title
CN1383617A (zh) 在具有链接纠错码的磁性记录通道中不平衡保护编码的方法和设备
CN110932736B (zh) 一种基于Raptor码及四进制RS码的DNA信息存储方法
JP2002509680A (ja) 積符号の反復復号化
CN110311755B (zh) 一种利用线性分组码传输额外信息的方法
US8230314B1 (en) Universal parity decoder
CN1252906A (zh) 用于n位源字与相应的m位信道字之间相互编码/解码的设备
CN114337933A (zh) 基于scma的高速可见光通信系统及自适应编解码方法
CN1947192A (zh) 对信号进行编码和解码的调制码系统及方法
CN1396712A (zh) 调制和解调方法与装置、信息传输方法和装置及记录介质
CN1289480A (zh) 游程受限制的数字信息信号的产生
CN1529416A (zh) 调制方法与装置，解调方法与装置，传输方法与传输装置
CN1249057A (zh) 把n比特源字编码成为相应的m比特信道字的装置和把m比特信道字译码成为相应的n比特源字的装置
CN1465136A (zh) 将数据字序列转换成调制信号的方法
CN112910474B (zh) 一种基于多维耦合的拉链码编码方法
CN1549267A (zh) 使用降低复杂度的码表的解调装置和方法
CN111726123B (zh) 适用于交织多址接入系统的无速率多用户编码方法
CN102244521A (zh) 一种归零Turbo码编码参数的盲识别方法
CN1383659A (zh) 用于把n比特源字编码或解码成为相应的m比特信道字或反之的设备
CN115733606A (zh) 用于对数据进行编码和解码的方法以及转换编码器
US7084789B2 (en) DC-free code having limited error propagation and limited complexity
KR20040033022A (ko) 변조 코드 시스템 및 다수의 적분에 의해 신호를 인코딩및 디코딩하는 방법
CN1947197A (zh) 对信号进行编码和解码的调制码系统和方法
Thayananthan et al. Trellis coding based on RLLPUM codes for RFID reader-to-tag channel
CN113556211B (zh) 一种基于极化码的异步多级比特交织编码调制方法
CN1467917A (zh) 用于信号解调的装置和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication