CN1947197A - 对信号进行编码和解码的调制码系统和方法 - Google Patents

Abstract

本发明涉及调制码系统及其相应的调制方法。所述调制系统包括用于把原始信号(s)转换成满足预定义的第二约束条件的编码信号(c)的编码器(100)。所述调制码系统还包括用于在还原编码信号(c)后将其解码回原始信号(s)的解码器(200)。本发明的目的是改进已知的调制码系统和方法，以减少硬件的数量。通过设计编码器(100)来达到本目的，该编码器(100)包括调制码编码器(110)和用于对由所述调制码编码器(110)输出并满足预定义的第一约束条件的中间信号(t)进行滤波的转换器编码器(120)的串联连接，从而产生编码器输出信号(c)。该解码器(200)包括转换器解码器(220)和调制码解码器(210)的串联连接。

Description

对信号进行编码和解码的调制码系统和方法

技术领域

本发明涉及如图6所示的调制码系统，包括编码器100，该编码器用于在经通道300传送信号或者将信号存储在记录介质(未示出)上之前把原始信号s变换成满足预定义的第二约束条件的编码信号c。该调制码系统此外还包括解码器200，该解码器用于在还原或接收之后将编码信号c解码回原始信号s。本发明此外还涉及解码器、编码器、信号和记录载体。而且，本发明还涉及编码和解码的方法。

背景技术

本领域中公知的这样的调制码系统主要用在数据传输系统或数据存储系统中。

本发明此外还涉及操作编码器100和解码器200的已知方法。

在下文中，将提到满足不同约束条件的不同信号。这些约束条件一般来说不是简单的就是复杂的。满足简单约束条件的信号是例如受(0，k)约束的信号，这种信号是连续0的数目至多为k+1的二进制信号。然而，满足复杂约束条件的信号是游程长度(run length)约束条件服从更加复杂的模式的信号，象例如表1中所列出的抗啸声(anti-whistle)模式的过渡模式。

传统上，调制码系统的编码器和解码器采用专门的调制方法，例如，枚举编码方法或者积分加扰方法。枚举编码方法可例如从K.A.SImmink所著的“A practical method for approaching the channelcapacity of constrained channels”(IEEETrans.Inform.Theory，vol.IT-43，no.5，第1389-1399页，1997年9月)中获知。积分加扰方法可例如从K.A.S Immink所著的“Codes formass data storage systems”，Shannon Foundation Publishers，TheNetherlands，1999中获知。

诸如(d，k)码和(d，k)-RLL码之类的调制码在数字传输和存储系统中得到了广泛采用。调制码由用于把源位的任意序列转换为满足某些约束条件的序列的编码器和用于从受约束的序列中还原出原始源的解码器构成。如果二进制序列中的任意2个连续的1是由至少d个并且至多k个0隔开的，那么就称这个二进制序列是受(d，k)约束的；如果最大和最小游程长度分别为至少d+1和至多k+1，那么就称是受(d，k)-RLL约束的。利用受约束序列使得数据接收机能够提取用于例如定时还原、增益控制或均衡自适应的控制信息。

许多现代的数据接收机采用自适应均衡或带宽控制。在某些CD或DVD系统中，二维自适应均衡不仅用于抵御沿着轨迹的符号间干扰，而且还用于抵御轨迹间的干扰(串扰消除)。而且，在某些数据接收机中，唯一的自适应部分是用于斜率控制的电路.为了使这些系统正常运行，接收信号的频率分量必须遵从某些约束条件，其限制了某些(周期的)数据模式的最大(游程)长度，反过来，这些约束条件也决定了数据序列的用途。一个典型的例子是已经在实际的系统中得到使用的所提到的关于周期1或2的数据模式的约束条件(k₁-和k₂-约束条件)。具有特定长度的周期性数据模式将造成具有相应频率的啸声。接收系统中的已知问题是，接收信号中的啸声对例如接收机中的PLL或增益控制的功能有负面影响，因此对传输数据的重构有负面影响。因此，需要产生不会产生对传输数据的重构有负面影响的序列的数据序列。

在下文中，将会给出一些定义来加深对本技术领域的理解。

如果序列不包括模式为p、长度为k的游程，那么该序列是受(k；p)模式约束的。所要给定的是模式p＝(p₀p₁...p_e-1p_e)，将其解释为代表周期为e的周期性序列...p₀，p₁，...，p_e-1，p_e，p₀，p₁，...，p_e-1...。如果一个序列对于所有的i都是是受(k_i，p⁽ⁱ⁾)约束的，则该序列是受(k；P)模式约束的，其中k＝(k₁，...，k_i)，它是正整数k的序列，并且P＝，p⁽¹⁾，...，p⁽ⁱ⁾是周期性模式的序列。如果对于某一k，序列是受(k；P)模式约束的，则该序列是受P模式约束的。

受k约束的序列是连续0的数目至多为k的二进制序列。对于模式p＝(0)而言，这些序列是精确地受(k；p)约束的序列。

受k-RLL约束序列是具有取自{-1，1}的符号的序列，因此是二进制序列，其中各个符号的最大游程为至多为k+1。在k＝k+1、P＝(-1)，(1)的情况下，这些序列是精确地受(k；P)模式约束的序列。

受抗啸声约束的序列是在范围从dc到奈奎斯特频率的通带内具有仅仅一个频率分量的模式。表1披露了一些抗啸声模式和相应的索引号。抗啸声变换模式经对抗啸声模式的一次积分/微分而得到。

索引	抗啸声模式	周期抗啸声模式	抗啸声变换模式	周期抗啸声变换模式
					124a4b36	00100110111011000111	124436	01010011011001	112433

表1：抗啸声变换模式

这些已知的编码/解码方法能够实现原始信号s向满足第二约束条件的信号c的转换以及还原，这一转换通常是以接近1的调制码比率进行的。调制码的比率是指出每源符号的编码信号平均数的数值：例如，1/2编码比率的编码器为各个源符号产生(平均地)两个编码符号。

在这样的已知的调制码系统中，为了能够实现高速操作，至少解码器通常是以硬件实现的。不过，不利的是，上面提到的调制码方法的硬件实现方案需要相当多的硬件，例如用于存储所需要的表。在已知的调制编码器中，输入字与相应的输出字之间的关系是唯一定义的。

基于这种现有技术，本发明的目的是改进已知的调制码系统、编码器和解码器以及操作编码器和解码器的公知方法，以使得它们的实现方式需要较少的硬件。

发明内容

根据本发明，调制码系统包括

-调制码编码器(110)，用于把原始信号s编码成满足预定义的第一约束条件的中间信号t；

-转换器编码器(120)，用于对所述中间信号t进行转换，以产生满足预定义的第二约束条件的编码信号c；

-用于把编码信号c提供给介质的装置；

-用于由所述介质取回编码信号c的装置；

-转换器解码器(220)，用于对编码信号c进行转换，以获得所述的中间信号t，以及

-调制码解码器(210)，用于将所述中间信号t解码成原始信号s，

其中转换器解码器(220)用于将违反预定义的第二约束条件的信号转换为违反预定义的第一约束条件的另一信号，并且该转换器解码器具有多项式函数b(D)，而转换器编码器具有多项式函数1/b(D)。

本发明基于下面的认识。调制编码器的第一约束条件一般而言与通道信号的第二约束条件相比可以更简单、与之相等或比其更复杂。不过，在优选实施方式中，第一约束条件比第二约束条件更简单。违反第二约束条件的信号是对接收机或重放装置的功能带来负面影响的信号。正如为获得能产生第一约束信号的已知编码器已经进行了大量的努力，为了调整编码器以使他们满足更复杂的约束条件(例如，抗啸声约束条件)将需要花费更多的努力。通常，仅有限数量的周期信号对接收机或重放装置中的PLL或其它控制/伺服电路的功能带来负面影响；这些周期信号被称为禁止信号。因此，该调制码系统不能产生和传输这些禁止信号。而且，因为已知的编码器被设计用于产生约束信号，例如(0，k)约束信号，所以该编码器将不会产生大量的例如那些不满足该约束条件的模式。不满足该约束条件以及不会被已知编码器产生的模式的数目大于不能被产生的周期信号的数目。转换器解码器被设计为把禁止信号变换为不满足编码器约束条件的信号。假设转换器解码器具有多项式函数为b(D)。通过确定该转换器解码器的反函数，可以确定转换器编码器的多项式函数1/b(D)。所述转换器编码器将不满足调制码编码器的约束条件的信号变换为禁止信号。在通常的操作中，调制码编码器将不会产生不满足调制码编码器的约束条件的信号，因此根据本发明，转换器编码器也不会产生禁止信号。在优选实施方式中，多项式函数b(D)是线性多项式函数。

本发明主张的调制码系统的设计，具体地，是在所述编码器内调制码编码器与转换器编码器的串联连接和在所述解码器内转换器解码器与所述调制码解码器的串联连接，通过利用已知调制编码器的特性所带来的优点，保证用于实现编码器和解码器的硬件花费被有利地大大减少。

在本发明的优选实施方式中，预定义的第一约束条件是k约束条件，而预定义的第二约束条件至少是抗啸声约束条件。最好是，转换器编码器和转换器解码器分别具有线性反馈滤波器和线性滤波器的形式。这种滤波器在硬件和软件上都很容易实现。本发明可用于任何使用已知调制编码系统的传输或记录系统。

在本发明的优选实施方式中，调制码编码/解码器是(0，k)编码器；这样中间序列t是(0，k)约束条件，并满足非常简单的约束条件。

编码器和编码器的另外的有利实施方式是在从属权利要求中规定的。

附图说明

本说明书附有6个图，其中

图1显示按照本发明的调制码系统；

图2显示按照本发明的转换器编码器；

图3显示按照本发明的转换器解码器；

图4显示按照本发明的编码器的操作的流程图；

图5显示按照本发明的解码器的操作的流程图；

图6显示技术上已知的调制码系统。

具体实施方式

在下文中，将会参照图1至5详细介绍按照本发明的调制码系统的优选实施方式。

首先参照图1至3介绍调制码系统的设计，尤其是线性移位寄存器120的设计和滑动块解码器滤波器220的设计。

图1解释说明该调制码系统的设计。该系统包括编码器100，用于把原始信号s转换为满足预定义的第二约束条件(比如抗啸声约束条件)的编码信号c。所述编码器100包括接收所述原始信号s的调制码编码器110和用于输出所述编码信号c的转换器编码器120的串联连接。

所述编码信号c是例如通过通道300发送的，或者存储在记录介质(未示出)上。可以使用任何合适的记录介质，比如，硬盘驱动器、光盘或闪存。

在通过所述通道300传输或从所述记录介质中恢复之后，将编码信号c输入到所述调制码系统的解码器200中，以便重新产生所述原始信号s，。为了达到此目的，解码器200包括用于接收所述发送的或恢复的编码信号c的转换器解码器220以及串联连接在所述滑动块解码器滤波器200之后的调制码解码器210，以便输出所述期望的原始信号s。

图2表示包括线性移位寄存器的转换器编码器120的优选实施方式。该线性移位寄存器由N个延时元件120-1，...，120-N表示，其中各个延时元件可具体实现为触发器。这些延时元件120-1，...，120-N串联连接，以使例如由延时元件120-1至120-(N-1)分别同时输出的位c_j-1至c_j-(N-1)分别输入到各自相继的延时元件120-2至120-N。而且，所述转换器编码器120包括N个乘法器元件121-1，...，121-N，各个乘法器元件分别接收从所述延时元件122-1，...，122-N输出的所述N个位c_j-1-c_j-N中的另一个，并将所接收到的位c_j-1-c_j-N与常数m₁，...，m_N分别相乘，产生N个乘法器输出信号。所述转换器编码器120此外还包括第一XOR门122，用于接收所述N个乘法器的输出信号并对这些信号进行XOR合并，从而产生第一XOR输出信号。由第二XOR门123将所述第一XOR输出信号与由所述调制码编码器110输出的接收中间信号t的位t_j进行XOR合并。在所述中间信号t被输入到所述转换器编码器120之前，该中间信号t可以被锁存在存储器(未示出)中。在所述第二XOR门123的输出端，该第二XOR门123产生代表由所述转换器编码器120输出的编码信号c的第二XOR输出信号。所述编码信号c是按位输入的，即，将它的位c_j输入到所述线性移位寄存器120-1，...，120-N的第一延时元件121-1。

为了获得高的操作速度，转换器编码器120最好用硬件实现。

图3表示代表转换器解码器220的优选实施方式的滑动块解码器。在所述实施方式中，转换器解码器220包括由N个延时元件220-1，...，220-N代表的线性移位寄存器，其中各个延时元件可具体实现为触发器。N是大于2的整数。延时元件220-1，...，220-N串联连接，从而使得例如由延时元件220-1至220-(N-1)输出的位c_j-1至c_j-(N-1)分别输入到各自相继的延时元件220-2至220-N。而且，所述的转换器解码器220包括N个乘法器元件221-1，...，221-N，各个乘法器元件分别接收从所述延时元件222-1，...，222-N输出的所述N个位c_j-1-c_j-N中的另一个，并将这些接收的位c_j-1-c_j-N与常数b₁，...，b_N分别相乘，产生N个乘法器输出信号。所述转换器解码器220此外还包括XOR门222，用于接收所述N个乘法器的输出信号并对这些输出信号进行XOR合并，以便重新产生具有位t_j的中间信号t。

为了获得高的操作速度，转换器解码器220最好用硬件实现。

在由所述转换器解码器220输出的中间信号t被输入到所述调制码解码器210之前，该中间信号t可以被锁存在存储器(未示出)中。

在下文中，将参照图4和图5更详细地解释说明编码器100和解码器200的操作过程。

在图4中，更详细地解释说明了调制码编码器110和转换器编码器120的操作过程。更具体地讲，调制码编码器110接收原始输入信号s，它的源位sj分别被编组为p位的块s_np，s_np+1，...，s_(n+1)p-1(见方法步骤S4-1)。

随后，按照方法步骤S4-2，把这些决分别编码成q位的码字块t_np...t_(n+1)p-1。所述编码是在编码器110中完成，以便通过使用预定义的调制码来产生中间信号t。

随后由所述线性反馈移位寄存器120对所述中间信号t进行递归滤波。以产生编码信号c。更具体地讲，在所述移位寄存器120中，所述编码信号c的各个位c_j是按照下面的递归方程是由所述中间信号t的位t_j以及先前计算出的位c_j-n产生的：

c_j＝t_jm₁.c_j-1...m_N.c_jN，            (1)

其中代表二进制信号情况下的XOR运算，N是最好大于3的整数。

公式(1)代表由附图2中所示的第一和第二XOR门122、123完成的XOR合并(方法步骤S4-3)。

随后，按照方法步骤S4-4，将这样产生的、代表所述位c_j的序列的编码信号c输出到通道300。

图5图解说明解码器200的操作。更具体地讲，按照方法步骤S5-1，滑动块解码器滤波器220按顺序接收经过传输之后的或者从记录介质中恢复出来之后的编码信号c的位c_j。在所述滑动块解码器滤波器220中，在步骤S5-1中通过按照下面的方程计算所述中间信号t的相应位t_j，对中间信号t进行按位恢复：

t_j＝c_jb₁.c_j-1...b_N.c_j-N.               (2)

所述公式(2)代表附图3中所示的XOR门222的运算。

而且，在所述滑动块解码器中，将所述中间信号t_j ⁰的位按照方法步骤S5-2分别被编组为q位的块t_np...t_(n+1)p-1。

最后，按照方法步骤S5-3将所述块解码为原始信号s的源字s_np...，s_(n+1)，p-1。这个解码步骤S5-5是通过使用具有预定义的调制码的调制码解码器210来完成的。

需要注意的是，在步骤S4-2中，编码是由已知的调制编码器实现的，并且在步骤S5-3中解码是由已知的调制解码器实现的。

在下文中，将给出与按照本发明的线性反馈移位寄存器120和滑动块解码器滤波器220的合乎要求的设计有关的数学背景信息。在下文中，将信号s、t和c分别称为序列s、t和c。

首先给出图2和图3中所示的转换器编码器120和相应的转换器解码器220的数学描述。

令F为一个域(典型地，F＝GF(2))。有限域GF(2)由元素0和1组成，这些元素满足下面的加法和乘法规则：

0+0＝0，0+1＝1，1+0＝1，1+1＝0，

0×0＝0，0×1＝0，1×0＝0，1×1＝1。

考虑具有如下形式的滑动块解码器滤波器映射φ

$\mathrm{\φ}(c_0,...,c_N)=\underset{n=0}{\overset{N}{\mathrm{\Σ}}}{b}_n{c}_{N-n}.---\left(3\right)$

当然，不失一般性地，我们可以假设

b₀≠0.                          (4)

对于该映射，我们在延时操作符D中关联其窗口多项式

$b\left(D\right)\≠\underset{n=0}{\overset{N}{\mathrm{\Σ}}}{b}_n{D}^n$

对于F上的每个序列c，我们关联形式幂级数(formal powerseries)

$c\left(D\right)=\underset{j}{\mathrm{\Σ}}{c}_j{D}^j.$

现在，如果序列t是序列c在块映射φ下的映像，那么

$t_j=\mathrm{\φ}(c_{j-N},...c_j)=\underset{n=0}{\overset{N}{\mathrm{\Σ}}}{b}_n{c}_{j-n}---\left(5\right)$

从而t是c与b卷积的结果，即

t(D)＝c(D)b(D).

注意，由于条件(4)，这样的块映射真正是可逆的。实际上，如果通过令

$c_j=(t_{j+s}-\underset{n=1}{\overset{N}{\mathrm{\Σ}}}{b}_n{c}_{j-n})/b_0,---\left(6\right)$

将序列t编码为序列c，那么通过具有如(5)的块映射的滑动块解码器，将c解码为t。由(6)可知，编码操作事实上是利用多项式函数1/b(D)进行的线性反馈滤波。而解码操作是按照多项式函数b(D)进行的线性滤波操作。

令p＝(p₀...p_e-1)。如果c中k+1个连续符号的块都不等于e个块p_ip_i+1...p_i+k之一，其中i＝0，...，e-1(如果k≥e时，读序号对e的模)，那么序列c被称为是受(k；p)模式约束的。现在，下一个问题是如何设计转换器编码器120和转换器解码器220，也就是说，如何选择窗口多项式b(D)才能使图1中的序列c满足针对某一k’的(k’；p)模式约束条件。

首先，假设简单约束条件是(0，k)约束条件，就是说，假设调制码编码器110输出已知不包含k+1个相继零的游程的序列t。

对于周期模式p＝(p₀...p_e-1)，关联模式多项式

$p\left(D\right)=\underset{i=0}{\overset{e-1}{\mathrm{\Σ}}}{p}_i{D}^i$

假设滑动决解码器的“窗口”完全由周期性模式充满，就是说，假设在方程(5)中，是这样的情况：对于某一整数r，c_i＝P_j+r mod e，j＝n-N，...，n。那么t_i是多项式b(D)p(D)mod D^e-1的第(j+r mod e)个系数。从上可知：

引理1：当且仅当p(D)b(D)＝0 mod D^e-1时，就是说，当且仅当b(D)可被多项式

b_p(D)：＝(D^e-1)/gcd(D^e-1，p(D))。

除尽时，模式p＝(p₀...p_e-1)在具有相关窗口多项式b(D)的块映射下的映像是零模式。

函数gcd是确定相应多项式的最大公约多项式(greatest commondivisible polynomial)的函数。

此后，在上述引理中的多项式b_p(D)将被称为与模式p相关的(最小)零化子(annihilator)多项式。作为引理1的结果：

法则2：令P＝(p⁽¹⁾，...，p^(r))表示周期模式的集合。令多项式b_p(D)被定义为P中模式的最小零化子多项式的最小公倍数(1cm)，即

$b_p\left(D\right):=\mathrm{lcm}\left\{b_{p^{\left(i\right)}}\left(D\right)\right|i=1,...,r\}.$

那么，当且仅当相关窗口多项式b(D)可被b_p(D)除尽时，P中所有的周期模式都在具有相关窗口多项式b(D)的块映射下被映射到零模式。

推论1：当且仅当b_p(D)除尽b(D)时，作为由具有窗口多项式b(D)的可逆线性决映射获得的受k约束的码和比率为1的码的串联而获得的调制码满足p模式约束条件。如果是这种情况，那么它满足(k+N，p)模式约束条件，其中d表示b(D)的阶数。

推论1中隐含的构造方法表示在整个说明书中被称为递归滤波方法的方法。

例1.在本例中，将利用递归滤波方法设计针对抗啸声约束条件的码(见表2)。其工作于域GF(2)。在表2中，列出了GF(2)上的二进制抗啸声模式p、相关窗口多项式p(D)和最小零化子b_p(D)。(列出了每个模式的所有极性。)为了检查表中的条目，注意，由于所有的计算都是模2，我们有下列方程

D²-1≡(1+D)²；

D³-1≡(1+D)(1+D+D²)；

D⁴-1≡(1+D)⁴。

D⁶-1≡(D³+1)²≡(1+D)²(1+D+D²)²

索引	二进制模式	周期	模式多项式	最小零化子
					1(0)1(1)24a4b(0)4b(1)3(0)3(1)6	0101001110000111100011000111	112444336	0111+D11+D+D211+D1+D+D2	11+D(1+D)2(1+D)3(1+D)4(1+D)4(1+D)(1+D+D2)1+D+D2(1+D)2(1+D+D2)

表2：具有相关多项式和零化子的抗啸声模式

从表2中能立刻看出，用于抗啸声模式的集合P的零化子多项式b_p(D)等于

b_p(D)＝(1+D)⁴(1+D+D²)≡1+D+D²+D⁴+D⁵+D⁶.        (7)

所以，具有多项式函数1/b_p(D)的递归滤波器将受k约束的序列转换为受抗啸声约束的序列，其中每个抗啸声模式的游程长度至多为k+6。

最后，为了研究该方法的效率，应当确定由(7)中的抗啸声多项式b_p(D)消去的模式的全集。因为多项式

D⁴-1≡(1+D)⁴，D³-1≡(1+D)(1+D+D²)

都能除尽抗啸声多项式，因此所有周期为三和四的模式被消去。因为D¹²-1≡(D³-1)⁴≡(1+D)⁴(1+D+D²)⁴也可被抗啸声多项式除尽，每个被消去的模式也是被D¹²-1消去的，因此必然有周期12。现在如果p是周期为12的模式，那么当且仅当相关模式多项式p(D)在GF(2)上满足

p(D)b_p(D)≡0 mod D¹²-1

也即，当且仅当

p(D)≡0 mod(1+D+D²)³.

那么p被抗啸声多项式消去。

如果实际上p的周期小于12，那么它的周期是4(因此被消去)或6。利用与前面相同的推理，当且仅当周期为6的模式的相关模式多项式p(D)满足p(D)≡0 mod 1+D+D²时，周期为6的模式被消去。

现在，很容易确定被抗啸声多项式消去的所有模式。下面谈论的是进一步减少计算量。一般而言，对于e的某一除数e’，当且仅当它的相关模式多项式p(D)可被(D^e-1)/(D^e’-1)＝1+D^e’+...+D^(q-1)e’除尽时，其中q＝e/e’，周期为e的模式p实际上具有更小的周期e’。例如，被抗啸声多项式消除的最小周期为6的模式具有形式为p(D)＝(1+D+D²)a(D)的相关模式多项式，其中a(D)的阶数至多为5且不能被1+D或1+D+D²除尽。用此，只有由抗啸声多项式消除的模式与最小周期为12的一些模式一起是抗啸声模式。

所以，在这种情况下，变换编码仅引入了少量额外的、非常弱的约束条件，因此整个调制码的效率几乎等于整个调制码编码器110的效率，其中整个编码都是基于该调制码编码器。因此，本发明非常适合由已知的、调制码率约等于1的编码器和解码器使用，因为为所述已知的编码器和解码器添加新的约束条件非常困难。

更一般地，假设简单约束条件是针对某种模式a＝(a₀，a₁，...，a_f-1)的(k，a)模式约束，那么以较简单的方式，它遵循这一约束条件得到针对某一k’的(k’；p)模式约束条件，必须将多项式b(D)选择成得使p(D)b(D)＝a(D)mod D^f-1。

虽然本发明是参照本发明最佳实施方式描述的，但应当理解，这些是非限制性的例子，因此，本领域技术人员可想到各种修正，而不背离由权利要求规定的、本发明的范围。

动词“包括”和它的变形的使用并不排除存在有不同于权利要求中列出的那些单元或步骤。在单元前面的词“一”或“一个”不排除存在多个这样的单元。在权利要求中，被放置在括号之间的任何参考符号不应被看作为限制权利要求的范围。本发明可以借助于硬件和软件来实施，几个“装置”可以由一个硬件项目来代表。而且，本发明在于每个新颖的特性或特性的组合。

Claims (24)

1.一种调制码系统，包括：

调制码编码器(110)，用于把原始信号s编码形成满足预定义的第一约束条件的中间信号t；

转换器编码器(120)，用于对所述中间信号t进行转换，以产生满足预定义的第二约束条件的编码信号c；

用于把编码信号c提供给介质的装置；

用于从所述介质中取回编码信号c的装置；

转换器解码器(220)，用于对编码信号c进行转换，以获得所述的中间信号t，以及

调制码解码器(210)，用于将所述中间信号t解码成所述原始信号s，

其中转换器解码器(220)适用于将违反预定义的第二约束条件的信号转换为违反预定义的第一约束条件的另一信号，并且该转换器解码器(220)具有多项式函数b(D)，而转换器编码器具有多项式函数1/b(D)。

2，如权利要求1所述的调制码系统，其中，预定义的第一约束条件是k约束条件，并且预定义的第二约束条件至少是抗啸声约束条件。

3.如权利要求1或2所述的调制码系统，其中，转换器编码器具有线性反馈滤波器的形式。

4.如权利要求1或2所述的调制码系统，其中，转换器编码器具有线性滤波器的形式。

5.如权利要求1或2所述的调制码系统，其中，介质是记录载体。

6.如权利要求1或2所述的调制码系统，其中，介质是传输介质。

7.一种用在权利要求1中所述的调制码系统中的解码器(200)，用于从编码信号c取回原始信号s，该解码器包括：

转换器解码器(220)，用于对编码信号c进行滤波，以产生中间信号t；以及

调制码解码器(210)，用于将所述中间信号t解码成所述原始信号s，其中转换器解码器(220)用于把违反预定义的第二约束条件的信号转换为违反预定义的第一约束条件的另一信号，并且转换器解码器(220)具有多项式函数b(D)。

8.如权利要求7所述的解码器，其中，预定义的第一约束条件是k约束条件，并且预定义的第二约束条件至少是抗啸声约束条件。

9.如权利要求7或8所述的解码器，其中，转换器解码器具有线性滤波器的形式。

10.如权利要求7或8所述的解码器(200)，其特征在于将转换器解码器(220)具体实现为滑动块解码器滤波器，该滑动块解码器滤波器包括

线性移位寄存器，由N个串联连接的延时元件(220-1，...，220-N)组成，其中所述串联连接的第一个延时元件(220-1)接收传输或还原后的编码信号c，并且其中将前N-1个延时元件(220-1，...，220-(N-1))的输出信号输入给各自相继的延时元件(220-2，...，220-N)；

N个乘法器元件(221-1，...，221-N)，各个乘法器元件接收所述延时元件(222-1，...，222-N)的所述N个输出信号中的另一个，并将所接收的延时输出信号与给定常数(b1，...，bN)相乘，产生相应的乘法器输出信号；以及

XOR门(222)，用于接收所述N个乘法器的输出信号和所述编码信号c并对这些信号进行XOR合并，以产生中间信号t，作为转换器解码器(220)的输出，N是大于2的整数。

11.如权利要求7或8所述的解码器(200)，其特征在于转换器解码器(220)至少部分是由软件或硬件实现的。

12.如权利要求7或8所述的解码器(200)，其特征在于解码器(200)具有接近1的调制码比率。

13.如权利要求7或8所述的解码器(200)，其特征在于调制码解码器(210)是(0，k)解码器。

14.一种把满足预定义的第二约束条件的编码信号c解码成原始信号s的解码方法，其特征在于以下步骤：

借助多项式函数1/b(D)对编码信号c进行滤波，以产生满足预定义的第一约束条件的中间信号t，其中b(D)是把违反预定义的第二约束条件的信号转换为违反预定义的第一约束条件的另一信号的多项式函数；以及

把中间信号t解码成原始信号s。

15.一种用在权利要求1中所述的调制码系统中的编码器(100)，其中该编码器包括：

调制码编码器(110)，用于把原始信号s变换为满足预定义的第一约束条件的中间信号t；以及

转换器编码器(120)，其具有多项式函数1/b(D)，用于对所述中间信号t进行滤波，以产生满足预定义的第二约束条件的所述编码信号c，其中b(D)是把违反预定义的第二约束条件的信号转换为违反预定义的第一约束条件的另一信号的多项式函数。

16.如权利要求15所述的编码器，其中，预定义的第一约束条件是k约束条件，并且预定义的第二约束条件至少是抗啸声约束条件。

17.如权利要求15或16所述的编码器，其中，转换器编码器具有线性反馈滤波器的形式。

18.如权利要求15所述的编码器(100)，其特征在于，转换器编码器(120)包括

线性移位寄存器，由N个串联连接的延时元件(120-n，其中n＝1-N)组成，从而使得N-1个延时元件(120-1，...，120-(N-1))的输出信号分别输入给相继的延时元件(120-2，...，120-N)；

N个乘法器元件(121-n)，各个乘法器元件接收所述延时元件(122-1，...，122-N)的所述N个输出信号中的另一个，并将这些接收的延时元件输出信号与常数(m₁，...，m_N)相乘，以产生相应的乘法器输出信号；

第一XOR门(122)，用于接收所述N个乘法器的输出信号并对这些信号进行XOR合并，以产生第一XOR输出信号；以及

第二XOR门(123)，用于对由所述调制码编码器110输出的中间信号t与所述第一XOR输出信号进行XOR合并，以便产生与由所述转换器编码器(120)输出的编码信号c相应的第二XOR输出信号，该第二XOR输出信号输入给所述延时元件(121-1，...，120-N)的串联连接的第一延时元件(120-1)，N是大于2的整数。

19.如权利要求15所述的编码器(100)，其特征在于，转换器编码器(120)是硬件或软件实现的。

20.如权利要求15所述的编码器，其特征在于，编码器(100)具有接近于1的调制码比率。

21.如权利要求15所述的编码器，其特征在于，调制码编码器(110)是(0，k)编码器。

22.一种把原始信号s转换为满足预定义的第二约束条件的编码信号c的编码方法，其特征在于以下步骤：

把原始信号s转换为满足预定义的第一约束条件的中间信号t；以及

借助多项式函数1/b(D)对中间信号t进行滤波，以产生满足预定义的第二约束条件的编码信号c，其中b(D)是把违反预定义的第二约束条件的信号转换为违反预定义的第一约束条件的另一信号的多项式函数。

23.利用按照权利要求22的编码方法得到的编码信号。

24.携带着利用按照权利要求22的编码方法得到的编码信号的记录载体。

Images