CN1444221A - 盘驱动器读写通道中的Turbo编码和解码方法和设备 - Google Patents

Abstract

本申请公开了盘驱动器读写通道中的Turbo编码和解码方法和设备。该盘驱动器采用一种包括串接Turbo编解码器(50)的读/写通道(5)。Turbo编解码器(50)包括：一个RSC编码器，它采用码长M作为单位来以这样一种交织器长度N和码长M之间的关系将一个序列编码成RSC序列，该关系满足关系式“N=c·M，c>1”；以及一个APP解码器，它对RSC序列进行APP解码处理。

Description

盘驱动器读写通道中的 Turbo编码和解码方法和设备

技术领域

本发明大体上涉及盘驱动器领域，尤其涉及采用了Turbo编码/解码方法的数据记录/再现技术。

背景技术

一般来说，在以硬盘驱动器为代表的盘驱动器中，设置有读/写通道以对通过读写头从作为记录媒介的盘中读出的读信号(再现数据信号)或记录在盘上的写信号(记录数据信号)进行信号处理。

在读/写通道中，通常采用了一种所谓的部分响应最大似然(PRML)方法，该方法是通过将部分响应(PR)方法和维特比解码方法结合在一起来构成的。

另外，近年来，在盘驱动器领域中提出一种Turbo编码/解码方法，期望该方法提供比PRML方法更令人满意的特性。现有技术文献的示例包括Zining WU(Kluwer Academic Publishers)的“用于磁记录通道的编码和迭代检测(CODING AND ITERATIVE DETECTIONFOR MAGNETIC RECORDING CHANNELS)”。

对于盘驱动器的读/写通道而言，已经研究了一种串接Turbo编码/解码方法。在采用这种方法的Turbo编解码器中，采用一种递归系统卷积(RSC)码来生成包含信息和奇偶校验序列的系统码序列。信息序列表示在盘驱动器中的记录数据序列(输入信息序列)。而且，奇偶校验序列表示纠错位串(校验位串)。

另一方面，在一种解码系统中，采用一种APP解码器，该解码器通过软输出维特比算法(SOVA，Soft-output Viterbi algorithm)来进行后验概率(APP)解码，软输出维特比算法基于维特比算法来获得软输出解码。

应用于读/写通道的串接Turbo编解码器包括一个RSC编码器，并且产生出一种包括信息和奇偶校验序列的系统码序列。另外一般来说，当编码序列(纠错码)的码长增加时，则纠错能力提高，并且因此可以实现令人满意的纠错率(改良量)。

但是，当码长简单增加时，在解码系统中的解码器的结构变得复杂化。在Turbo码编解码器中，采用上述APP解码器。因此，随着RSC的码长的增加，相应出现这样一个问题，即APP解码器的结构复杂化或者电路规模扩大。

发明概述

根据本发明的一个实施方案，提供一种串接Turbo编解码器，尤其对于采用包括串接Turbo编解码器的读/写通道的盘驱动器而言，可在没有增加实际码长的情况下实现预定的纠错率。

本发明的盘驱动器包括：读写头，用于对盘媒介进行数据的读/写；以及包括有串接Turbo编码/解码系统的编码/解码单元的读/写通道，它是相对于读写头传输的记录数据信号或再现数据信号的信号处理电路，其中所述编码/解码单元包括：

在数据记录时刻以预定的交织长度(interleaver length)对记录数据序列进行交织的单元；以及

RSC编码器，它采用与交织器长度具有预定关系的码长作为单位来将由所述单元交织的记录数据序列编码成递归系统编码序列。

附图的简要说明

图1为根据本发明的一个实施方案的盘驱动器主要部分的方框图；

图2A和2B为根据该实施方案的Turbo编解码器的主要部分的方框图；

图3为根据该实施方案的RSC编码器的方框图；

图4为根据该实施方案的交织器长度(interleaver length)和码长之间关系的图表。

优选实施方案的详细说明

下面将参照这些附图对本发明的实施方案进行说明。

(盘驱动器的结构)

图1为根据本发明的一个实施方案的盘驱动器主要部分的方框图。

本发明的盘驱动器包括作为数据记录媒介的盘1、前置放大器电路4、读/写通道5以及盘控制器(HDC)6。

盘1在主轴电机(SPM)2的作用下转动。读写头3包括读和写读写头，并且通过读读写头从盘1中读出数据。而且，读写头3通过写读写头将数据写到盘1上。前置放大器电路4包括一个读放大器40，它将来自读读写头的读取信号(再现数据信号)放大并且将该信号发送给读/写通道5。前置放大器电路4还包括一个写放大器41，它将从读/写通道5中输出的写信号(记录数据信号)转换成写电流并且将该电流提供给写读写头。

读/写通道5包括一个应用了串接Turbo编码/解码系统的Turbo编解码器50。写通道包括Turbo编码器和写信号处理单元51。写信号处理单元51包括写预补偿器等。

写通道包括Turbo解码器、自动增益控制(AGC)放大器电路52、低通滤波器(LPF)53、A/D转换器54以及均衡器55。

AGC放大器电路52如此控制从读放大器40中输出的读信号，从而使该信号的信号幅度具有给定的数值。LPF53从该读信号中除去高频噪音。A/D转换器54将模拟读信号转换成数字信号。均衡器55通常包括有限脉冲响应(FIR)系统的数字滤波器，并且进行数字波形均衡处理。

这里，在读/写通道5中，在数字磁性记录和再现中，PR通道包括写放大器41的输入到均衡器55的输出，并且具有所要求的部分响应(PR)特性。PR通道中的被编码数据被认为是卷积码的一种类型，并且与在串接Turbo码中的内码相对应。

(Turbo编解码器的结构)

Turbo码编解码器50由在图2A中所示的Turbo编码器20以及在图2B中所示的Turbo解码器21构成。Turbo编码器20包括行程长度受限(RLL)编码器200、交织器201、递归系统卷积(RSA)编码序列编码器202、PUMUX203以及预编码器204。

RLL编码器200将记录数据WD转换成通常的RLL码序列。交织器201进行与RLL编码序列的搅乱处理(随机化)相对应的交织。RSC编码器202进行递归系统卷积编码处理以作为相对于RLL码序列的外码。PUMUX203是一种通过将穿插(puncture)电路和多路复用器结合在一起而构成的穿插复用电路，并且输出通过复合信息和奇偶校验序列而获得的系统码序列。预编码器204设置成给PR通道赋予递归特性。

另一方面，Turbo解码器21包括：一个APP解码器210，它对PR通道(内码)进行后验概率(APP)解码处理；DE-PUMUX211；交织器212；APP解码器213，它对RSC序列(外码)进行APP解码处理；在重复解码处理时间所使用的PUMUX214，以及去交织器215。

DE-PUMUX211是一种通过将去穿插电路与多路分解器结合而构成的电路，并且进行PUMUX203的逆变换处理。而且，去交织器215进行交织器212的逆变换处理。

另外，Turbo解码器21包括硬判决单元216以及RLL解码器217。硬判决单元216采用从APP解码器213输出的对数似然比(LLR)作为阈值来进行二元判定，并且确定出一种最终Turbo解码序列。RLL解码器217对该Turbo编码序列进行RLL解码处理，并且输出与原始用户数据相对应的再现数据序列(RD)。这里，APP解码器213将除了LLR之外的外码的外部信息输出给PUMUX214。

要注意的是，例如通过包括软件和执行该软件的CPU的结构来实现在图2A和2B中所示的Turbo编解码器50。在这种情况中，图2A和2B显示出用于实现Turbo编解码器50的功能的软件，并且该软件与CPU的处理过程相对应。

(Turbo码编解码器的操作)

下面将对该实施方案的Turbo编解码器50的操作进行说明。

在数据记录时，如图1所示，HDC6将从主机系统(例如个人计算机等)中接收到的记录数据WD(信息序列)发送给读/写通道5。在读/写通道5中，Turbo编码器20进行Turbo编码处理，并且通过写信号处理单元51将输出信号发送给写放大器41。

在Turbo编码器20中，RSC编码器202对记录数据WD的RLL编码序列进行RSC编码处理。例如在这里，如在图3中所示一样，RSC编码器202包括：一位延迟元件(D)；以及模2加法器(异门(+))。

图3显示出约束长度为3的RSC编码器202的具体实施例。输入信息序列(U_k)是从RLL编码器200中输出的RLL编码序列。而且，由RSC编码器202产生出的奇偶校验序列(P_k)被表示为内部序列(Zk)。

交织器201对RLL码序列进行交织处理，并且将该序列赋予给RSC编码器202。RSC编码器202通过交织器201将从RLL编码器200中输出的RLL码序列与经过交织处理(搅乱处理)的具有交织长度N的RLL码序列一起输出。

RSC编码器202根据在下面等式(1)中所示的约束长度K和冗余位J产生出包括信息和奇偶校验序列的递归系统卷积(RSC)码序列。

K＝L_RSC

J＝L_RSC-1

如图4所示，RSC编码器202使用编码长度M作为单位来将作为与交织长度N相对应的信息位串的RLL码序列转变成RSC序列。也就是说，RSC编码器202根据约束长度K进行插入冗余J位的处理。

PUMUX203执行每隔m位从由RSC编码器202输出的奇偶校验序列中取出一位并且将该位插入来自RSC编码器202的信息序列的处理。因此，编码率(穿插率)为“m/(m+1)”。

随后，预编码器204根据在以下等式(2)所示的约束长度K和冗余位J插入冗余位J的处理，以便在每个码长Mi产生该序列。

在下面的等式(3)中显示出外码的码长M和内码的码长Mi之间的关系。

其中b＞0。

预编码器204使来自PUMUX203的系统编码序列进行如上所述的逆变换处理，并且之后将该序列发送给写信号处理单元51。写信号处理单元51进行记录补偿处理，并且将系统编码序列发送给写放大器41。因此，写头使用由写放大器41提供的写电流来将Turbo编码记录数据信号记录到盘1上。

随后，由读头1从盘1中读出的再现数据信号(DS)通过读放大器40被放大，并且被发送给读/写通道5。通过读通道中的信号处理系统将再现数据信号发送给Turbo解码器21。

在Turbo解码器21中，APP解码器210输入由均衡器55的FIR型数字滤波器输出的信号以及先行对数似然比(advance log likelihoodratio)。APP解码器210使用如在下面等式(4)所示的码长Mu1作为单位来进行后验概率(APP)解码处理，并且输出外部对数似然比。

由进行Turbo编码器20的PUMUX203的逆变换的DE-PUMUX21将该外部对数似然比分成用于信息序列的先行对数似然比以及用于奇偶校验序列的预先对数似然比。用于信息序列的先行对数似然比由功能与交织器201相同的交织器212进行交织处理(搅乱)，并且与用于奇偶校验序列的先行对数似然比一起被输入到APP解码器213中。

APP解码器213使用在上面等式(4)中所示的码长Mu2作为单位来进行后验概率(APP)解码处理，并且输出用于信息和奇偶校验序列的外部对数似然比。用于信息序列的外部对数似然比通过去执行与交织器201相反的变换的交织器215被恢复成原始序列，之后与用于奇偶校验序列的外部对数似然比一起被输入到PUMUX214中。

PUMUX214执行与Turbo编码器20的PUMUX203相同的变换处理，并且将与预编码PR通道的先行对数似然比作为内码输入到APP解码器210中。而且，将去交织器215的输出序列输入到硬判决单元216中，该单元采用“0”作为阈值。硬判决单元216将二元判定结果输出给RLL解码器217。RLL解码器217进行RLL解码处理，并且输出与原始用户数据相对应的再现数据序列(RD)。

如上所述，在该实施方案的读/写通道5中，执行Turbo编码/解码处理。一般来说，在该编码/解码中，当码长增加时，纠错能力得到提高，因此可以实现令人满意的纠错率(改良量)。但是，当码长简单增加时，在Turbo解码器21中包括APP解码器210、213在内的电路结构复杂化，并且电路规模加大。

因此，在本发明的实施方案的方法中，如图4所示，将外码的码长M设定成相对于交织器长度N较小，并且采用码长M作为单位来执行编码/解码处理。在Turbo编码/解码方法中，由于外码通过交织器与内码相连并且进行了编码/解码，所以视在码长(apparent codelength)不会减小。在这里，交织器长度N和外码的码长M之间的关系可以用下面的等式(5)来表示。

N＝c·M，其中c＞1       (5)

也就是说，当c变大时，并且即使在码长M相对减小时，整个编码序列的视在码长不会减小。

而且，同样还可以相对地减小内码的码长Mi。当将上面等式(3)中b设定为“1”时，交织器长度N和内码的码长Mi之间的关系可以由下面等式(6)来表示。 $N=c\·(\frac{m}{m+1}\mathrm{Mi}-L_{\mathrm{RSC}}-1)---\left(6\right)$

简言之，采用该实施方案的Turbo码编解码器，即使在外码和内码的相应码长M、Mi相对减小时，整个编码序列的视在码长也不会减小。因此，由于视在码长相对较大，可以确保令人满意的纠错率(改良量)。而且，由于实际码长可以相对减小，所以在Turbo解码器21中包括APP解码器210、213的电路的结构相对简化，并且可以防止电路规模扩大。

根据本发明的实施方案，如在上面所详细描述的一样，当在盘驱动器中实现了一种采用了串接Turbo码编解码器的读/写通道时，可以确保令人满意的纠错率(改良量)，另外包括用在解码系统中的APP解码器的电路结构简化，并且可以防止电路规模扩大。

具体地说，根据本发明实施方案，当Turbo码序列构成为包括交织器长度的大小(N)的信息位编号(information bit number)时，可以相对于实际码长M(N＝cM，c＞1)增加视在码长。因此，可以确保预定的纠错率。另一方面，减小了实际码长M，并且可以使APP解码器的结构更简单，并且由此可以避免电路规模扩大。因此，可以简化包含在盘驱动器的读/写通道中的编码/解码电路。

Claims (12)

1.一种盘驱动器，其特征在于包括：

读写头(3)，它对盘媒介(1)进行数据的读/写；以及

读/写通道(5)，它包括处理相对于读写头(3)传送的记录数据信号和再现数据信号的信号处理单元以及执行串接Turbo编码/解码的Turbo编解码器(50)，其中所述Turbo编解码器(50)包括：

交织器单元(201)，该交织器单元在数据记录时以预定的交织器长度对记录数据序列进行交织；以及

RSC编码器(202)，该编码器使用与交织器长度具有预定关系的码长为单位，来将由所述交织器单元(201)交织的记录数据序列编码成递归系统编码序列。

2.如权利要求1所述的盘驱动器，其特征在于，所述Turbo编解码器(50)包括APP解码器(210)，它在数据再现时用后验概率方法对递归系统编码序列进行解码处理。

3.如权利要求1所述的盘驱动器，其特征在于，所述Turbo编解码器(50)构成为满足交织器长度N和码长M之间的关系等式“N＝c·M，其中c＞1”。

4.如权利要求1所述的盘驱动器，其特征在于，所述Turbo编解码器(50)包括RLL编码器(200)，它将所述记录数据序列变换成行程长度受限码(RLL)，并且

所述交织器单元(201)构成为以预定的交织器长度对由RLL编码器(200)输出的RLL序列进行交织。

5.如权利要求1所述的盘驱动器，其特征在于，所述RSC编码器(202)采用预定码长作为单位来将由交织器单元交织的RLL序列编码成加入了预定冗余位的递归系统编码序列。

6.如权利要求1所述的盘驱动器，其特征在于所述Turbo编解码器(50)包括：

穿插单元(203)，该单元以一定的抽取率(thinning rate)进行抽取处理(thinning process)以相对于由RSC编码器(202)输出的递归系统编码序列确保预定的误码率；以及

预编码器(204)，它将递归特性赋予给由穿插单元(203)输出的编码序列。

7.如权利要求6所述的盘驱动器，其特征在于所述预编码器(204)构成为将递归特性赋予给由穿插单元(203)输出的编码序列，并且对加入的预定冗余位进行处理以便采用预定的码长作为单位来转变成某个特定状态。

8.一种应用于包括在对盘媒介(1)进行数据的记录/再现的盘驱动器中的读/写通道(5)的串接Turbo编码/解码方法，其特征在于包括：

在数据记录时以预定的交织器长度对记录数据序列进行交织；

进行RSC编码，采用预定码长作为单位来将交织的记录数据序列编码成递归系统卷积编码序列；并且

用后验概率方法对递归系统编码序列进行后验概率(APP)解码。

9.如权利要求8所述的方法，其特征在于，交织器长度N和码长M之间满足关系式“N＝c·M，其中c＞l。

10.如权利要求8所述的方法，其特征在于还包括：

将记录数据序列变换成行程长度受限码(RLL)；并且

以预定的交织器长度对RLL序列进行交织。

11.如权利要求8所述，其特征在于还包括：

进行RSC编码，采用预定编码长度作为单位将交织RLL序列编码成加入了预定冗余位的递归系统编码序列。

12.如权利要求8所述的方法，其特征在于还包括：

以一定的抽取率(thinning rate)进行穿插以相对于递归系统编码序列确保预定的误码率。