CN1855730A - 用于编码/解码级联的低密度生成器矩阵码的方法 - Google Patents
用于编码/解码级联的低密度生成器矩阵码的方法 Download PDFInfo
- Publication number
- CN1855730A CN1855730A CNA2006100732560A CN200610073256A CN1855730A CN 1855730 A CN1855730 A CN 1855730A CN A2006100732560 A CNA2006100732560 A CN A2006100732560A CN 200610073256 A CN200610073256 A CN 200610073256A CN 1855730 A CN1855730 A CN 1855730A
- Authority
- CN
- China
- Prior art keywords
- matrix
- systematic bits
- parity
- ldgm
- parity matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 239000011159 matrix material Substances 0.000 claims abstract description 125
- 230000009897 systematic effect Effects 0.000 claims abstract description 56
- 230000005540 biological transmission Effects 0.000 claims abstract description 11
- 238000004513 sizing Methods 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 5
- 238000012545 processing Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F24—HEATING; RANGES; VENTILATING
- F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
- F24F6/00—Air-humidification, e.g. cooling by humidification
- F24F6/02—Air-humidification, e.g. cooling by humidification by evaporation of water in the air
- F24F6/08—Air-humidification, e.g. cooling by humidification by evaporation of water in the air using heated wet elements
- F24F6/10—Air-humidification, e.g. cooling by humidification by evaporation of water in the air using heated wet elements heated electrically
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F24—HEATING; RANGES; VENTILATING
- F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
- F24F13/00—Details common to, or for air-conditioning, air-humidification, ventilation or use of air currents for screening
- F24F13/20—Casings or covers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
一种在基于级联的低密度生成器矩阵(LDGM)码的传输系统中的解码方法,其用于使用包括映射到系统比特的系统比特部分和映射到奇偶比特的奇偶校验部分的奇偶校验矩阵来检测信号。所述解码方法包括:使用伪随机算法来产生具有预定大小的外部码奇偶校验矩阵;使用所述外部码奇偶校验矩阵来产生内部码奇偶校验矩阵;以及使用所述内部码奇偶校验矩阵来解码接收信号。
Description
技术领域
本发明通常涉及通信系统中的信道编码,特别地,本发明涉及一种用于使编码/解码复杂性最小化以便改善其性能的低密度生成器矩阵(LDGM)码编码/解码方法。
背景技术
通常,turbo码具有很低的编码复杂性但是具有高的解码复杂性,反之低密度奇偶校验(LDPC)码与turbo码相比具有高的编码复杂性但是具有很低的解码复杂性。
LDPC码使用概率迭代解码算法并且展示了接近于香农(Shannon)的信道容量限制的性能,其中该LDPC码为具有包括小数量的‘1’的奇偶校验矩阵的线性码。LDPC码优于turbo码的优点在于并行的解码器结构,能够高速解码。但是,LDPC码在编码复杂性上要远高于turbo码,这是因为它的编码处理包括复杂的矩阵相乘。
低密度生成器矩阵(LDGM)码就复杂性来说要优于标准的LDPC码和turbo码。具体地说,LDGM码,因为其生成器矩阵的稀疏结构(sparse structure),对于在编码处理中所需要的吞吐量来说,该LDGM码相对于块大小是线性的,类似于turbo码。
此外,实际上为LDPC码的子集的LDGM码能使用与标准的LDPC码的方法相同的方法并且利用与标准的LDPC码的复杂性相同的复杂性来执行解码,这是因为结构化的LDGM码的奇偶校验矩阵也是稀疏的。
下面的方程式(1)和方程式(2)分别显示了标准的LDGM码的奇偶校验矩阵和生成器矩阵。
如方程式(1)和方程式(2)中所显示的,LDGM码的奇偶校验矩阵和生成器矩阵是稀疏的,这是因为它们的大多数元素为‘0’。因此,LDGM码的解码器能以为设计LDPC码的解码器所使用的方法来构造。LDGM码的编码器也具有很低的复杂性,这是因为生成器矩阵具有小数量的‘1’。
图1是表示方程式(1)的奇偶校验矩阵的偶元图。在图1中,第一校验节点111连接到第一、第三、第四和第六比特节点121、123、124和126以及组成奇偶校验矩阵的奇偶部分的第一编码比特节点131。第二校验节点112连接到第一、第二、第四和第五比特节点121、122、124和125以及第二编码比特节点132。第三校验节点113连接到第二、第三、第五和第六比特节点122、123、125和126以及第三编码比特节点133。
但是,因为如奇偶校验矩阵的偶元图中所示存在有仅仅连接到一个校验节点的比特节点,最低误码率(error floor)发生导致误码率(BER)性能的急剧下降。为了解决该缺点,已经建议了一种使用两个不同的LDGM码作为内部码和外部码的级联的LDGM码,从而显示了接近于香农(Shannon)的信道容量极限的性能。
另外,该级联的LDGM码增加了编码和解码复杂性,这是因为它使用两个编码器和两个解码器。
发明内容
因此,本发明的一个目标是提供一种用于减少解码器的复杂性的级联的LDGM码编码/解码方法。
根据本发明的一个方面,提供了一种在基于级联的低密度生成器矩阵(LDGM)码的传输系统中的解码方法,其用于使用包括映射到系统比特的系统比特部分和映射到奇偶比特的奇偶校验部分的奇偶校验矩阵来检测信号。所述解码方法包括:使用伪随机算法来产生具有预定大小的外部码奇偶校验矩阵;使用所述外部码奇偶校验矩阵来产生内部码奇偶校验矩阵;以及使用所述内部码奇偶校验矩阵来解码接收信号。
最好,所述外部码奇偶校验矩阵产生步骤包括:使用所述伪随机算法来产生具有预定大小的第一系统比特部分;以及将以具有相同的行大小的单位矩阵为形式的第一奇偶校验部分添加到第一系统比特部分上。
最好,所述内部码奇偶校验矩阵产生步骤包括:将所述外部码奇偶校验矩阵的第一系统比特部分的每一行扩展到具有预定行大小的子矩阵;使用所述伪随机算法来扩展第一奇偶校验部分;通过安置所扩展的子矩阵和所扩展的第一奇偶校验部分来产生所述内部码奇偶校验矩阵的第二系统比特部分;以及将以具有相同的行大小的单位矩阵为形式的第二奇偶校验部分添加到第二系统比特部分上。
根据本发明的另一个方面,提供了一种在基于级联的低密度生成器矩阵(LDGM)码的传输系统中的编码方法,用于使用包括映射到系统比特的系统比特部分和映射到奇偶比特的奇偶校验部分的奇偶校验矩阵来检测信号。所述编码方法包括:使用伪随机算法来产生具有预定大小的外部码奇偶校验矩阵;使用所述外部码奇偶校验矩阵来产生内部码奇偶校验矩阵;使用所述内部码奇偶校验矩阵来产生生成器矩阵;以及使用所述生成器矩阵来级联地编码传输信号。
根据本发明的另一个方面,提供了一种在使用内部LDGM码和外部LDGM码的基于级联的低密度生成器矩阵(LDGM)码的传输系统中的低密度生成器矩阵(LDGM)解码器,其中所述LDGM解码器把构成所述内部LDGM码的奇偶校验矩阵的多个奇偶校验节点分组以及使用所述奇偶校验节点组作为所述奇偶校验矩阵的校验节点。
最好,所述外部LDGM码的奇偶校验矩阵包括:使用伪随机算法产生的具有预定大小的第一系统比特部分;以及具有与第一系统比特部分的行大小相同的行大小的第一奇偶校验部分。
最好,所述内部LDGM码的奇偶校验矩阵包括:第二系统比特部分,其包括通过以预定的大小来扩展第一系统比特部分的每一行所产生的第一子矩阵以及通过使用伪随机算法来扩展第一奇偶校验矩阵所产生的第二子矩阵;以及以具有与第二系统比特部分的行大小相同的行大小的单位矩阵为形式的第二奇偶校验部分。
附图说明
结合附图,根据下面的详细描述,本发明的上述和其它目标、特征和优点将变得更加明显,其中:
图1是表示通常的LDGM码的奇偶校验矩阵的偶元图;
图2是以根据本发明的LDGM码编码/解码方法来产生奇偶校验矩阵的处理过程的概念性图;
图3A是图2中所示的外部奇偶校验矩阵的系统比特部分的第一行的偶元图;
图3B是通过扩展图2中所示的外部奇偶校验矩阵的系统比特部分的第一行所产生的矩阵的偶元图;
图3C是用于描述集成在图3B的偶元图中扩展的校验码的处理过程的偶元图;
图3D是在集成在图3B的偶元图中扩展的校验节点之后所给出的偶元图;
图4是说明应用到根据本发明的LDGM码编码/解码方法上的改进的信任传播算法(belief propagation algorithm)的概念性图;
图5是示意性说明通过应用根据本发明的LDGM码编码/解码方法所实现的级联的LDGM解码器的结构的方框图;
图6是比较在所建议的级联的LDGM码和传统的级联的LDGM码之间的模拟性能的曲线图;以及
图7是比较在所建议的级联的LDGM码和传统的级联的LDGM码之间的模拟性能的曲线图。
具体实施方式
现在将参照附图描述根据本发明的用于编码/解码级联的LDGM码的方法。
根据本发明的级联的LDGM码编码/解码方法通过扩展外部LDGM码来产生内部LDGM码并且在解码外部LDGM码中使用内部LDGM解码器。当需要时可以修改内部LDGM解码器。
本发明将外部LDGM码定义为(n1,n1-k,p)正规LDGM码,以及将内部LDGM码定义为(n2,n2-k,rp)正规码。这里,n1和n2分别表示外部LDGM码和内部LDGM码的长度;n1-k和n2-k分别表示用于外部LDGM码和内部LDGM码的奇偶校验方程式的数量;以及p和rp分别表示用于外部LDGM码和内部LDGM码的奇偶校验矩阵的系统部分中的每一个比特节点的边缘的数量。这里,k表示系统比特的数量,以及r和s=n1/(n1-k)是自然数。根据本发明的级联的LDGM码编码/解码方法利用伪随机算法首先产生外部LDGM码的奇偶校验矩阵,且然后通过将外部LDGM码的奇偶校验矩阵的每一行扩展到s行来产生内部LDGM码的奇偶校验矩阵。这里,每一个比特节点的边缘的数量增加r倍。为了描述的方便,外部LDGM码的奇偶校验矩阵将被称为“外部奇偶校验矩阵”以及内部LDGM码的奇偶校验矩阵将被称为“内部奇偶校验矩阵”。
图2是描述根据本发明的LDGM码编码/解码方法的概念性图。将参考(9,3,2)外部LDGM码和(18,9,4)内部LDGM码来描述本发明的一个实施例。
在图2中,外部奇偶校验矩阵被划分成与虚线的左手侧中的系统比特相对应的系统比特部分和与虚线的右手侧中的奇偶比特相对应的奇偶校验部分。外部奇偶校验矩阵的系统比特部分的每一行被扩展到3行。在这种情况中,每一个比特节点的边缘的数量增加2倍。在这种扩展处理中,为了性能最大化可以使用累加边缘成长(PEG)算法。可以利用伪随机算法来产生系统比特部分的构成内部LDGM码的奇偶校验矩阵的其它区域。
图3A是图2中所示的外部奇偶校验矩阵的系统比特部分的第一行的偶元图,以及图3B是通过扩展图2中所示的外部奇偶校验矩阵的系统比特部分的第一行所产生的矩阵的偶元图。
在图3A中,校验节点312连接到第一、第二、第四和第五比特节点321、322、324和325以及一个编码比特节点332。根据本发明,如果系统比特部分的第一行被扩展到3行矩阵元素(matrix component)并且利用偶元图来表示通过扩展所产生的矩阵元素,则产生三个校验节点341、342和343以及编码比特节点351、352和353之一连接到如图3B中所示的每一个校验节点。第一校验节点341连接到第一、第二、第五比特节点321、322和325;第二校验节点342连接到第二和第四比特节点322和324;以及第三校验节点343连接到第一、第四和第五比特节点321、324和325。
在解码处理中,如果构成内部LDGM码的奇偶校验矩阵的扩展的校验节点被集成进新的校验节点中,则结果变成等于外部LDGM码的奇偶校验矩阵的检验节点。
图3C和3D是集成在图3B的偶元图中扩展的校验码的处理过程的概念性图。如果如图3C中所示添加一个虚拟校验节点361和将编码节点与一个编码比特节点371进行组合并且然后如图3D中所示将扩展的校验节点集成进虚拟节点361中,则结果变成等于图3A的偶元图。
如果通过从如上所述的给定码中设计内部码来修改信任传播算法,则在外部码的解码期间可以使用内部解码器。图4是说明应用到根据本发明的LDGM码编码/解码方法上的改进的信任传播算法的概念性图。
通常,根据方程式(3)到方程式(5)来更新信任传播算法的校验节点消息。
在方程式(3)到方程式(5)中,N(m)表示除了列权重为1的比特节点之外的连接到校验节点m的一组比特节点,zmn表示与校验节点m相关联的比特节点n的先验概率,以对数似然率来表示,以及zm表示在校验节点m处的列权重为1的比特节点的先验概率,以对数似然率来表示。可以如方程式6来表示比特节点消息更新规则:
其中Fn表示在比特节点n的接收器处接收的先验概率,以对数似然率(LLR)来表示,以及M(n)\m表示除了校验节点m之外的、连接到比特节点n的一组校验节点。
为了解码级联的LDGM码,本发明首先使用内部解码器解码内部码并且然后在对同一解码器进行轻微的修改之后解码外部码。
如果通过S(j)来表示从外部码的校验节点j所扩展的一组内部校验节点和通过Cj来表示在S(j)中包括的新的校验节点(虚拟校验节点),则那么在Cj处可以从方程式(3)和方程式(4)中推导出方程式(7)。
在方程式(7)中,因为在内部比特节点之间的边缘的数量为大于在外部比特码之间的边缘的数量的r倍,所以从比特节点传播到虚拟校验节点Cj的同一消息被乘以r的平方。因此,在方程式(5)中给出的第r个路径必须在虚拟校验节点Cj处被获取。其后,方程式(4)和方程式(5)除了利用T′j替代Tm之外彼此相等。对于比特节点消息更新规则,因为在每一个比特节点处将来自虚拟校验节点Cj的同一消息添加r倍,所以方程式(6)被修改为方程式(8)。
如上所述,应用根据本发明的一个实施例的LDGM码编码/解码方法能减少解码器复杂性。最好在内部编码器和外部编码器之间安装比特交织器以便改善LDGM码的性能。
图5是示意性说明通过应用根据本发明的LDGM码编码/解码方法所实现的级联的LDGM解码器的结构的方框图。
与包括内部解码器和外部解码器的传统的级联的LDGM解码器不同,根据本发明的新的LDGM解码器包括内部解码器和交织器。如图5中所说明的,内部解码器510的输出比特流在被交织器520交织之后被输入回内部解码器510。所交织的输出等于到传统的外部解码器的输入。结果是,本发明利用一个解码器解码外部和内部码这两者。通过以相同的方法将解码器的结构应用到编码器,实现具有低复杂性的编码器是可能的。
图6和7是比较在所建议的级联的LDGM码和传统的级联的LDGM码之间的模拟性能的曲线图。
为了模拟,在加性白高斯噪声(AWGN)信道环境中使用具有码率为0.5的(20000,10000,6)内部码和具有码率为0.95的(10000,500,3)外部码,以及对于传统的级联的LDGM码和所建议的级联的LDGM码这两者都使用相同的外部码。使用PEG算法来创建用于传统的级联的LDGM码的内部码,以及根据本发明通过扩展外部编码器来创建所建议的内部码。
从图6中能注意到当在误码率(BER)为10-5处应用交织时,所建议的级联的LDGM码和传统的级联的LDGM码显示出几乎相似的性能。
图7,其为代码字长度为2000的级联的LDGM码的性能曲线,显示出与图6的结果相似的结果。结果是,应用所建议的级联的LDGM码能通过仅仅使用一个解码器来获得与传统的级联的LDGM码的性能几乎相似的性能。
正如可以从上述的描述中所理解的,根据本发明的级联的LDGM码编码/解码方法在解码器的实现期间能利用一个内部解码器来解码外部码,这是因为它通过扩展外部LDGM码的奇偶校验矩阵的每一行来从外部LDGM码中产生内部LDGM码,从而对减少解码复杂性做出贡献。
虽然已经参考本发明的特定实施例来显示和描述了本发明,但是本领域技术人员将理解,在不脱离由所附权利要求所限定的本发明的精神和范围的情况下,这里可以做出各种形式和细节上的变化。
Claims (17)
1.一种在基于级联的低密度生成器矩阵(LDGM)码的传输系统中的解码方法,用于使用包括映射到系统比特的系统比特部分和映射到奇偶比特的奇偶校验部分的奇偶校验矩阵来检测信号,所述方法包括如下步骤:
使用伪随机算法来产生具有预定大小的外部码奇偶校验矩阵;
使用所述外部码奇偶校验矩阵来产生内部码奇偶校验矩阵;以及
使用所述内部码奇偶校验矩阵来解码接收信号。
2.根据权利要求1所述的解码方法,其中,所述外部码奇偶校验矩阵产生步骤包括:
使用所述伪随机算法来产生具有预定大小的第一系统比特部分;以及
将以具有相同的行大小的单位矩阵为形式的第一奇偶校验部分添加到第一系统比特部分上。
3.根据权利要求2所述的解码方法,其中,所述内部码奇偶校验矩阵产生步骤包括:
将所述外部码奇偶校验矩阵的第一系统比特部分的每一行扩展到具有预定行大小的子矩阵;
使用所述伪随机算法来扩展第一奇偶校验部分;
通过安置所扩展的子矩阵和所扩展的第一奇偶校验部分来产生所述内部码奇偶校验矩阵的第二系统比特部分;以及
将以具有相同的行大小的单位矩阵为形式的第二奇偶校验部分添加到第二系统比特部分上。
4.根据权利要求3所述的解码方法,其中,通过使用累加边缘成长算法来扩展第一系统比特部分。
5.一种在基于级联的低密度生成器矩阵(LDGM)码的传输系统中的编码方法,用于使用包括映射到系统比特的系统比特部分和映射到奇偶比特的奇偶校验部分的奇偶校验矩阵来检测信号,所述方法包括:
使用伪随机算法来产生具有预定大小的外部码奇偶校验矩阵;
使用所述外部码奇偶校验矩阵来产生内部码奇偶校验矩阵;
使用所述内部码奇偶校验矩阵来产生生成器矩阵;以及
使用所述生成器矩阵来级联地编码传输信号。
6.根据权利要求5所述的编码方法,其中,所述外部码奇偶校验矩阵产生步骤包括:
使用所述伪随机算法来产生具有预定大小的第一系统比特部分;以及
将以具有相同的行大小的单位矩阵为形式的第一奇偶校验部分添加到第一系统比特部分上。
7.根据权利要求6所述的编码方法,其中,所述内部码奇偶校验矩阵产生步骤包括:
将所述外部码奇偶校验矩阵的第一系统比特部分的每一行扩展到具有预定行大小的子矩阵;
使用所述伪随机算法来扩展第一奇偶校验部分;
通过安置所扩展的子矩阵和所扩展的第一奇偶校验部分来产生所述内部码奇偶校验矩阵的第二系统比特部分;以及
将以具有相同的行大小的单位矩阵为形式的第二奇偶校验部分添加到第二系统比特部分上,从而产生内部码奇偶校验矩阵。
8.根据权利要求7所述的编码方法,其中,通过使用累加边缘成长算法来扩展第一系统比特部分。
9.一种在基于级联的低密度生成器矩阵(LDGM)码的传输系统中的编码方法,用于使用包括映射到系统比特的系统比特部分和映射到奇偶比特的奇偶校验部分的奇偶校验矩阵来检测信号,所述方法包括:
使用伪随机算法来产生具有预定大小的外部码奇偶校验矩阵;
使用所述外部码奇偶校验矩阵来产生内部码奇偶校验矩阵;
使用所述内部码奇偶校验矩阵来产生内部生成器矩阵;
使用所述外部码奇偶校验矩阵来产生外部生成器矩阵;以及
使用所述生成器矩阵来级联地编码传输信号。
10.根据权利要求9所述的编码方法,其中,所述外部码奇偶校验矩阵产生步骤包括:
使用所述伪随机算法来产生具有预定大小的第一系统比特部分;以及
将以具有相同的行大小的单位矩阵为形式的第一奇偶校验部分添加到第一系统比特部分上,从而产生外部码奇偶校验矩阵。
11.根据权利要求10所述的编码方法,其中,所述内部码奇偶校验矩阵产生步骤包括:
将所述外部码奇偶校验矩阵的第一系统比特部分的每一行扩展到具有预定行大小的子矩阵;
使用所述伪随机算法来扩展第一奇偶校验部分;
通过安置所扩展的子矩阵和所扩展的第一奇偶校验部分来产生所述内部码奇偶校验矩阵的第二系统比特部分;以及
将以具有相同的行大小的单位矩阵为形式的第二奇偶校验部分添加到第二系统比特部分上,从而产生内部码奇偶校验矩阵。
12.根据权利要求11所述的编码方法,其中,通过使用累加边缘成长算法来扩展第一系统比特部分。
13.一种在使用内部低密度生成器矩阵(LDGM)码和外部LDGM码的基于级联的LDGM码的传输系统中的低密度生成器矩阵(LDGM)解码器,
其中所述LDGM解码器把构成所述内部LDGM码的奇偶校验矩阵的多个奇偶校验节点分组以及使用所述奇偶校验节点组作为所述奇偶校验矩阵的校验节点。
14.根据权利要求13所述的LDGM解码器,其中,所述外部LDGM码的奇偶校验矩阵包括:
使用伪随机算法产生的具有预定大小的第一系统比特部分;以及
具有与第一系统比特部分的行大小相同的行大小的第一奇偶校验部分。
15.根据权利要求14所述的LDGM解码器,其中,所述内部LDGM码的奇偶校验矩阵包括:
第二系统比特部分,其包括通过以预定的大小来扩展第一系统比特部分的每一行所产生的第一子矩阵以及通过使用伪随机算法来扩展第一奇偶校验矩阵所产生的第二子矩阵;以及
以具有与第二系统比特部分的行大小相同的行大小的子矩阵为形式的第二奇偶校验部分。
16.根据权利要求15所述的LDGM解码器,其中,通过使用累加边缘成长算法来扩展第一系统比特部分的每一行。
17.根据权利要求13所述的LDGM解码器,还包括:交织器,用于交织解码器的输出信号并且将所交织的信号反馈回所述解码器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR28573/05 | 2005-04-06 | ||
KR1020050028573A KR20060106132A (ko) | 2005-04-06 | 2005-04-06 | 연접 ldgm 부호 부호화/복호화 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1855730A true CN1855730A (zh) | 2006-11-01 |
Family
ID=36913057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006100732560A Pending CN1855730A (zh) | 2005-04-06 | 2006-04-06 | 用于编码/解码级联的低密度生成器矩阵码的方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20070245211A1 (zh) |
EP (1) | EP1715590A1 (zh) |
KR (1) | KR20060106132A (zh) |
CN (1) | CN1855730A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009074024A1 (fr) * | 2007-12-07 | 2009-06-18 | Zte Corporation | Procédé de codage, dispositif de codage, procédé de décodage et dispositif de décodage pour des codes de matrice génératrice de faible densité |
WO2009076800A1 (zh) * | 2007-12-14 | 2009-06-25 | Zte Corporation | 一种低密度生成矩阵码的译码方法 |
CN101414833B (zh) * | 2007-10-19 | 2010-08-04 | 中兴通讯股份有限公司 | 低密度生成矩阵码的编码方法及装置 |
CN101459430B (zh) * | 2007-12-14 | 2010-12-08 | 中兴通讯股份有限公司 | 低密度生成矩阵码的编码方法及装置 |
CN109412607A (zh) * | 2017-08-16 | 2019-03-01 | 深圳市海思半导体有限公司 | 译码方法及装置 |
CN114598421A (zh) * | 2022-02-14 | 2022-06-07 | 中山大学 | 一种基于空间耦合低密度生成矩阵码的编译码系统 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101354731B1 (ko) * | 2007-04-05 | 2014-01-22 | 연세대학교 산학협력단 | 통신 시스템에서 연접 저밀도 생성 행렬 부호 부호화/복호장치 및 방법 |
CN101272223B (zh) * | 2008-04-30 | 2011-04-20 | 中兴通讯股份有限公司 | 一种低密度生成矩阵码的译码方法及装置 |
US8370711B2 (en) | 2008-06-23 | 2013-02-05 | Ramot At Tel Aviv University Ltd. | Interruption criteria for block decoding |
US9602236B2 (en) * | 2013-06-18 | 2017-03-21 | Samsung Electronics Co., Ltd. | Computing system with decoding adjustment mechanism and method of operation thereof |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7577207B2 (en) * | 2002-07-03 | 2009-08-18 | Dtvg Licensing, Inc. | Bit labeling for amplitude phase shift constellation used with low density parity check (LDPC) codes |
US7334181B2 (en) * | 2003-09-04 | 2008-02-19 | The Directv Group, Inc. | Method and system for providing short block length low density parity check (LDPC) codes |
US7958425B2 (en) * | 2004-02-19 | 2011-06-07 | Trelliware Technologies, Inc. | Method and apparatus for communications using turbo like codes |
-
2005
- 2005-04-06 KR KR1020050028573A patent/KR20060106132A/ko not_active Application Discontinuation
-
2006
- 2006-04-06 CN CNA2006100732560A patent/CN1855730A/zh active Pending
- 2006-04-06 EP EP06007306A patent/EP1715590A1/en not_active Withdrawn
- 2006-04-06 US US11/399,220 patent/US20070245211A1/en not_active Abandoned
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8291288B2 (en) | 2007-10-19 | 2012-10-16 | Zte Corporation | Method and device for encoding the low density generator matrix code |
CN101414833B (zh) * | 2007-10-19 | 2010-08-04 | 中兴通讯股份有限公司 | 低密度生成矩阵码的编码方法及装置 |
US8370700B2 (en) | 2007-12-07 | 2013-02-05 | Zte Corporation | Coding method, coding device, decoding method and decoding device for low density generator matrix code |
WO2009079891A1 (fr) * | 2007-12-07 | 2009-07-02 | Zte Corporation | Procédé de codage, dispositif de codage, procédé de décodage et dispositif de décodage pour code de matrice de générateur basse densité |
WO2009074024A1 (fr) * | 2007-12-07 | 2009-06-18 | Zte Corporation | Procédé de codage, dispositif de codage, procédé de décodage et dispositif de décodage pour des codes de matrice génératrice de faible densité |
CN101459429B (zh) * | 2007-12-14 | 2010-07-14 | 中兴通讯股份有限公司 | 一种低密度生成矩阵码的译码方法 |
CN101459430B (zh) * | 2007-12-14 | 2010-12-08 | 中兴通讯股份有限公司 | 低密度生成矩阵码的编码方法及装置 |
US8301961B2 (en) | 2007-12-14 | 2012-10-30 | Zte Corporation | Decoding method for low density generator matrix code |
WO2009076800A1 (zh) * | 2007-12-14 | 2009-06-25 | Zte Corporation | 一种低密度生成矩阵码的译码方法 |
CN109412607A (zh) * | 2017-08-16 | 2019-03-01 | 深圳市海思半导体有限公司 | 译码方法及装置 |
CN109412607B (zh) * | 2017-08-16 | 2022-08-26 | 深圳市海思半导体有限公司 | 译码方法及装置 |
CN114598421A (zh) * | 2022-02-14 | 2022-06-07 | 中山大学 | 一种基于空间耦合低密度生成矩阵码的编译码系统 |
CN114598421B (zh) * | 2022-02-14 | 2023-07-04 | 中山大学 | 一种基于空间耦合低密度生成矩阵码的编译码系统 |
Also Published As
Publication number | Publication date |
---|---|
US20070245211A1 (en) | 2007-10-18 |
EP1715590A1 (en) | 2006-10-25 |
KR20060106132A (ko) | 2006-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1855730A (zh) | 用于编码/解码级联的低密度生成器矩阵码的方法 | |
Ping et al. | Low-rate turbo-Hadamard codes | |
CA2560456C (en) | Apparatus and method for encoding and decoding block low density parity check codes with a variable coding rate | |
Boutros et al. | Generalized low density (Tanner) codes | |
CN1777082A (zh) | 基于预编码的并行卷积ldpc码的编码器及其快速编码方法 | |
EP2493079B1 (en) | Turbo-decoding with contention-free qpp interleavers | |
CN101162907B (zh) | 一种利用低密度奇偶校验码实现编码的方法及装置 | |
CN101005334B (zh) | 一种低密度奇偶校验码的混合自动请求重传包生成方法 | |
CN101039119A (zh) | 编码与解码的方法及系统 | |
JP5122480B2 (ja) | 高速な符号化方法および復号方法ならびに関連する装置 | |
CN1830170A (zh) | 对并行连接数据编码的方法、编码器和通信设备 | |
CN1753315A (zh) | 一种低密度奇偶校验码的编码方法 | |
Wang et al. | Free-ride coding for constructions of coupled LDPC codes | |
Sakzad et al. | Turbo lattices: Construction and error decoding performance | |
US20100050045A1 (en) | Method of generating a parity check matrix for ldpc encoding and decoding | |
CN101075812A (zh) | 一种并行级联结构的系统形式低密度码的构造方法 | |
CN1805291A (zh) | 一种低密度奇偶校验码并行编码方法及编码装置 | |
Baldi et al. | Interleaved product LDPC codes | |
Zeng et al. | Polar codes: Encoding/decoding and rate-compatible jointly design for HARQ system | |
KR20080088030A (ko) | 직렬연접 ldpc 부호기, 복호기 및 이를 이용한복호방법 | |
Nitzold et al. | Spatially coupled protograph-based LDPC codes for incremental redundancy | |
CN1254923C (zh) | 解码方法和设备 | |
WO2011144161A1 (zh) | 前向纠错方法、装置及系统 | |
CN102611465B (zh) | 结构化多元非规则重复累积码的编码器与编码方法 | |
Lopacinski et al. | Ultra high speed 802.11 n LDPC decoder with seven-stage pipeline in 28 nm CMOS |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |