WO2011144161A1 - 前向纠错方法、装置及系统 - Google Patents

前向纠错方法、装置及系统 Download PDF

Info

Publication number
WO2011144161A1
WO2011144161A1 PCT/CN2011/075194 CN2011075194W WO2011144161A1 WO 2011144161 A1 WO2011144161 A1 WO 2011144161A1 CN 2011075194 W CN2011075194 W CN 2011075194W WO 2011144161 A1 WO2011144161 A1 WO 2011144161A1
Authority
WO
WIPO (PCT)
Prior art keywords
code
matrix
error correction
ldpc
encoding
Prior art date
Application number
PCT/CN2011/075194
Other languages
English (en)
French (fr)
Inventor
周亮
文红
喻凡
常德远
Original Assignee
华为技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 华为技术有限公司 filed Critical 华为技术有限公司
Publication of WO2011144161A1 publication Critical patent/WO2011144161A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1142—Decoding using trapping sets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes

Definitions

  • the present invention relates to the field of communications, and in particular, to a forward error correction method, apparatus, and system. Background technique
  • FEC Forward Error Correction
  • the LDPC code has an error level due to the influence of the trap set, and its bit error rate no longer decreases as the signal-to-noise ratio increases.
  • the trap set is a set of bit numbers that cannot be correctly decoded and output after a large number of fixed iterations.
  • the error leveling is mainly determined by the size and distribution of the trap set.
  • the prior art uses a concatenated code structure to correct trap set errors, that is, corrects the error leveling caused by the trap set.
  • the concatenated code used in the prior art is not targeted, resulting in low error correction performance. Summary of the invention
  • the embodiment of the present invention provides a forward error correction method, apparatus and system.
  • the technical solution is as follows:
  • a forward error correction method comprising:
  • a low-density parity check LDPC code having a trap set (a , b ) according to system requirements, and constructing an algebraic code with error correction capability t according to the characteristics of the trap set (a , b ) and the frame structure of the data to be encoded And encoding the data to be encoded according to the encoder of the concatenated code;
  • t is a number of correctable error bits in one codeword bit of the algebraic code
  • the a is the number of variable nodes corresponding to the trap set
  • the number of connections between the b and the variable node is The number of odd check nodes.
  • a forward error correction device comprising:
  • a first encoding module configured to perform first encoding on the encoded data to be encoded according to the error correction capability t;
  • a second encoding module configured to perform a second encoding on the encoding result output by the first encoding module according to the low density parity check LDPC code having the trap set (a, b);
  • t is a number of correctable error bits in one codeword bit of the algebraic code
  • the a is the number of variable nodes corresponding to the trap set
  • the number of connections between the b and the variable node is The number of odd check nodes.
  • a forward error correction device comprising:
  • a first decoding module configured to perform first decoding on the encoded data according to the low density parity check LDPC code having the trap set (a, b);
  • a second decoding module configured to perform a second decoding on the decoding result output by the first decoding module according to the algebraic code with the error correction capability t;
  • t is a number of correctable error bits in one codeword bit of the algebraic code
  • the a is the number of variable nodes corresponding to the trap set
  • the number of connections between the b and the variable node is The number of odd check nodes.
  • a forward error correction system comprising: a first forward error correction device and a second forward error correction device;
  • the first forward error correction device is the first forward error correction device
  • the second forward error correction device is the second forward error correction device.
  • an LDPC code with a typical trap set according to system requirements, and constructing a corresponding algebraic code according to the characteristics of the trap set and the frame structure of the encoded data, the matching performance between the LDPC code and the algebraic code is improved, and the obtained cascade is obtained.
  • the code is more targeted, thereby effectively suppressing or eliminating the error leveling layer, so that the FEC correction error rate satisfies the system requirement of low bit error rate.
  • FIG. 1 is a flowchart of a forward error correction method according to Embodiment 1 of the present invention.
  • FIG. 2 is a flowchart of a forward error correction method according to Embodiment 2 of the present invention.
  • FIG. 3 is a bipartite diagram of an LDPC code according to Embodiment 2 of the present invention.
  • FIG. 4 is a schematic diagram of a simulation performance curve of an LDPC code according to Embodiment 2 of the present invention.
  • FIG. 5 is a schematic structural diagram of a data frame according to Embodiment 2 of the present invention.
  • FIG. 6 is a schematic structural diagram of an encoder and a decoder of a concatenated code according to Embodiment 2 of the present invention
  • FIG. 2 is a schematic diagram showing a performance curve of a concatenated code according to Embodiment 2 of the present invention
  • FIG. 8 is a schematic structural diagram of a forward error correction device according to Embodiment 3 of the present invention.
  • FIG. 9 is a schematic structural diagram of a forward error correction device according to Embodiment 4 of the present invention.
  • FIG. 10 is a schematic structural diagram of a forward error correction system according to Embodiment 5 of the present invention. detailed description
  • this embodiment provides a forward error correction method.
  • the method is specifically as follows: 101: Construct an LDPC code having a trap set (a, b) according to system requirements, and according to a trap set (a, b) The feature of the frame and the frame structure of the data to be encoded construct an algebraic code whose error correction capability is t; the code to be encoded according to the code of the concatenated code is encoded.
  • t is the number of correctable error bits in one codeword bit of the algebraic code
  • a is the number of variable nodes corresponding to the trap set
  • b is the number of check nodes with the number of connected lines between the variable nodes being odd .
  • the method provided in this embodiment improves the matching between the LDPC code and the algebraic code by constructing an LDPC code having a typical trap set according to system requirements, and constructing a corresponding algebraic code according to the characteristics of the trap set and the frame structure of the encoded data.
  • the performance makes the obtained concatenated code more specific, thereby effectively suppressing or eliminating the error leveling layer, so that the FEC correcting bit error rate satisfies the system requirement of low bit error rate.
  • the present embodiment provides a forward error correction method, which constructs an LDPC code having a typical trap set according to system requirements, and constructs a corresponding generation number according to the characteristics of the trap set, and cascades the code according to the generation number and the LDPC code.
  • the encoder of the concatenated code is encoded to eliminate the error leveling caused by the trap set.
  • the present embodiment provides a detailed description of the method provided in this embodiment by constructing an LDPC code having a trap set (4, 4) and constructing a BCH (Bose Ray-Chaudhur i Hocquenghem) code as an example. Referring to FIG. 2, the process of the method provided in this embodiment is specifically as follows:
  • the LDPC code is a linear block code having a code length of n and an information bit length of k, which can be expressed as (n, k).
  • the specific LDPC code (n, k) can be determined. Then, when the LDPC code having the trap set (4, 4) is constructed according to the system requirements, the specific steps include:
  • An LDPC code having a trap set (4, 4) is constructed by a finite geometry method based on the determined codeword length range and overhead range of the LDPC code.
  • the specific system requirements are not limited.
  • the FEC maximum coding overhead is required to be 20%, and the FEC codec implementation complexity is required, such as an ASIC (Application Specific Integrated Circuit).
  • the integrated circuit the number of gates is not more than 30 million; performance required to have high gain, such as a net coding gain lldB above; after FEC correction required BER can reach 10-15, i.e., the required FEC error floor below 10-15.
  • the LDPC codeword length is limited to 10000 - 20000 according to system complexity requirements such as implementation complexity and coding gain and overhead.
  • the cascading algebraic code is required as the outer code to correct the residual error after LDPC decoding, and the LDPC error leveling layer is reduced or eliminated; and the LDPC code has a larger overhead, and its gain.
  • the cost of the LDPC code is about 18% according to the maximum 20% coding overhead requirement of the system, which not only reserves the coding overhead space for the concatenated outer code, but also ensures the overhead of the LDPC code as much as possible.
  • a plurality of LDPC codes (n, k) can be constructed by the finite geometry method, but in order to make the constructed LDPC code have a typical trap set. (4, 4), therefore, the method provided in this embodiment can determine the trap by simulation after constructing the LDPC code from the finite geometry. Whether the set is (4, 4).
  • the LDPC code satisfies the overhead requirement of the system.
  • the LDPC code can be equivalently described by a check matrix ⁇ ) , although, the columns of the matrix are variable nodes, the behavior check nodes of the matrix, the number of “1”s in the variable node and the check node are nodes.
  • the bipartite graph can also represent the LDPC code, and can graphically represent the encoding and decoding characteristics of the LDPC code.
  • the check node connected to the variable node is the variable node.
  • An adjacent check node, the variable node connected to the check node is a variable node adjacent to the check node.
  • a schematic diagram of a bipartite graph of the LDPC code provided in Embodiment 2 of the present invention is shown in FIG. 3.
  • C is the check node
  • V is the variable node, where 4 is the number of trap set variable nodes V0, VI, V2, and V3
  • 2 is the set with the trap set variable
  • the number of connections between nodes is an odd number of check nodes
  • Check node C 3 in FIG. 3, and C6, the number of connections between the two check nodes are variable nodes 1 odd.
  • the H matrix size of the LDPC (13299, 11285) code constructed by this step is 2046 ⁇ 13299, and the form of the unitary matrix is as follows:
  • the unitary matrix is composed of 2 X 13 sub-matrices h, and each sub-matrix is a cyclic right shift matrix with a row weight of 2, that is, each sub-matrix has 2 "1"s per line, and the rest is “0", and the next line is "1".
  • the position of " is rotated right by one position at the position of the previous line "1".
  • the subscript of h indicates the position of the submatrix in the H matrix, as shown by 2, the submatrix in the first row and the second column of the H matrix.
  • the first row of the H matrix of the LDPC (13299, 11285) code, the first row of the 13 sub-matrices, the first row "1" (a total of 2 ⁇ 13 26), is located at:
  • the second row of the ⁇ matrix The first column of the 13 submatrix "1" is located at the following column number:
  • the LDPC code simulation performance curve provided by the second embodiment of the present invention is shown in FIG. 4, and can be seen by the Monte Carlo simulation performance curve of the LDPC (13299, 11285) code shown in FIG. 4, at BER (Bi t Error leveling error rate, Bit error rate) / FER (Frame error rate, a frame error rate) appears to 10- 9, i.e., the bit error rate or frame error rate performance curve at high signal to noise ratio, i.e. with the letter The noise ratio (Eb/ ⁇ ) increases, and the BER and FER no longer decrease.
  • the trap set of the LDPC code has two types of (4, 4) trap sets, and the two types of (4, 4) trap sets can be expressed as:
  • c is the bit in the trap set
  • the subscript indicates the position of the bit in the sequence of codewords, and i is any integer.
  • the error correction capability of the algebraic code can be determined according to the characteristics of the trap set (4, 4). t, determining the information bit length of the algebraic code according to the frame structure of the data to be encoded, and determining the overhead range of the algebraic code according to the overhead of the LDPC code; constructing the algebraic code according to the determined error correction capability, information bit length and overhead range of the algebraic code.
  • the error correction capability t of the constructed BCH code and the information bit length k thereof are determined according to the frame structure of the data to be encoded and the LDPC code trap set feature. Since the interval between consecutive 3 bits of the 4 bits of the trap set (4, 4) of the LDPC (13299, 11285) code does not exceed 3824, the error correction capability t of the BCH can be determined to be 3, and t is the generation. The number of error bits can be corrected within one codeword bit of the digital.
  • the data frame structure provided by the second embodiment of the present invention is as shown in FIG. 5, and the 0TU4 frame structure is shown in FIG.
  • the first 3824 columns in the frame structure are load data information, including frame header overhead (FA0H) and frame overhead.
  • F0H frame header overhead
  • OFTUkOH OTUk payload
  • the information bit of the 0TU4 frame structure is an integral multiple of 3824
  • the information bit length k' of the BCH code can be determined as 3824. Since the overhead of the entire concatenated code is limited to 20%, the overhead of the LDPC is designed to be 17.85%. Therefore, the overhead of the BCH code should be within 20%_17.85%. For this, the embodiment is constructed.
  • the BCH code is (3860, 3824), and the coding overhead of the BCH code (3860, 3824) is 0.94 %, and the entire concatenated code overhead is 19.55 %, thus meeting the system overhead requirement.
  • the generator polynomial of the BCH (3860, 3824) code is:
  • M i (x) Y (x - a pj )
  • Mi (x) is the minimum polynomial and ⁇ is the root of the binary primitive polynomial X 12 + X 11 + X 8 + X 6 + 1 .
  • the BCH (3860, 3824) code is used as the outer code, and the information bit is 3824, which can be well matched with the 0TU4 frame structure, and the BCH encoded frame structure as shown in FIG. 5 is obtained, and the columns 3825 to 3860 are the BCH code check. Bit. Encoding the data to be encoded according to the encoder of the concatenated code;
  • the data to be encoded when encoding the data to be encoded according to the encoder of the concatenated code, the data to be encoded is first encoded according to the length of the information bit of the algebraic code, and the first encoding result is output;
  • the coding result is encoded by the LDPC code according to the information bit length of the LDPC code, and the second coding result is output.
  • the encoder structure of the concatenated code provided in the second embodiment is as shown in FIG. 6.
  • the encoding process of this step is:
  • the data to be encoded is first grouped into a data group of 3824 bits, and the first code is obtained by a code BCH (3860, 3824) code encoder to obtain a plurality of 3860 bits of encoded data; then, every 11285 bits of data is sent to the LDPC (1 3299). , 11285) The encoder of the code performs the second encoding to obtain the LDPC encoded data.
  • a code BCH 3860, 3824
  • the encoded data is transmitted through a channel and then decoded to complete the transmission of information.
  • the channel can be a high speed optical transmission channel
  • the decoding process can be as described in the following steps.
  • the decoder that obtains the concatenated code by cascading the LDPC code as an inner code and an algebraic code as an outer code can be as shown in FIG. 6.
  • the coding result is first decoded by the LDPC code according to the information bit length of the LDPC code, and the LDPC code is decoded.
  • the data decoded by the LDPC code is decoded by the second generation according to the information bit length of the algebraic code, and the decoding result is output.
  • the inter-limitation when the signal-to-noise ratio (EbNo) is 3.78 dB, 3.80 dB, simulates 10 million data without errors, and the dotted line indicates the expected trend.
  • the error correction performance can be calculated by the following formula: where p is the LDPC code after decoding The number of error bits in .
  • the BCH (3860, 3824) code provided in this embodiment is used as the coding mode of the outer code direct LDPC (13299, 11285) code as the inner code, which can effectively correct the trap of the LDPC code. 4 sets any bit error (4, 4) caused by the LDPC (13299, 11285) of the code error floor is effectively suppressed and eliminated and BER after correction can reach 10-15, to meet the system requirements for low error rate.
  • the LDPC code and the BCH code need not be constructed each time when the system requirements are not changed, and the embodiment is constructed.
  • the LDPC code and the BCH code can be used multiple times, and thus the method provided in this embodiment has high practicability.
  • the method provided in this embodiment improves the matching between the LDPC code and the algebraic code by constructing an LDPC code having a typical trap set according to system requirements, and constructing a corresponding algebraic code according to the characteristics of the trap set and the frame structure of the encoded data.
  • the performance makes the obtained concatenated code more specific, thereby effectively suppressing or eliminating the error leveling layer, so that the FEC correcting bit error rate satisfies the system requirement of low bit error rate.
  • this embodiment provides a forward error correction device, where the device includes:
  • the first encoding module 801 is configured to perform first encoding on the encoded data to be encoded according to the error correction capability t;
  • a second encoding module 802 configured to perform a second encoding on the encoding result output by the first encoding module 801 according to the LDPC code having the trap set (a, b);
  • t is the number of correctable error bits in one codeword bit of the algebraic code
  • a is the number of variable nodes corresponding to the trap set
  • b is the number of check nodes with the number of connected lines between the variable nodes being odd .
  • the first encoding module 801 is specifically configured to perform the first encoding of the data to be encoded according to the BCH (3860, 3824) code with the error correction capability of 3;
  • the generator polynomial of the BCH (3860, 3824) code is: 5 ( )
  • Mi (x) is the minimum polynomial and ⁇ is the root of the binary primitive polynomial x 12 + x" + x s + x 6 + 1.
  • the second encoding module 802 is specifically configured to perform second encoding on the encoding result output by the first encoding module 801 according to the LDPC (13299, 11285) code having the trap set (4, 4);
  • the H matrix of the LDPC (13299, 11285) code is 2046 13299, and the form of the unitary matrix is:
  • the H matrix is composed of 2 x 13 sub-matrices h, each sub-matrix is a cyclic right shift matrix with a row weight of 2, each sub-matrix has 2 "1"s per line, the rest is “0", and the next row is "1" The position is rotated right by one bit at the position of the previous line "1", and the subscript of h indicates the position of the submatrix in the H matrix;
  • the first row of the H matrix The first column of the 13 submatrices The position number of the "1" is:
  • forward error correction device provided in this embodiment can be used multiple times without any change in system requirements.
  • the apparatus provided in this embodiment performs the first coding by using the algebraic code with the error correction capability t, and performs the second coding by using the LDPC code with the trap set (a, b), and guarantees the LDPC code and generation. Based on the matching performance between the digital, the obtained concatenated code is more targeted, thereby effectively suppressing or eliminating the error leveling layer, so that the FEC correcting bit error rate satisfies the system requirement of low bit error rate.
  • the embodiment provides a forward error correction device, and the device includes: a first decoding module 901, configured to perform first decoding on the encoded data according to the LDPC code having the trap set (a, b);
  • the second decoding module 902 is configured to perform second decoding on the decoding result output by the first decoding module 901 according to the algebraic code with the error correction capability t;
  • t is the number of correctable error bits in one codeword bit of the algebraic code
  • a is the number of variable nodes corresponding to the trap set
  • b is the number of check nodes with the number of connected lines between the variable nodes being odd .
  • the first decoding module 901 is specifically configured to perform first decoding on the encoded data according to the LDPC (13299, 11285) code having the trap set (4, 4);
  • the H matrix size of the LDPC (13299, 11285) code is 2046 13299, and the form of the unitary matrix is:
  • the H matrix is composed of 2 x 13 sub-matrices h, each sub-matrix is a cyclic right shift matrix with a row weight of 2, each sub-matrix has 2 "1"s per line, the rest is “0", and the next row is "1" The position is rotated right by one bit at the position of the previous line "1", and the subscript of h indicates the position of the submatrix in the H matrix;
  • the first row of the H matrix The first column of the 13 submatrices The position number of the "1" is:
  • the second decoding module 902 is specifically configured to perform a second decoding on the decoding result output by the first decoding module according to the BCH (3860, 3824) code with an error correction capability of 3;
  • the generator polynomial of the BCH (3860, 3824) code is:
  • Mi (x) is the minimum polynomial and ⁇ is the root of the binary primitive polynomial x 12 + x" + x s + X 6 + 1.
  • forward error correction device provided in this embodiment can be used multiple times without any change in system requirements.
  • the apparatus provided in this embodiment performs the first decoding by using the LDPC code having the trap set (a, b), and performs the second decoding by using the algebraic code with the error correction capability t, thereby ensuring the LDPC. Based on the matching performance between the code and the algebraic code, the obtained concatenated code is more targeted, thereby effectively suppressing or eliminating the error leveling layer, so that the FEC correction error rate satisfies the system requirement of low bit error rate.
  • the present embodiment provides a forward error correction system.
  • the system includes: a first forward error correction device 1001 and a second forward error correction device 1 002.
  • the first forward error correction device 1001 is the forward error correction device provided in the third embodiment
  • the second forward error correction device 1002 is the forward error correction device provided in the fourth embodiment.
  • the forward error correction system performs the first coding by using the algebraic code with the error correction capability t, and performs the second coding by using the LDPC code with the trap set (a, b), and uses the same.
  • the LDPC code with the trap set (a, b) is decoded for the first time, and the second decoding is performed by the algebraic code with the error correction capability t, thereby ensuring the matching performance between the LDPC code and the algebraic code, so that the matching performance between the LDPC code and the algebraic code is ensured.
  • the cascading code to be obtained is more targeted, thereby effectively suppressing or eliminating the error leveling layer, so that the FEC correction error rate satisfies the system requirement of low error rate.
  • the forward error correction device provided in the foregoing embodiment is only illustrated by the division of each functional module in the error correction. In actual applications, the function distribution may be completed by different functional modules as needed. The internal structure of the device is divided into different functional modules to complete all or part of the functions described above.
  • the forward error correction apparatus and system provided by the foregoing embodiments are in the same concept as the forward error correction method embodiment, and the specific implementation process is described in detail in the method embodiment, and details are not described herein.

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明公开了一种前向纠错方法、装置及系统，属于通信领域。方法包括：根据系统要求构造具有陷阱集（a，b）的LDPC码，并根据陷阱集（a，b）的特征及待编码数据的帧结构构造纠错能力为t的代数码（101）；将代数码作为外码与作为内码的LDPC码进行级联后得到级联码，并根据级联码的编码器对待编码数据进行编码（102）。本发明通过根据系统要求构造具有典型陷阱集的LDPC码，并根据陷阱集的特征及编码数据的帧结构构造对应的代数码，从而提高了LDPC码与代数码之间的匹配性能，使得到的级联码更具针对性，从而有效抑制或消除错误平层，使得FEC纠后误码率满足低误码率的系统要求。

Description

前向纠错方法、 装置及系统 本申请要求于 2010 年 11 月 25 日提交中国专利局、 申请号为 201010574726.8 , 发明名称为"前向纠错方法、 装置及系统"的中国专利申请的 优先权， 其全部内容通过引用结合在本申请中。 技术领域
本发明涉及通信领域， 特别涉及一种前向纠错方法、 装置及系统。 背景技术
随着光传输系统的发展， 对 FEC ( Forward Error Correct ion, 前向纠错） 技术提出了更高的要求， 特别是 l OOGbps长距离光传输系统的发展， 要求 FEC的 纠后误码率低于 10—15 , 且需要提高 FEC的开销到 20 % , 以获得更高增益性能。 由 于 LDPC ( Low Dens i ty Par i ty Check, 低密度奇偶校验）码具有逼近香农限的 译码性能和可并行实现的编译码算法，它逐渐成为了适用于 l OOGbps高速光传输 系统的极具潜力的纠错码。
但在信噪比相对较高的情况下， LDPC码由于陷阱集的影响而出现了错误平 层， 且随着信噪比的升高其误比特率不再降低。 其中， 陷阱集是经过较大固定 迭代次数仍不能正确译码输出的比特序号集。 错误平层主要由陷阱集的大小和 分布决定。 现有技术釆用级联码结构纠正陷阱集差错， 即纠正陷阱集导致的错 误平层， 然而现有技术釆用的级联码不具针对性， 导致纠错性能不高。 发明内容
为了消除陷阱集的影响， 降低错误平层， 从而提高纠错性能， 本发明实施 例提供了一种前向纠错方法、 装置及系统。 所述技术方案如下：
一方面， 提供了一种前向纠错方法， 所述方法包括：
根据系统要求构造具有陷阱集（a , b )的低密度奇偶校验 LDPC码， 并根据 所述陷阱集（a , b )的特征及待编码数据的帧结构构造纠错能力为 t的代数码； 并根据所述级联码的编码器对所述待编码数据进行编码； 其中， 所述 t为代数码的一个码字比特内可纠正错误比特数， 所述 a为陷 阱集对应的变量节点的个数， 所述 b为与所述变量节点之间的连线数是奇数的 校验节点的个数。
另一方面， 提供了一种前向纠错装置， 所述装置包括：
第一编码模块， 用于根据纠错能力为 t的代数码对待编码数据进行第一次 编码；
第二编码模块， 用于根据具有陷阱集（ a , b )的低密度奇偶校验 LDPC码对 所述第一编码模块输出的编码结果进行第二次编码；
其中， 所述 t为代数码的一个码字比特内可纠正错误比特数， 所述 a为陷 阱集对应的变量节点的个数， 所述 b为与所述变量节点之间的连线数是奇数的 校验节点的个数。
还提供了一种前向糾错装置， 所述装置包括：
第一译码模块， 用于根据具有陷阱集（a , b )的低密度奇偶校验 LDPC码对 编码数据进行第一次译码；
第二译码模块， 用于根据纠错能力为 t的代数码对所述第一译码模块输出 的译码结果进行第二次译码；
其中， 所述 t为代数码的一个码字比特内可纠正错误比特数， 所述 a为陷 阱集对应的变量节点的个数， 所述 b为与所述变量节点之间的连线数是奇数的 校验节点的个数。
还提供了一种前向糾错系统， 所述系统包括： 第一前向糾错装置及第二前 向纠错装置；
所述第一前向糾错装置如上述第一种前向糾错装置， 所述第二前向糾错装 置如上述第二种前向纠错装置。
本发明实施例提供的技术方案的有益效果是：
通过根据系统要求构造具有典型陷阱集的 LDPC码，并根据陷阱集的特征及 编码数据的帧结构构造对应的代数码，从而提高了 LDPC码与代数码之间的匹配 性能， 使得到的级联码更具针对性， 从而有效抑制或消除错误平层， 使得 FEC 纠后误码率满足低误码率的系统要求。
附图说明
为了更清楚地说明本发明实施例中的技术方案， 下面将对实施例描述中所 需要使用的附图作简单地介绍， 显而易见地， 下面描述中的附图仅仅是本发明 的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下， 还可以根据这些附图获得其他的附图。
图 1是本发明实施例一提供的前向纠错方法流程图；
图 2是本发明实施例二提供的前向纠错方法流程图；
图 3是本发明实施例二提供的 LDPC码的二分图示意图；
图 4是本发明实施例二提供的 LDPC码仿真性能曲线示意图；
图 5是本发明实施例二提供的数据帧结构示意图；
图 6是本发明实施例二提供的级联码的编码器及译码器的结构示意图； 图 Ί是本发明实施例二提供的级联码的性能曲线示意图；
图 8是本发明实施例三提供的前向纠错装置结构示意图；
图 9是本发明实施例四提供的前向纠错装置结构示意图；
图 10是本发明实施例五提供的前向纠错系统结构示意图。 具体实施方式
为使本发明的目的、 技术方案和优点更加清楚， 下面将结合附图对本发明 实施方式作进一步地详细描述。
实施例一
参见图 1 , 本实施例提供了一种前向纠错方法， 该方法流程具体如下： 101： 根据系统要求构造具有陷阱集（a , b )的 LDPC码， 并根据陷阱集（a , b ) 的特征及待编码数据的帧结构构造纠错能力为 t的代数码； 根据级联码的编码器对待编码数据进行编码。
其中， t为代数码的一个码字比特内可纠正错误比特数， a为陷阱集对应的 变量节点的个数， b为与变量节点之间的连线数是奇数的校验节点的个数。
本实施例提供的方法， 通过根据系统要求构造具有典型陷阱集的 LDPC码， 并根据陷阱集的特征及编码数据的帧结构构造对应的代数码，从而提高了 LDPC 码与代数码之间的匹配性能， 使得到的级联码更具针对性， 从而有效抑制或消 除错误平层， 使得 FEC纠后误码率满足低误码率的系统要求。 实施例二
本实施例提供了一种前向纠错方法， 该方法通过根据系统要求构造具有典 型陷阱集的 LDPC码， 并根据陷阱集的特征构造对应的代数码， 按照代数码与 LDPC码级联后的级联码的编码器进行编码， 从而消除陷阱集导致的错误平层。 为了便于说明， 本实施例以构造具有陷阱集（4, 4)的 LDPC码， 构造的代数码 为 BCH ( Bose Ray-Chaudhur i Hocquenghem )码为例， 对本实施例提供的方法 进行详细说明。 参见图 2, 本实施例提供的方法流程具体如下：
201： 根据系统要求构造具有陷阱集（4, 4) 的 LDPC码；
具体地， LDPC码是一种码长为 n、 信息位长度为 k的线性分组码， 可表示 为 （n, k)。 在确定 LDPC码的码长及信息位长度之后， 即可确定出具体的 LDPC 码（n, k)。 则该步骤在根据系统要求构造具有陷阱集（4, 4) 的 LDPC码时， 具体包括：
根据系统要求确定 LDPC码的码字长度范围及开销范围；
根据确定的 LDPC码的码字长度范围及开销范围，由有限几何法构造具有陷 阱集（4, 4) 的 LDPC码。
其中，本实施例不对具体的系统要求进行限定，对于 lOOGbps高速光传输系 统，要求 FEC最大编码开销为 20%, 要求 FEC编解码实现复杂度具有可实现性， 如 ASIC (Application Specific Integrated Circuit, 专用集成电路） 门数不超 过 3000万门； 要求具有高的增益性能， 如 lldB 以上净编码增益； 要求 FEC纠后 误码率可以达到 10—15, 也就是说， 要求 FEC的错误平层低于 10—15。
由于 LDPC的码长越长， 其增益性能将越好， 但实现复杂度更高， 因此， 根 据实现复杂度和编码增益、 开销等系统参数要求， 本实施例限定 LDPC码字长度 在 10000 - 20000范围内。 由于单个 LDPC码的错误平层难以满足系统要求， 需要 级联代数码作为外码纠正 LDPC译码后的残余错误，降低或消除 LDPC的错误平层； 并且由于 LDPC码的开销越大， 其增益性能越好， 则根据系统最大 20%编码开销 要求， 本实施例限定 LDPC码的开销在 18%左右， 不仅为级联的外码预留编码开 销空间， 并且尽可能保证 LDPC码的开销能提供更大的增益性能。 则在确定 LDPC 码的码长范围在 10000 ~ 20000, 开销范围在 18%左右之后， 由有限几何法可构 造出多个 LDPC码（n, k) , 但为了使构造的 LDPC码具有典型陷阱集（ 4, 4) , 因 此， 本实施例提供的方法在由有限几何构造 LDPC码后， 可通过仿真确定其陷阱 集是否为（4, 4 )。
本实施例对此不作具体限定。 仅以构造出的 LDPC码为 LDPC ( 13299, 11285 )码 为例， 即 n=13299，k=11285, 则根据开销算法（ n-k ) /k计算该 LDPC码的编码开 销为 17.85 % , 由此可见， 该 LDPC码满足系统的开销要求。
进一步地， LDPC码可以由一个校验矩阵 ί)χ„来等效描述， 矩阵的列为变 量节点，矩阵的行为校验节点， 变量节点和校验节点中 "1"的个数为节点的度。 除了用校验矩阵表示 LDPC码之外， 二分图也可表示 LDPC码， 并且可以形象地表 示 LDPC码的编译码特性。 H矩阵中当第 i个变量节点与第 j个校验节点的相交处有 "1" 时， 即/ ¾ =1时， 二分图的第 i个变量节点与第 j个校验节点之间有一条边 相连。 与变量节点相连的校验节点即为该变量节点相邻的校验节点， 与校验节 点相连的变量节点即为该校验节点相邻的变量节点。 本发明实施例二提供的 LDPC码的二分图示意图如图 3所示。对于陷阱集，以图 3所示的陷阱集（4， 2)为例， C为校验节点， V为变量节点， 其中 4表示陷阱集变量节点 V0、 VI、 V2 和 V3 的数目； 2表示与陷阱集变量节点之间的连线数是奇数的校验节点的个数，如图 3中的校验节点 C 3和 C6 , 这两个校验节点与变量节点之间的连线数均为奇数 1。
进一步地， 由该步骤构造的 LDPC (13299， 11285)码的 H矩阵大小为 2046 χ 13299, Η矩阵的形式如下：
Figure imgf000007_0001
该 Η矩阵由 2 X 13个子矩阵 h构成， 每个子矩阵为行重为 2的循环右移矩阵， 即每个子矩阵的每行有 2个 "1" , 其余为 "0" , 下一行 "1" 的位置是在上一 行 "1"的位置处循环右移一位。 h的下标表示子矩阵在 H矩阵中的位置，如 2表 示位于 H矩阵中第 1行第 2列的子矩阵。
该 LDPC (13299， 11285)码的 H矩阵第一行 13个子矩阵第一行 "1" (共 2 χ 13=26个） 的位置列号为：
3 376 1026 1180 2049 2141 3072 3380 4095 4608 5118 5302
6141 7042 7164 7780 8187 9139 9210 9410 10233 10559 11256
11624 12279 13139 ；
Η矩阵第二行 13个子矩阵第一行 "1" 的位置列号为：
80 586 1169 1772 2059 2271 3358 3541 4547 4823 5138 5562 6571 7161 7736 8102 8511 9163 9408 9472 10547 11094 11296 12144 13058 13296 。
本发明实施例二提供的 LDPC码仿真性能曲线如图 4所示， 通过如图 4所示的 该 LDPC(13299， 11285)码的蒙特卡洛仿真性能曲线可以看出， 在 BER ( Bi t Error Rate, 误码率） /FER (Frame Error Rate, 误帧率）为 10— 9时出现错误平层， 即 在高信噪比时误码率或误帧率性能曲线平坦， 也就是随着信噪比（Eb/ΝΟ)的升 高， BER和 FER不再降低。 在分析之后， 可以得出该 LDPC码的陷阱集有两类 （4, 4) 陷阱集， 该两类 （4, 4) 陷阱集分别可表示为：
r*， Τ ?
Figure imgf000008_0001
+1168'-^ +3214'-^， +10230
其中， c 表示陷阱集中的比特， 下标表示该比特在码字序列中的位置， i 表示任一整数。
202： 根据陷阱集（4, 4)的特征及待编码数据的帧结构构造纠错能力为 t 的代数码；
针对该步骤， 根据陷阱集（4, 4) 的特征及待编码数据的帧结构构造纠错 能力为 t的代数码时， 可根据陷阱集（4， 4) 的特征确定代数码的纠错能力 t, 根据待编码数据的帧结构确定代数码的信息位长度，并根据 LDPC码的开销确定 代数码的开销范围； 根据确定的代数码的纠错能力、 信息位长度及开销范围构 造代数码。
具体地， 针对上述步骤 201构造的 LDPC (13299， 11285)码， 构造的 BCH码 的纠错能力 t以及其信息位长度 k， 根据待编码数据的帧结构和 LDPC码陷阱集 特征决定。 由于 LDPC(13299， 11285)码具有的陷阱集（4， 4)的 4个比特中连续 3 个比特的间隔不超过 3824, 因此， 可将 BCH的纠错能力 t确定为 3, t即为代 数码的一个码字比特内可纠正错误比特数。 另外， 本发明实施例二提供的数据 帧结构如图 5所示， 图 5所示的为 0TU4帧结构， 帧结构中的前 3824列为负载 数据信息， 包括帧头开销（FA0H)、帧开销（OTUkOH)和帧负载（OTUk payload), 而该 0TU4的帧结构中其信息比特为 3824的整数倍， 则可将 BCH码的信息位长 度 k' 确定为 3824。 由于整个级联码的开销限定在 20% , LDPC的开销设计为 17.85 %。 因此， BCH码的开销范围应在 20%_17.85%之内， 对此， 本实施例构 造的 BCH码为 (3860, 3824)，而该 BCH码 (3860, 3824)的编码开销为 0. 94 % , 则 整个级联码开销为 19. 55 % , 因而满足系统开销要求。
具体地， 该 BCH (3860， 3824)码的生成多项式为：
G(x) = Mx (x)M (x)M5 (x)
12
Mi (x) = Y (x - apj) 其中， Mi (x)为最小多项式， α 为二元本原多项式 X12 + X11 + X8 + X6 + 1 的根。 BCH (3860， 3824)码作为外码， 信息比特为 3824 , 可以很好地与 0TU4帧 结构匹配， 得到如图 5所示的 BCH编码后帧结构， 列 3825至列 3860为 BCH码 的校验比特。 根据级联码的编码器对待编码数据进行编码；
针对该步骤， 根据级联码的编码器对待编码数据进行编码时， 首先将待编 码数据按照代数码的信息位长度经代数码进行第一编码，输出第一次编码结果； 再将第一次编码结果按照 LDPC码的信息位长度经 LDPC码进行编码， 输出第二 次编码结果。
本实施例二提供的级联码的编码器结构如图 6所示， 结合如图 6所示的级 联码的编码器， 则该步骤的编码过程为：
待编码数据首先分组为 3824比特的数据组， 经过代数码 BCH (3860， 3824)码 编码器进行第一编码，得到多个 3860比特的编码后数据； 然后每 11285比特数据 送入 LDPC (1 3299， 11285)码的编码器进行第二次编码， 得到 LDPC编码后的数据。
实际应用中， 编码后的数据通过信道传输， 再通过对其进行译码， 从而完 成信息的传递。 而该信道可以为高速光传输信道， 则译码过程可如下面步骤所 述。
204： 根据级联码的译码器对编码结果进行译码。
针对该步骤，将 LDPC码作为内码与作为外码的代数码进行级联后得到级联 码的译码器可如图 6所示。 根据级联码的译码器对编码结果进行译码时， 相对 于编码过程， 译码时首先将编码结果按照 LDPC码的信息位长度经 LDPC码进行 第一次译码， 得到 LDPC码译码后的数据； 将 LDPC码译码后的数据按照代数码 的信息位长度经代数码进行第二次译码， 输出译码结果。 间的限制， 在信噪比 （EbNo)为 3.78 dB, 3.80 dB时， 仿真出了 1000万数据 没有出现错误， 虚线表示预计的趋势。 纠错性能可由下式计算得到： 其中， p为 LDPC码译码后
Figure imgf000010_0001
中的错误比特数。
由此可以得出，在釆用本实施例提供的 BCH(3860， 3824)码作为外码直接级 ^ LDPC (13299, 11285)码为内码的编码方式， 可有效地纠正 LDPC码具有的陷 阱集（4, 4 ) 引起的任意 4比特错误， 使 LDPC(13299， 11285)码的错误平层得 到有效抑制和消除， 且纠后 BER能够达到 10—15, 满足低误码率的系统要求。
需要说明的是， 在每次釆用本实施例提供的方法纠正陷阱集差错时， 如果 会发生变化， 因而在系统要求未改变时， 无需每次都构造 LDPC码及 BCH码， 本 实施例构造的 LDPC码及 BCH码可以多次使用，因而本实施例提供的方法具有较 高的实用性。
本实施例提供的方法， 通过根据系统要求构造具有典型陷阱集的 LDPC码， 并根据陷阱集的特征及编码数据的帧结构构造对应的代数码，从而提高了 LDPC 码与代数码之间的匹配性能， 使得到的级联码更具针对性， 从而有效抑制或消 除错误平层， 使得 FEC纠后误码率满足低误码率的系统要求。 实施例三
参见图 8, 本实施例提供了一种前向纠错装置， 该装置包括：
第一编码模块 801, 用于根据纠错能力为 t的代数码对待编码数据进行第 一次编码;
第二编码模块 802, 用于根据具有陷阱集（a, b)的 LDPC码对第一编码模 块 801输出的编码结果进行第二次编码；
其中， t为代数码的一个码字比特内可纠正错误比特数， a为陷阱集对应的 变量节点的个数， b为与变量节点之间的连线数是奇数的校验节点的个数。
具体地，第一编码模块 801,具体用于根据纠错能力为 3的 BCH(3860， 3824) 码对待编码数据进行第一次编码；
该 BCH (3860， 3824)码的生成多项式为： 5( )
Figure imgf000011_0001
7=1 其中 Mi (x)为最小多项式， α 为二元本原多项式 x12 + x" + xs + x6 + 1的 根。
第二编码模块 802,具体用于根据具有陷阱集（4， 4 )的 LDPC (13299, 11285) 码对第一编码模块 801输出的编码结果进行第二次编码；
该 LDPC(13299， 11285)码的 H矩阵大小为 2046 13299, Η矩阵的形式为：
Figure imgf000011_0002
H矩阵由 2 x 13个子矩阵 h构成，每个子矩阵为行重为 2的循环右移矩阵， 每个子矩阵的每行有 2个 "1",其余为 "0", 下一行 "1"的位置是在上一行 "1" 的位置处循环右移一位， h的下标表示子矩阵在 H矩阵中的位置；
H矩阵第一行 13个子矩阵第一行 "1" 的位置列号为：
3 376 1026 1180 2049 2141 3072 3380 4095 4608 5118 5302 6141 7042 7164 7780 8187 9139 9210 9410 10233 10559 11256 11624 12279 13139 ；
H矩阵第二行 13个子矩阵第一行 "1" 的位置列号为：
80 586 1169 1772 2059 2271 3358 3541 4547 4823 5138 5562 6571 7161 7736 8102 8511 9163 9408 9472 10547 11094 11296 12144 13058 13296 。
需要说明的是， 本实施例提供的前向纠错装置在系统要求未发生变化的前 提下， 可以多次使用。
本实施例提供的装置， 通过釆用糾错能力为 t的代数码进行第一次编码， 并釆用具有陷阱集（a, b) 的 LDPC码进行第二次编码， 在保证 LDPC码与代数 码之间的匹配性能的基础上， 使得到的级联码更具针对性， 从而有效抑制或消 除错误平层， 使得 FEC纠后误码率满足低误码率的系统要求。 实施例四
参见图 9, 本实施例提供了一种前向纠错装置， 该装置包括: 第一译码模块 901, 用于根据具有陷阱集（a, b )的 LDPC码对编码数据进 行第一次译码；
第二译码模块 902, 用于根据纠错能力为 t 的代数码对第一译码模块 901 输出的译码结果进行第二次译码；
其中， t为代数码的一个码字比特内可纠正错误比特数， a为陷阱集对应的 变量节点的个数， b为与变量节点之间的连线数是奇数的校验节点的个数。
具体地， 第一译码模块 901, 具体用于根据具有陷阱集 （4，4 ) 的 LDPC (13299, 11285)码对编码数据进行第一次译码；
LDPC (13299, 11285)码的 H矩阵大小为 2046 13299, Η矩阵的形式为：
Figure imgf000012_0001
H矩阵由 2 x 13个子矩阵 h构成， 每个子矩阵为行重为 2的循环右移矩阵， 每个子矩阵的每行有 2个 "1",其余为 "0", 下一行 "1"的位置是在上一行 "1" 的位置处循环右移一位， h的下标表示子矩阵在 H矩阵中的位置；
H矩阵第一行 13个子矩阵第一行 "1" 的位置列号为：
3376 1026 1180 2049 2141 3072 3380 4095 4608 5118
5302 6141 7042 7164 7780 8187 9139 9210 9410 10233
10559 1125 11624 12279 13139 ；
H矩阵第二行 13个子矩阵第一行 "1" 的位置列号为：
80 586 1169 1772 2059 2271 3358 3541 4547 4823 5138 5562 6571 7161 7736 8102 8511 9163 9408 9472 10547 11094 11296 12144 13058 13296 。
第二译码模块 902, 具体用于根据纠错能力为 3的 BCH(3860， 3824)码对第 一译码模块输出的译码结果进行第二次译码；
BCH(3860, 3824)码的生成多项式为：
5( )
Figure imgf000012_0002
；
7=1 其中， Mi (x)为最小多项式， α 为二元本原多项式 x12 + x" + xs + X6 + 1的 根。
需要说明的是， 本实施例提供的前向纠错装置在系统要求未发生变化的前 提下， 可以多次使用。
本实施例提供的装置， 通过釆用具有陷阱集（a , b )的 LDPC码进行第一次 译码，并釆用纠错能力为 t的代数码进行第二次译码，在保证了 LDPC码与代数 码之间的匹配性能的基础上， 使得到的级联码更具针对性， 从而有效抑制或消 除错误平层， 使得 FEC纠后误码率满足低误码率的系统要求。 实施例五
本实施例提供了一种前向纠错系统， 参见图 10 , 该系统包括： 第一前向纠 错装置 1001和第二前向纠错装置 1 002。
其中， 第一前向纠错装置 1001如上述实施例三提供的前向纠错装置； 第二前向纠错装置 1002如上述实施例四提供的前向纠错装置。
本实施例提供的前向纠错系统， 通过釆用纠错能力为 t的代数码进行第一 次编码， 釆用具有陷阱集（a , b )的 LDPC码进行第二次编码， 并釆用具有陷阱 集（a , b )的 LDPC码进行第一次译码， 釆用纠错能力为 t的代数码进行第二次 译码，从而保证了 LDPC码与代数码之间的匹配性能，使得到的级联码更具针对 性， 从而有效抑制或消除错误平层， 使得 FEC纠后误码率满足低误码率的系统 要求。 需要说明的是： 上述实施例提供的前向纠错装置在纠错时， 仅以上述各功 能模块的划分进行举例说明， 实际应用中， 可以根据需要而将上述功能分配由 不同的功能模块完成， 即将装置的内部结构划分成不同的功能模块， 以完成以 上描述的全部或者部分功能。 另外， 上述实施例提供的前向纠错装置、 系统与 前向纠错方法实施例属于同一构思， 其具体实现过程详见方法实施例， 这里不 再赘述。
上述本发明实施例序号仅仅为了描述， 不代表实施例的优劣。
本发明实施例中的全部或部分步骤， 可以利用软件实现， 相应的软件程序 可以存储在可读取的存储介质中， 如光盘或硬盘等。 以上所述仅为本发明的较佳实施例， 并不用以限制本发明， 凡在本发明的 精神和原则之内， 所作的任何修改、 等同替换、 改进等， 均应包含在本发明的 保护范围之内。

Claims

权 利 要 求
1、 一种前向纠错方法， 其特征在于， 所述方法包括：
根据系统要求构造具有陷阱集（a, b)的低密度奇偶校验 LDPC码， 并根据 所述陷阱集（a, b)的特征及待编码数据的帧结构构造纠错能力为 t的代数码； 并根据所述级联码的编码器对所述待编码数据进行编码；
其中， 所述 t为代数码的一个码字比特内可纠正错误比特数， 所述 a为陷 阱集对应的变量节点的个数， 所述 b为与所述变量节点之间的连线数是奇数的 校验节点的个数。
2、根据权利要求 1所述的方法， 其特征在于， 所述根据系统要求构造具有 陷阱集（a, b) 的低密度奇偶校验 LDPC码， 具体包括：
根据系统要求确定 LDPC码的码字长度范围及开销范围；
根据确定的所述 LDPC码的码字长度范围及开销范围，由有限几何法构造具 有陷阱集（a, b) 的 LDPC码。
3、 根据权利要求 1所述的方法， 其特征在于， 所述具有陷阱集（a，b) 的 LDPC码， 具体为：
具有陷阱集（4， 4 ) 的 LDPC (13299， 11285)码；
所述 LDPC (13299， 11285)码的 H矩阵大小为 2046 13299 , Η矩阵的形式为：
Figure imgf000015_0001
所述 H矩阵由 2 X 13个子矩阵 h构成， 每个子矩阵为行重为 2的循环右移 矩阵， 每个子矩阵的每行有 2个 "1", 其余为 "0", 下一行 "1" 的位置是在上 一行 "1" 的位置处循环右移一位， h的下标表示子矩阵在 H矩阵中的位置； 所述 H矩阵第一行 13个子矩阵第一行 "1" 的位置列号为：
3 376 1026 1180 2049 2141 3072 3380 4095 4608 5118 5302 6141 7042 7164 7780 8187 9139 9210 9410 10233 10559 1125 11624 12279 13139 ； 所述 H矩阵第二行 13个子矩阵第一行 "1" 的位置列号为：
80 586 1169 1772 2059 2271 3358 3541 4547 4823 5138 5562 6571 7161 7736 8102 8511 9163 9408 9472 10547 11094 11296 12144 13058 13296 。
4、根据权利要求 1所述的方法， 其特征在于， 所述根据所述陷阱集（a, b) 的特征及待编码数据的帧结构构造纠错能力为 t的代数码， 具体包括：
根据待编码数据的帧结构确定代数码的信息位长度， 根据所述陷阱集（a, b) 的特征确定代数码的纠错能力 t, 并根据所述 LDPC码的开销确定代数码的 开销范围；
根据确定的所述代数码的信息位长度、纠错能力 t及开销范围构造代数码。
5、根据权利要求 1所述的方法，其特征在于，所述纠错能力为 t的代数码， 具体为：
纠错能力为 3的 BCH(3860， 3824)码， 其生成多项式为：
G(x) = 1( ) 3( ) 5( )
Figure imgf000016_0001
；
7=1 其中， Mi (X)为最小多项式， α 为二元本原多项式 x12 + x" + xs + X6 + 1的 根。 6、根据权利要求 1所述的方法， 其特征在于， 所述将所述代数码作为外码 与作为内码的所述 LDPC码进行级联后得到级联码，并根据所述级联码的编码器 对所述待编码数据进行编码， 具体包括：
将所述待编码数据按照所述代数码的信息位长度经所述代数码进行第一次 编码， 输出第一次编码结果；
将所述第一次编码结果按照所述 LDPC码的信息位长度经所述 LDPC码进行 第二次编码， 输出第二次编码结果。 7、根据权利要求 1所述的方法， 其特征在于， 所述根据所述级联码的编码 对所述待编码数据进行编码之后， 还包括：
8、根据权利要求 7所述的方法， 其特征在于， 所述根据所述级联码的译码 器对所述待编码数据的编码结果进行译码， 具体包括：
将所述编码结果按照所述 LDPC码的信息位长度经所述 LDPC码进行第一次 译码， 输出第一次译码结果；
将所述第一次译码结果按照所述代数码的信息位长度经所述代数码进行第 二译码， 输出第二次译码结果。
9、 一种前向纠错装置， 其特征在于， 所述装置包括：
第一编码模块， 用于根据纠错能力为 t的代数码对待编码数据进行第一次 编码；
第二编码模块， 用于根据具有陷阱集（ a , b )的低密度奇偶校验 LDPC码对 所述第一编码模块输出的编码结果进行第二次编码；
其中， 所述 t为代数码的一个码字比特内可纠正错误比特数， 所述 a为陷 阱集对应的变量节点的个数， 所述 b为与所述变量节点之间的连线数是奇数的 校验节点的个数。
10、 根据权利要求 9所述的装置， 其特征在于， 所述第一编码模块， 具体 用于根据纠错能力为 3的 BCH (3860， 3824)码对待编码数据进行第一次编码； 所述 BCH (3860, 3824)码的生成多项式为：
5 ( )
Figure imgf000017_0001
7=1 其中 Mi (χ)为最小多项式， α 为二元本原多项式 x12 + x" + xs + x6 + 1的 根。
11、 根据权利要求 9所述的装置， 其特征在于， 所述第二编码模块， 具体 用于根据具有陷阱集（4， 4 ) 的 LDPC (13299， 11285)码对所述第一编码模块输 出的编码结果进行第二次编码；
所述 LDPC (13299， 11285)码的 H矩阵大小为 2046 13299 , Η矩阵的形式为：
Figure imgf000018_0001
所述 H矩阵由 2 X 13个子矩阵 h构成， 每个子矩阵为行重为 2的循环右移 矩阵， 每个子矩阵的每行有 2个 "1", 其余为 "0", 下一行 "1" 的位置是在上 一行 "1" 的位置处循环右移一位， h的下标表示子矩阵在 H矩阵中的位置； 所述 H矩阵第一行 13个子矩阵第一行 "1" 的位置列号为：
3 376 1026 1180 2049 2141 3072 3380 4095 4608 5118 5302 6141 7042 7164 7780 8187 9139 9210 9410 10233 10559 11256 11624 12279 13139 ；
所述 H矩阵第二行 13个子矩阵第一行 "1" 的位置列号为：
80 586 1169 1772 2059 2271 3358 3541 4547 4823 5138
5562 6571 7161 7736 8102 8511 9163 9408 9472 10547 11094
11296 12144 13058 13296
12、 一种前向纠错装置， 其特征在于， 所述装置包括：
第一译码模块， 用于根据具有陷阱集（a, b)的低密度奇偶校验 LDPC码对 编码结果进行第一次译码；
第二译码模块， 用于根据纠错能力为 t的代数码对所述第一译码模块输出 的译码结果进行第二次译码；
其中， 所述 t为代数码的一个码字比特内可纠正错误比特数， 所述 a为陷 阱集对应的变量节点的个数， 所述 b为与所述变量节点之间的连线数是奇数的 校验节点的个数。
13、 根据权利要求 12所述的装置， 其特征在于， 所述第一译码模块， 具体 用于根据具有陷阱集（4， 4 ) 的 LDPC (13299， 11285)码对编码结果进行第一次 译码； 所述 LDPC (13299， 11285)码的 H矩阵大小为 2046 13299 , Η矩阵的形式为
Figure imgf000019_0001
所述 H矩阵由 2 x 13个子矩阵 h构成， 每个子矩阵为行重为 2的循环右移 矩阵， 每个子矩阵的每行有 2个 "1", 其余为 "0", 下一行 "1" 的位置是在上 一行 "1" 的位置处循环右移一位， h的下标表示子矩阵在 H矩阵中的位置； 所述 H矩阵第一行 13个子矩阵第一行 "1" 的位置列号为：
3376 1026 1180 2049 2141 3072 3380 4095 4608 5118 5302 61417042 7164 7780 8187 9139 9210 9410 10233 10559 1125 11624 12279 13139 ；
所述 H矩阵第二行 13个子矩阵第一行 "1" 的位置列号为：
80 586 1169 1772 2059 2271 3358 3541 4547 4823 5138
5562 6571 7161 7736 8102 8511 9163 9408 9472 10547 11094
11296 12144 13058 13296 14、 根据权利要求 12所述的装置， 其特征在于， 所述第二译码模块， 具体 用于根据纠错能力为 3的 BCH(3860， 3824)码对所述第一译码模块输出的译码结 果进行第二次译码；
所述 BCH(3860, 3824)码的生成多项式为：
5( ) ；
Figure imgf000019_0002
其中， Mi (X)为最小多项式， α 为二元本原多项式 x12 + x" + xs + X6 + 1的 根。
15、 一种前向纠错系统， 其特征在于， 所述系统包括： 第一前向纠错装置 和第二前向纠错装置；
所述第一前向纠错装置如权利要求 9至权利要求 11中任一权利要求所述的 前向纠错装置；
所述第二前向纠错装置如权利要求 12至权利要求 14中任一权利要求所述 的前向纠错装置。
PCT/CN2011/075194 2010-11-25 2011-06-02 前向纠错方法、装置及系统 WO2011144161A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201010574726.8 2010-11-25
CN 201010574726 CN102142929B (zh) 2010-11-25 2010-11-25 前向纠错方法、装置及系统

Publications (1)

Publication Number Publication Date
WO2011144161A1 true WO2011144161A1 (zh) 2011-11-24

Family

ID=44410184

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2011/075194 WO2011144161A1 (zh) 2010-11-25 2011-06-02 前向纠错方法、装置及系统

Country Status (2)

Country Link
CN (1) CN102142929B (zh)
WO (1) WO2011144161A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160323060A1 (en) * 2015-04-28 2016-11-03 Intel IP Corporation Apparatus, computer readable medium, and method for higher qam in a high efficiency wireless local-area network
CN107689802A (zh) * 2017-09-12 2018-02-13 重庆邮电大学 一种基于消除基本陷阱集的ldpc码构造方法
CN110289933B (zh) * 2018-03-19 2022-04-12 华为技术有限公司 通信方法、通信装置和系统
CN118093257B (zh) * 2024-04-18 2024-07-02 山东云海国创云计算装备产业创新中心有限公司 一种级联编码方法、装置、系统及介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101217284A (zh) * 2008-01-11 2008-07-09 北京大学 一种ldpc级联码的编码方法、译码方法及其译码器
US20100241923A1 (en) * 2009-03-17 2010-09-23 Broadcom Corporation Communication device employing LDPC (Low Density Parity Check) coding with Reed-Solomon (RS) and/or binary product coding
CN101888251A (zh) * 2009-05-13 2010-11-17 三菱电机株式会社 纠错编码方法及其装置、纠错译码方法及其装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7665008B2 (en) * 2004-01-12 2010-02-16 Intel Corporation Method and apparatus for implementing a low density parity check code in a wireless system
CN101087180B (zh) * 2006-06-08 2012-05-23 华为技术有限公司 无线信道的译码方法、装置及其应用
CN101873197A (zh) * 2010-06-12 2010-10-27 电子科技大学 Ldpc码固定比特位的编译码设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101217284A (zh) * 2008-01-11 2008-07-09 北京大学 一种ldpc级联码的编码方法、译码方法及其译码器
US20100241923A1 (en) * 2009-03-17 2010-09-23 Broadcom Corporation Communication device employing LDPC (Low Density Parity Check) coding with Reed-Solomon (RS) and/or binary product coding
CN101888251A (zh) * 2009-05-13 2010-11-17 三菱电机株式会社 纠错编码方法及其装置、纠错译码方法及其装置

Also Published As

Publication number Publication date
CN102142929A (zh) 2011-08-03
CN102142929B (zh) 2013-08-28

Similar Documents

Publication Publication Date Title
EP3457575B1 (en) Encoding method and device and decoding method and device for structured ldpc
Smith et al. Staircase codes: FEC for 100 Gb/s OTN
Jian et al. Iterative hard-decision decoding of braided BCH codes for high-speed optical communication
JP4602418B2 (ja) 検査行列生成方法、符号化方法、復号方法、通信装置、符号化器および復号器
KR20140145978A (ko) Ldpc 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법
US20070022354A1 (en) Method for encoding low-density parity check code
AU2010342630B2 (en) Decoding method and device for concatenated code
KR101895164B1 (ko) 코드 디코딩 에러 정정 방법 및 장치
CN100592639C (zh) 低密度奇偶校验编码方法、装置及奇偶校验矩阵生成方法
WO2017194013A1 (zh) 纠错编码方法及装置
WO2010000152A1 (zh) 一种突发纠错的方法和装置
EP3649737B1 (en) Generalized low-density parity check codes (gldpc)
KR20090126829A (ko) 반복 복호 방법과 반복 복호 장치
EP3232576A1 (en) Feed-forward staircase codes for channel coding in optical communication systems
KR20060106132A (ko) 연접 ｌｄｇｍ 부호 부호화/복호화 방법
Sridharan et al. Convergence analysis for a class of LDPC convolutional codes on the erasure channel
Yang et al. FPGA-based real-time soft-decision LDPC performance verification for 50G-PON
Wang et al. Free-ride coding for constructions of coupled LDPC codes
WO2011144161A1 (zh) 前向纠错方法、装置及系统
Xiao et al. The comparative analysis of LDPC and RS code
Freudenberger et al. Concatenated code constructions for error correction in non-volatile memories
Leroux et al. Turbo product code decoder without interleaving resource: From parallelism exploration to high efficiency architecture
KR20140145977A (ko) 패리티 검사 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법
KR102635444B1 (ko) 비이진 저밀도 패리티 검사 코드 디코더, 그것의 동작방법 및 메모리 시스템
Varnica Ldpc decoding: Vlsi architectures and implementations

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11783078

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11783078

Country of ref document: EP

Kind code of ref document: A1