CN102142929A - 前向纠错方法、装置及系统 - Google Patents

前向纠错方法、装置及系统 Download PDF

Info

Publication number
CN102142929A
CN102142929A CN2010105747268A CN201010574726A CN102142929A CN 102142929 A CN102142929 A CN 102142929A CN 2010105747268 A CN2010105747268 A CN 2010105747268A CN 201010574726 A CN201010574726 A CN 201010574726A CN 102142929 A CN102142929 A CN 102142929A
Authority
CN
China
Prior art keywords
sign indicating
indicating number
code
matrix
ldpc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105747268A
Other languages
English (en)
Other versions
CN102142929B (zh
Inventor
周亮
文红
喻凡
常德远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGSU KELI NEW MATERIAL CO., LTD.
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN 201010574726 priority Critical patent/CN102142929B/zh
Priority to PCT/CN2011/075194 priority patent/WO2011144161A1/zh
Publication of CN102142929A publication Critical patent/CN102142929A/zh
Application granted granted Critical
Publication of CN102142929B publication Critical patent/CN102142929B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033Theoretical methods to calculate these checking codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1142Decoding using trapping sets
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明公开了一种前向纠错方法、装置及系统,属于通信领域。方法包括:根据系统要求构造具有陷阱集(a,b)的LDPC码,并根据陷阱集(a,b)的特征及待编码数据的帧结构构造纠错能力为t的代数码;将代数码作为外码与作为内码的LDPC码进行级联后得到级联码,并根据级联码的编码器对待编码数据进行编码。本发明通过根据系统要求构造具有典型陷阱集的LDPC码,并根据陷阱集的特征及编码数据的帧结构构造对应的代数码,从而提高了LDPC码与代数码之间的匹配性能,使得到的级联码更具针对性,从而有效抑制或消除错误平层,使得FEC纠后误码率满足低误码率的系统要求。

Description

前向纠错方法、装置及系统
技术领域
本发明涉及通信领域,特别涉及一种前向纠错方法、装置及系统。
背景技术
随着光传输系统的发展,对FEC(Forward Error Correction,前向纠错)技术提出了更高的要求,特别是100Gbps长距离光传输系统的发展,要求FEC的纠后误码率低于10-15,且需要提高FEC的开销到20%,以获得更高增益性能。由于LDPC(Low Density Parity Check,低密度奇偶校验)码具有逼近香农限的译码性能和可并行实现的编译码算法,它逐渐成为了适用于100Gbps高速光传输系统的极具潜力的纠错码。
但在信噪比相对较高的情况下,LDPC码由于陷阱集的影响而出现了错误平层,且随着信噪比的升高其误比特率不再降低。其中,陷阱集是经过较大固定迭代次数仍不能正确译码输出的比特序号集。错误平层主要由陷阱集的大小和分布决定。现有技术采用级联码结构纠正陷阱集差错,即纠正陷阱集导致的错误平层,然而现有技术采用的级联码不具针对性,导致纠错性能不高。
发明内容
为了消除陷阱集的影响,降低错误平层,从而提高纠错性能,本发明实施例提供了一种前向纠错方法、装置及系统。所述技术方案如下:
一方面,提供了一种前向纠错方法,所述方法包括:
根据系统要求构造具有陷阱集(a,b)的低密度奇偶校验LDPC码,并根据所述陷阱集(a,b)的特征及待编码数据的帧结构构造纠错能力为t的代数码;
将所述代数码作为外码与作为内码的所述LDPC码进行级联后得到级联码,并根据所述级联码的编码器对所述待编码数据进行编码;
其中,所述t为代数码的一个码字比特内可纠正错误比特数,所述a为陷阱集对应的变量节点的个数,所述b为与所述变量节点之间的连线数是奇数的校验节点的个数。
另一方面,提供了一种前向纠错装置,所述装置包括:
第一编码模块,用于根据纠错能力为t的代数码对待编码数据进行第一次编码;
第二编码模块,用于根据具有陷阱集(a,b)的低密度奇偶校验LDPC码对所述第一编码模块输出的编码结果进行第二次编码;
其中,所述t为代数码的一个码字比特内可纠正错误比特数,所述a为陷阱集对应的变量节点的个数,所述b为与所述变量节点之间的连线数是奇数的校验节点的个数。
还提供了一种前向纠错装置,所述装置包括:
第一译码模块,用于根据具有陷阱集(a,b)的低密度奇偶校验LDPC码对编码数据进行第一次译码;
第二译码模块,用于根据纠错能力为t的代数码对所述第一译码模块输出的译码结果进行第二次译码;
其中,所述t为代数码的一个码字比特内可纠正错误比特数,所述a为陷阱集对应的变量节点的个数,所述b为与所述变量节点之间的连线数是奇数的校验节点的个数。
还提供了一种前向纠错系统,所述系统包括:第一前向纠错装置及第二前向纠错装置;
所述第一前向纠错装置如上述第一种前向纠错装置,所述第二前向纠错装置如上述第二种前向纠错装置。
本发明实施例提供的技术方案的有益效果是:
通过根据系统要求构造具有典型陷阱集的LDPC码,并根据陷阱集的特征及编码数据的帧结构构造对应的代数码,从而提高了LDPC码与代数码之间的匹配性能,使得到的级联码更具针对性,从而有效抑制或消除错误平层,使得FEC纠后误码率满足低误码率的系统要求。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的前向纠错方法流程图;
图2是本发明实施例二提供的前向纠错方法流程图;
图3是本发明实施例二提供的LDPC码的二分图示意图;
图4是本发明实施例二提供的LDPC码仿真性能曲线示意图;
图5是本发明实施例二提供的数据帧结构示意图;
图6是本发明实施例二提供的级联码的编码器及译码器的结构示意图;
图7是本发明实施例二提供的级联码的性能曲线示意图;
图8是本发明实施例三提供的前向纠错装置结构示意图;
图9是本发明实施例四提供的前向纠错装置结构示意图;
图10是本发明实施例五提供的前向纠错系统结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
参见图1,本实施例提供了一种前向纠错方法,该方法流程具体如下:
101:根据系统要求构造具有陷阱集(a,b)的LDPC码,并根据陷阱集(a,b)的特征及待编码数据的帧结构构造纠错能力为t的代数码;
102:将代数码作为外码与作为内码的LDPC码进行级联后得到级联码,并根据级联码的编码器对待编码数据进行编码。
其中,t为代数码的一个码字比特内可纠正错误比特数,a为陷阱集对应的变量节点的个数,b为与变量节点之间的连线数是奇数的校验节点的个数。
本实施例提供的方法,通过根据系统要求构造具有典型陷阱集的LDPC码,并根据陷阱集的特征及编码数据的帧结构构造对应的代数码,从而提高了LDPC码与代数码之间的匹配性能,使得到的级联码更具针对性,从而有效抑制或消除错误平层,使得FEC纠后误码率满足低误码率的系统要求。
实施例二
本实施例提供了一种前向纠错方法,该方法通过根据系统要求构造具有典型陷阱集的LDPC码,并根据陷阱集的特征构造对应的代数码,按照代数码与LDPC码级联后的级联码的编码器进行编码,从而消除陷阱集导致的错误平层。为了便于说明,本实施例以构造具有陷阱集(4,4)的LDPC码,构造的代数码为BCH(Bose Ray-Chaudhuri Hocquenghem)码为例,对本实施例提供的方法进行详细说明。参见图2,本实施例提供的方法流程具体如下:
201:根据系统要求构造具有陷阱集(4,4)的LDPC码;
具体地,LDPC码是一种码长为n、信息位长度为k的线性分组码,可表示为(n,k)。在确定LDPC码的码长及信息位长度之后,即可确定出具体的LDPC码(n,k)。则该步骤在根据系统要求构造具有陷阱集(4,4)的LDPC码时,具体包括:
根据系统要求确定LDPC码的码字长度范围及开销范围;
根据确定的LDPC码的码字长度范围及开销范围,由有限几何法构造具有陷阱集(4,4)的LDPC码。
其中,本实施例不对具体的系统要求进行限定,对于100Gbps高速光传输系统,要求FEC最大编码开销为20%,要求FEC编解码实现复杂度具有可实现性,如ASIC(Application Specific Integrated Circuit,专用集成电路)门数不超过3000万门;要求具有高的增益性能,如11dB以上净编码增益;要求FEC纠后误码率可以达到10-15,也就是说,要求FEC的错误平层低于10-15
由于LDPC的码长越长,其增益性能将越好,但实现复杂度更高,因此,根据实现复杂度和编码增益、开销等系统参数要求,本实施例限定LDPC码字长度在10000~20000范围内。由于单个LDPC码的错误平层难以满足系统要求,需要级联代数码作为外码纠正LDPC译码后的残余错误,降低或消除LDPC的错误平层;并且由于LDPC码的开销越大,其增益性能越好,则根据系统最大20%编码开销要求,本实施例限定LDPC码的开销在18%左右,不仅为级联的外码预留编码开销空间,并且尽可能保证LDPC码的开销能提供更大的增益性能。则在确定LDPC码的码长范围在10000~20000,开销范围在18%左右之后,由有限几何法可构造出多个LDPC码(n,k),但为了使构造的LDPC码具有典型陷阱集(4,4),因此,本实施例提供的方法在由有限几何构造LDPC码后,可通过仿真确定其陷阱集是否为(4,4)。关于由有限几何法构造LDPC码的方式可通过现有技术实现,本实施例对此不作具体限定。仅以构造出的LDPC码为LDPC(13299,11285)码为例,即n=13299,k=11285,则根据开销算法(n-k)/k计算该LDPC码的编码开销为17.85%,由此可见,该LDPC码满足系统的开销要求。
进一步地,LDPC码可以由一个校验矩阵H(n-k)×n来等效描述,矩阵的列为变量节点,矩阵的行为校验节点,变量节点和校验节点中“1”的个数为节点的度。除了用校验矩阵表示LDPC码之外,二分图也可表示LDPC码,并且可以形象地表示LDPC码的编译码特性。H矩阵中当第i个变量节点与第j个校验节点的相交处有“1”时,即hij=1时,二分图的第i个变量节点与第j个校验节点之间有一条边相连。与变量节点相连的校验节点即为该变量节点相邻的校验节点,与校验节点相连的变量节点即为该校验节点相邻的变量节点。本发明实施例二提供的LDPC码的二分图示意图如图3所示。对于陷阱集,以图3所示的陷阱集(4,2)为例,C为校验节点,V为变量节点,其中4表示陷阱集变量节点V0、V1、V2和V3的数目;2表示与陷阱集变量节点之间的连线数是奇数的校验节点的个数,如图3中的校验节点C3和C6,这两个校验节点与变量节点之间的连线数均为奇数1。
进一步地,由该步骤构造的LDPC(13299,11285)码的H矩阵大小为2046×13299,H矩阵的形式如下:
H 2046 * 13299 = h 1,1 h 1,2 . . . h 1,12 h 1,13 h 2,1 h 2,2 . . . h 2,12 h 2,13 ;
该H矩阵由2×13个子矩阵h构成,每个子矩阵为行重为2的循环右移矩阵,即每个子矩阵的每行有2个“1”,其余为“0”,下一行“1”的位置是在上一行“1”的位置处循环右移一位。h的下标表示子矩阵在H矩阵中的位置,如h1,2表示位于H矩阵中第1行第2列的子矩阵。
该LDPC(13299,11285)码的H矩阵第一行13个子矩阵第一行“1”(共2×13=26个)的位置列号为:
3 376 1026 1180 2049 2141 3072 3380 4095 4608 5118 53026141 7042 7164 7780 8187 9139 9210 9410 10233 10559 1125611624 12279 13139;
H矩阵第二行13个子矩阵第一行“1”的位置列号为:
80 586 1169 1772 2059 2271 3358 3541 4547 4823 51385562 6571 7161 7736 8102 8511 9163 9408 9472 10547 1109411296 12144 13058 13296。
本发明实施例二提供的LDPC码仿真性能曲线如图4所示,通过如图4所示的该LDPC(13299,11285)码的蒙特卡洛仿真性能曲线可以看出,在BER(Bit ErrorRate,误码率)/FER(Frame Error Rate,误帧率)为10-9时出现错误平层,即在高信噪比时误码率或误帧率性能曲线平坦,也就是随着信噪比(Eb/N0)的升高,BER和FER不再降低。在分析之后,可以得出该LDPC码的陷阱集有两类(4,4)陷阱集,该两类(4,4)陷阱集分别可表示为:
Ci,…,Ci+2191,…,Ci+4237,…,Ci+10230
Ci,…,Ci+1168,…,Ci+3214,…,Ci+10230
其中,C表示陷阱集中的比特,下标表示该比特在码字序列中的位置,i表示任一整数。
202:根据陷阱集(4,4)的特征及待编码数据的帧结构构造纠错能力为t的代数码;
针对该步骤,根据陷阱集(4,4)的特征及待编码数据的帧结构构造纠错能力为t的代数码时,可根据陷阱集(4,4)的特征确定代数码的纠错能力t,根据待编码数据的帧结构确定代数码的信息位长度,并根据LDPC码的开销确定代数码的开销范围;根据确定的代数码的纠错能力、信息位长度及开销范围构造代数码。
具体地,针对上述步骤201构造的LDPC(13299,11285)码,构造的BCH码的纠错能力t以及其信息位长度k’根据待编码数据的帧结构和LDPC码陷阱集特征决定。由于LDPC(13299,11285)码具有的陷阱集(4,4)的4个比特中连续3个比特的间隔不超过3824,因此,可将BCH的纠错能力t确定为3,t即为代数码的一个码字比特内可纠正错误比特数。另外,本发明实施例二提供的数据帧结构如图5所示,图5所示的为OTU4帧结构,帧结构中的前3824列为负载数据信息,包括帧头开销(FA OH)、帧开销(OTUk OH)和帧负载(OTUk payload),而该OTU4的帧结构中其信息比特为3824的整数倍,则可将BCH码的信息位长度k’确定为3824。由于整个级联码的开销限定在20%,LDPC的开销设计为17.85%。因此,BCH码的开销范围应在20%-17.85%之内,对此,本实施例构造的BCH码为(3860,3824),而该BCH码(3860,3824)的编码开销为0.94%,则整个级联码开销为19.55%,因而满足系统开销要求。
具体地,该BCH(3860,3824)码的生成多项式为:
G(x)=M1(x)M3(x)M5(x)
M i ( x ) = Π j = 1 12 ( x - α i * j )
其中,Mi(x)为最小多项式,α为二元本原多项式x12+x11+x8+x6+1的根。BCH(3860,3824)码作为外码,信息比特为3824,可以很好地与OTU4帧结构匹配,得到如图5所示的BCH编码后帧结构,列3825至列3860为BCH码的校验比特。
203:将代数码作为外码与作为内码的LDPC码进行级联后得到级联码,并根据级联码的编码器对待编码数据进行编码;
针对该步骤,根据级联码的编码器对待编码数据进行编码时,首先将待编码数据按照代数码的信息位长度经代数码进行第一编码,输出第一次编码结果;再将第一次编码结果按照LDPC码的信息位长度经LDPC码进行编码,输出第二次编码结果。
本实施例二提供的级联码的编码器结构如图6所示,结合如图6所示的级联码的编码器,则该步骤的编码过程为:
待编码数据首先分组为3824比特的数据组,经过代数码BCH(3860,3824)码编码器进行第一编码,得到多个3860比特的编码后数据;然后每11285比特数据送入LDPC(13299,11285)码的编码器进行第二次编码,得到LDPC编码后的数据。
实际应用中,编码后的数据通过信道传输,再通过对其进行译码,从而完成信息的传递。而该信道可以为高速光传输信道,则译码过程可如下面步骤所述。
204:根据级联码的译码器对编码结果进行译码。
针对该步骤,将LDPC码作为内码与作为外码的代数码进行级联后得到级联码的译码器可如图6所示。根据级联码的译码器对编码结果进行译码时,相对于编码过程,译码时首先将编码结果按照LDPC码的信息位长度经LDPC码进行第一次译码,得到LDPC码译码后的数据;将LDPC码译码后的数据按照代数码的信息位长度经代数码进行第二次译码,输出译码结果。
图7为级联码的蒙特卡洛仿真性能曲线示意图,从图7中可以看出,受时间的限制,在信噪比(EbNo)为3.78dB,3.80dB时,仿真出了1000万数据没有出现错误,虚线表示预计的趋势。纠错性能可由下式计算得到:
Σ k = 4 3860 C 3860 k p k ( 1 - p ) ( 3860 - k )
其中,p为LDPC码译码后的误码率,k为码字中的错误比特数。
由此可以得出,在采用本实施例提供的BCH(3860,3824)码作为外码直接级联LDPC(13299,11285)码为内码的编码方式,可有效地纠正LDPC码具有的陷阱集(4,4)引起的任意4比特错误,使LDPC(13299,11285)码的错误平层得到有效抑制和消除,且纠后BER能够达到10-15,满足低误码率的系统要求。
需要说明的是,在每次采用本实施例提供的方法纠正陷阱集差错时,如果系统要求未改变,则采用本实施例提供的方法构造的LDPC码及BCH码也应该不会发生变化,因而在系统要求未改变时,无需每次都构造LDPC码及BCH码,本实施例构造的LDPC码及BCH码可以多次使用,因而本实施例提供的方法具有较高的实用性。
本实施例提供的方法,通过根据系统要求构造具有典型陷阱集的LDPC码,并根据陷阱集的特征及编码数据的帧结构构造对应的代数码,从而提高了LDPC码与代数码之间的匹配性能,使得到的级联码更具针对性,从而有效抑制或消除错误平层,使得FEC纠后误码率满足低误码率的系统要求。
实施例三
参见图8,本实施例提供了一种前向纠错装置,该装置包括:
第一编码模块801,用于根据纠错能力为t的代数码对待编码数据进行第一次编码;
第二编码模块802,用于根据具有陷阱集(a,b)的LDPC码对第一编码模块801输出的编码结果进行第二次编码;
其中,t为代数码的一个码字比特内可纠正错误比特数,a为陷阱集对应的变量节点的个数,b为与变量节点之间的连线数是奇数的校验节点的个数。
具体地,第一编码模块801,具体用于根据纠错能力为3的BCH(3860,3824)码对待编码数据进行第一次编码;
该BCH(3860,3824)码的生成多项式为:
G(x)=M1(x)M3(x)M5(x)
M i ( x ) = Π j = 1 12 ( x - α i * j )
其中Mi(x)为最小多项式,α为二元本原多项式x12+x11+x8+x6+1的根。
第二编码模块802,具体用于根据具有陷阱集(4,4)的LDPC(13299,11285)码对第一编码模块801输出的编码结果进行第二次编码;
该LDPC(13299,11285)码的H矩阵大小为2046×13299,H矩阵的形式为:
H 2046 * 13299 = h 1,1 h 1,2 . . . h 1,12 h 1,13 h 2,1 h 2,2 . . . h 2,12 h 2,13 ;
H矩阵由2×13个子矩阵h构成,每个子矩阵为行重为2的循环右移矩阵,每个子矩阵的每行有2个“1”,其余为“0”,下一行“1”的位置是在上一行“1”的位置处循环右移一位,h的下标表示子矩阵在H矩阵中的位置;
H矩阵第一行13个子矩阵第一行“1”的位置列号为:
3 376 1026 1180 2049 2141 3072 3380 4095 4608 5118 53026141 7042 7164 7780 8187 9139 9210 9410 10233 10559 1125611624 12279 13139;
H矩阵第二行13个子矩阵第一行“1”的位置列号为:
80 586 1169 1772 2059 2271 3358 3541 4547 4823 51385562 6571 7161 7736 8102 8511 9163 9408 9472 10547 1109411296 12144 13058 13296。
需要说明的是,本实施例提供的前向纠错装置在系统要求未发生变化的前提下,可以多次使用。
本实施例提供的装置,通过采用纠错能力为t的代数码进行第一次编码,并采用具有陷阱集(a,b)的LDPC码进行第二次编码,在保证LDPC码与代数码之间的匹配性能的基础上,使得到的级联码更具针对性,从而有效抑制或消除错误平层,使得FEC纠后误码率满足低误码率的系统要求。
实施例四
参见图9,本实施例提供了一种前向纠错装置,该装置包括:
第一译码模块901,用于根据具有陷阱集(a,b)的LDPC码对编码数据进行第一次译码;
第二译码模块902,用于根据纠错能力为t的代数码对第一译码模块901输出的译码结果进行第二次译码;
其中,t为代数码的一个码字比特内可纠正错误比特数,a为陷阱集对应的变量节点的个数,b为与变量节点之间的连线数是奇数的校验节点的个数。
具体地,第一译码模块901,具体用于根据具有陷阱集(4,4)的LDPC(13299,11285)码对编码数据进行第一次译码;
LDPC(13299,11285)码的H矩阵大小为2046×13299,H矩阵的形式为:
H 2046 * 13299 = h 1,1 h 1,2 . . . h 1,12 h 1,13 h 2,1 h 2,2 . . . h 2,12 h 2,13 ;
H矩阵由2×13个子矩阵h构成,每个子矩阵为行重为2的循环右移矩阵,每个子矩阵的每行有2个“1”,其余为“0”,下一行“1”的位置是在上一行“1”的位置处循环右移一位,h的下标表示子矩阵在H矩阵中的位置;
H矩阵第一行13个子矩阵第一行“1”的位置列号为:
3 376 1026 1180 2049 2141 3072 3380 4095 4608 5118 53026141 7042 7164 7780 8187 9139 9210 9410 10233 10559 112511624 12279 13139;
H矩阵第二行13个子矩阵第一行“1”的位置列号为:
80 586 1169 1772 2059 2271 3358 3541 4547 4823 51385562 6571 7161 7736 8102 8511 9163 9408 9472 10547 1109411296 12144 13058 13296。
第二译码模块902,具体用于根据纠错能力为3的BCH(3860,3824)码对第一译码模块输出的译码结果进行第二次译码;
BCH(3860,3824)码的生成多项式为:
G(x)=M1(x)M3(x)M5(x)
M i ( x ) = Π j = 1 12 ( x - α i * j ) ;
其中,Mi(x)为最小多项式,α为二元本原多项式x12+x11+x8+x6+1的根。
需要说明的是,本实施例提供的前向纠错装置在系统要求未发生变化的前提下,可以多次使用。
本实施例提供的装置,通过采用具有陷阱集(a,b)的LDPC码进行第一次译码,并采用纠错能力为t的代数码进行第二次译码,在保证了LDPC码与代数码之间的匹配性能的基础上,使得到的级联码更具针对性,从而有效抑制或消除错误平层,使得FEC纠后误码率满足低误码率的系统要求。
实施例五
本实施例提供了一种前向纠错系统,参见图10,该系统包括:第一前向纠错装置1001和第二前向纠错装置1002。
其中,第一前向纠错装置1001如上述实施例三提供的前向纠错装置;
第二前向纠错装置1002如上述实施例四提供的前向纠错装置。
本实施例提供的前向纠错系统,通过采用纠错能力为t的代数码进行第一次编码,采用具有陷阱集(a,b)的LDPC码进行第二次编码,并采用具有陷阱集(a,b)的LDPC码进行第一次译码,采用纠错能力为t的代数码进行第二次译码,从而保证了LDPC码与代数码之间的匹配性能,使得到的级联码更具针对性,从而有效抑制或消除错误平层,使得FEC纠后误码率满足低误码率的系统要求。
需要说明的是:上述实施例提供的前向纠错装置在纠错时,仅以上述各功能模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能模块完成,即将装置的内部结构划分成不同的功能模块,以完成以上描述的全部或者部分功能。另外,上述实施例提供的前向纠错装置、系统与前向纠错方法实施例属于同一构思,其具体实现过程详见方法实施例,这里不再赘述。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
本发明实施例中的全部或部分步骤,可以利用软件实现,相应的软件程序可以存储在可读取的存储介质中,如光盘或硬盘等。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (15)

1.一种前向纠错方法,其特征在于,所述方法包括:
根据系统要求构造具有陷阱集(a,b)的低密度奇偶校验LDPC码,并根据所述陷阱集(a,b)的特征及待编码数据的帧结构构造纠错能力为t的代数码;
将所述代数码作为外码与作为内码的所述LDPC码进行级联后得到级联码,并根据所述级联码的编码器对所述待编码数据进行编码;
其中,所述t为代数码的一个码字比特内可纠正错误比特数,所述a为陷阱集对应的变量节点的个数,所述b为与所述变量节点之间的连线数是奇数的校验节点的个数。
2.根据权利要求1所述的方法,其特征在于,所述根据系统要求构造具有陷阱集(a,b)的低密度奇偶校验LDPC码,具体包括:
根据系统要求确定LDPC码的码字长度范围及开销范围;
根据确定的所述LDPC码的码字长度范围及开销范围,由有限几何法构造具有陷阱集(a,b)的LDPC码。
3.根据权利要求1所述的方法,其特征在于,所述具有陷阱集(a,b)的LDPC码,具体为:
具有陷阱集(4,4)的LDPC(13299,11285)码;
所述LDPC(13299,11285)码的H矩阵大小为2046×13299,H矩阵的形式为:
H 2046 * 13299 = h 1,1 h 1,2 . . . h 1,12 h 1,13 h 2,1 h 2,2 . . . h 2,12 h 2,13 ;
所述H矩阵由2×13个子矩阵h构成,每个子矩阵为行重为2的循环右移矩阵,每个子矩阵的每行有2个“1”,其余为“0”,下一行“1”的位置是在上一行“1”的位置处循环右移一位,h的下标表示子矩阵在H矩阵中的位置;
所述H矩阵第一行13个子矩阵第一行“1”的位置列号为:
3 376 1026 1180 2049 2141 3072 3380 4095 4608 5118 53026141 7042 7164 7780 8187 9139 9210 9410 10233 10559 112511624 12279 13139;
所述H矩阵第二行13个子矩阵第一行“1”的位置列号为:
80 586 1169 1772 2059 2271 3358 3541 4547 4823 51385562 6571 7161 7736 8102 8511 9163 9408 9472 10547 1109411296 12144 13058 13296。
4.根据权利要求1所述的方法,其特征在于,所述根据所述陷阱集(a,b)的特征及待编码数据的帧结构构造纠错能力为t的代数码,具体包括:
根据待编码数据的帧结构确定代数码的信息位长度,根据所述陷阱集(a,b)的特征确定代数码的纠错能力t,并根据所述LDPC码的开销确定代数码的开销范围;
根据确定的所述代数码的信息位长度、纠错能力t及开销范围构造代数码。
5.根据权利要求1所述的方法,其特征在于,所述纠错能力为t的代数码,具体为:
纠错能力为3的BCH(3860,3824)码,其生成多项式为:
G(x)=M1(x)M3(x)M5(x)
M i ( x ) = Π j = 1 12 ( x - α i * j ) ;
其中,Mi(x)为最小多项式,α为二元本原多项式x12+x11+x8+x6+1的根。
6.根据权利要求1所述的方法,其特征在于,所述将所述代数码作为外码与作为内码的所述LDPC码进行级联后得到级联码,并根据所述级联码的编码器对所述待编码数据进行编码,具体包括:
将所述待编码数据按照所述代数码的信息位长度经所述代数码进行第一次编码,输出第一次编码结果;
将所述第一次编码结果按照所述LDPC码的信息位长度经所述LDPC码进行第二次编码,输出第二次编码结果。
7.根据权利要求1所述的方法,其特征在于,所述根据所述级联码的编码器对所述待编码数据进行编码之后,还包括:
根据所述级联码的译码器对所述待编码数据的编码结果进行译码。
8.根据权利要求7所述的方法,其特征在于,所述根据所述级联码的译码器对所述待编码数据的编码结果进行译码,具体包括:
将所述编码结果按照所述LDPC码的信息位长度经所述LDPC码进行第一次译码,输出第一次译码结果;
将所述第一次译码结果按照所述代数码的信息位长度经所述代数码进行第二译码,输出第二次译码结果。
9.一种前向纠错装置,其特征在于,所述装置包括:
第一编码模块,用于根据纠错能力为t的代数码对待编码数据进行第一次编码;
第二编码模块,用于根据具有陷阱集(a,b)的低密度奇偶校验LDPC码对所述第一编码模块输出的编码结果进行第二次编码;
其中,所述t为代数码的一个码字比特内可纠正错误比特数,所述a为陷阱集对应的变量节点的个数,所述b为与所述变量节点之间的连线数是奇数的校验节点的个数。
10.根据权利要求9所述的装置,其特征在于,所述第一编码模块,具体用于根据纠错能力为3的BCH(3860,3824)码对待编码数据进行第一次编码;
所述BCH(3860,3824)码的生成多项式为:
G(x)=M1(x)M3(x)M5(x)
M i ( x ) = Π j = 1 12 ( x - α i * j )
其中Mi(x)为最小多项式,α为二元本原多项式x12+x11+x8+x6+1的根。
11.根据权利要求9所述的装置,其特征在于,所述第二编码模块,具体用于根据具有陷阱集(4,4)的LDPC(13299,11285)码对所述第一编码模块输出的编码结果进行第二次编码;
所述LDPC(13299,11285)码的H矩阵大小为2046×13299,H矩阵的形式为:
H 2046 * 13299 = h 1,1 h 1,2 . . . h 1,12 h 1,13 h 2,1 h 2,2 . . . h 2,12 h 2,13 ;
所述H矩阵由2×13个子矩阵h构成,每个子矩阵为行重为2的循环右移矩阵,每个子矩阵的每行有2个“1”,其余为“0”,下一行“1”的位置是在上一行“1”的位置处循环右移一位,h的下标表示子矩阵在H矩阵中的位置;
所述H矩阵第一行13个子矩阵第一行“1”的位置列号为:
3 376 1026 1180 2049 2141 3072 3380 4095 4608 5118 53026141 7042 7164 7780 8187 9139 9210 9410 10233 10559 1125611624 12279 13139;
所述H矩阵第二行13个子矩阵第一行“1”的位置列号为:
80 586 1169 1772 2059 2271 3358 3541 4547 4823 51385562 6571 7161 7736 8102 8511 91639 4089 472 10547 1109411296 12144 13058 13296。
12.一种前向纠错装置,其特征在于,所述装置包括:
第一译码模块,用于根据具有陷阱集(a,b)的低密度奇偶校验LDPC码对编码结果进行第一次译码;
第二译码模块,用于根据纠错能力为t的代数码对所述第一译码模块输出的译码结果进行第二次译码;
其中,所述t为代数码的一个码字比特内可纠正错误比特数,所述a为陷阱集对应的变量节点的个数,所述b为与所述变量节点之间的连线数是奇数的校验节点的个数。
13.根据权利要求12所述的装置,其特征在于,所述第一译码模块,具体用于根据具有陷阱集(4,4)的LDPC(13299,11285)码对编码结果进行第一次译码;
所述LDPC(13299,11285)码的H矩阵大小为2046×13299,H矩阵的形式为:
H 2046 * 13299 = h 1,1 h 1,2 . . . h 1,12 h 1,13 h 2,1 h 2,2 . . . h 2,12 h 2,13 ;
所述H矩阵由2×13个子矩阵h构成,每个子矩阵为行重为2的循环右移矩阵,每个子矩阵的每行有2个“1”,其余为“0”,下一行“1”的位置是在上一行“1”的位置处循环右移一位,h的下标表示子矩阵在H矩阵中的位置;
所述H矩阵第一行13个子矩阵第一行“1”的位置列号为:
3 376 1026 1180 2049 2141 3072 3380 4095 4608 5118 53026141 7042 7164 7780 8187 9139 9210 9410 10233 10559 112511624 12279 13139;
所述H矩阵第二行13个子矩阵第一行“1”的位置列号为:
80 586 1169 1772 2059 2271 3358 3541 4547 4823 51385562 6571 7161 7736 8102 8511 9163 9408 9472 10547 1109411296 12144 13058 13296。
14.根据权利要求12所述的装置,其特征在于,所述第二译码模块,具体用于根据纠错能力为3的BCH(3860,3824)码对所述第一译码模块输出的译码结果进行第二次译码;
所述BCH(3860,3824)码的生成多项式为:
G(x)=M1(x)M3(x)M5(x)
M i ( x ) = Π j = 1 12 ( x - α i * j ) ;
其中,Mi(x)为最小多项式,α为二元本原多项式x12+x11+x8+x6+1的根。
15.一种前向纠错系统,其特征在于,所述系统包括:第一前向纠错装置和第二前向纠错装置;
所述第一前向纠错装置如权利要求9至权利要求11中任一权利要求所述的前向纠错装置;
所述第二前向纠错装置如权利要求12至权利要求14中任一权利要求所述的前向纠错装置。
CN 201010574726 2010-11-25 2010-11-25 前向纠错方法、装置及系统 Expired - Fee Related CN102142929B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN 201010574726 CN102142929B (zh) 2010-11-25 2010-11-25 前向纠错方法、装置及系统
PCT/CN2011/075194 WO2011144161A1 (zh) 2010-11-25 2011-06-02 前向纠错方法、装置及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010574726 CN102142929B (zh) 2010-11-25 2010-11-25 前向纠错方法、装置及系统

Publications (2)

Publication Number Publication Date
CN102142929A true CN102142929A (zh) 2011-08-03
CN102142929B CN102142929B (zh) 2013-08-28

Family

ID=44410184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010574726 Expired - Fee Related CN102142929B (zh) 2010-11-25 2010-11-25 前向纠错方法、装置及系统

Country Status (2)

Country Link
CN (1) CN102142929B (zh)
WO (1) WO2011144161A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106101050A (zh) * 2015-04-28 2016-11-09 英特尔Ip公司 高效无线局域网中较高qam的装置、计算机可读介质和方法
CN107689802A (zh) * 2017-09-12 2018-02-13 重庆邮电大学 一种基于消除基本陷阱集的ldpc码构造方法
WO2019179404A1 (zh) * 2018-03-19 2019-09-26 华为技术有限公司 通信方法、通信装置和系统
CN118093257A (zh) * 2024-04-18 2024-05-28 山东云海国创云计算装备产业创新中心有限公司 一种级联编码方法、装置、系统及介质
CN118093257B (zh) * 2024-04-18 2024-07-02 山东云海国创云计算装备产业创新中心有限公司 一种级联编码方法、装置、系统及介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050166131A1 (en) * 2004-01-12 2005-07-28 Intel Corporation Method and apparatus for implementing a low density parity check code in a wireless system
CN101087180A (zh) * 2006-06-08 2007-12-12 华为技术有限公司 无线信道的译码方法、装置及其应用
CN101217284A (zh) * 2008-01-11 2008-07-09 北京大学 一种ldpc级联码的编码方法、译码方法及其译码器
CN101873197A (zh) * 2010-06-12 2010-10-27 电子科技大学 Ldpc码固定比特位的编译码设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100241923A1 (en) * 2009-03-17 2010-09-23 Broadcom Corporation Communication device employing LDPC (Low Density Parity Check) coding with Reed-Solomon (RS) and/or binary product coding
JP5881930B2 (ja) * 2009-05-13 2016-03-09 三菱電機株式会社 誤り訂正符号化装置および誤り訂正復号装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050166131A1 (en) * 2004-01-12 2005-07-28 Intel Corporation Method and apparatus for implementing a low density parity check code in a wireless system
CN101087180A (zh) * 2006-06-08 2007-12-12 华为技术有限公司 无线信道的译码方法、装置及其应用
CN101217284A (zh) * 2008-01-11 2008-07-09 北京大学 一种ldpc级联码的编码方法、译码方法及其译码器
CN101873197A (zh) * 2010-06-12 2010-10-27 电子科技大学 Ldpc码固定比特位的编译码设备

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106101050A (zh) * 2015-04-28 2016-11-09 英特尔Ip公司 高效无线局域网中较高qam的装置、计算机可读介质和方法
CN107689802A (zh) * 2017-09-12 2018-02-13 重庆邮电大学 一种基于消除基本陷阱集的ldpc码构造方法
WO2019179404A1 (zh) * 2018-03-19 2019-09-26 华为技术有限公司 通信方法、通信装置和系统
CN110289933A (zh) * 2018-03-19 2019-09-27 华为技术有限公司 通信方法、通信装置和系统
CN118093257A (zh) * 2024-04-18 2024-05-28 山东云海国创云计算装备产业创新中心有限公司 一种级联编码方法、装置、系统及介质
CN118093257B (zh) * 2024-04-18 2024-07-02 山东云海国创云计算装备产业创新中心有限公司 一种级联编码方法、装置、系统及介质

Also Published As

Publication number Publication date
WO2011144161A1 (zh) 2011-11-24
CN102142929B (zh) 2013-08-28

Similar Documents

Publication Publication Date Title
US10320422B2 (en) Channel coding method and device
Smith et al. Staircase codes: FEC for 100 Gb/s OTN
KR102142142B1 (ko) 높은 레이트, 높은 병렬성, 및 낮은 에러 플로어를 위해 준순환 구조들 및 펑처링을 사용하는 ldpc 설계
KR100984289B1 (ko) 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법
US7774689B2 (en) Encoding and decoding methods and systems
Van Wonterghem et al. Performance comparison of short-length error-correcting codes
US8645809B2 (en) Method and apparatus for channel coding and decoding in a communication system using a low-density parity-check code
US8930793B2 (en) Method of communicating signal data in GNSS using LDPC convolution codes and a system thereof
US8898538B2 (en) Construction of multi rate low density parity check convolutional codes
Jian et al. Approaching capacity at high rates with iterative hard-decision decoding
Li et al. Over 10 dB net coding gain based on 20% overhead hard decision forward error correction in 100G optical communication systems
US10374632B2 (en) Low density parity check coded modulation for optical communications
Kamiya et al. Concatenated QC-LDPC and SPC codes for 100 Gbps ultra long-haul optical transmission systems
KR101895164B1 (ko) 코드 디코딩 에러 정정 방법 및 장치
KR20060106132A (ko) 연접 ldgm 부호 부호화/복호화 방법
WO2009036549A1 (en) Forward error correction codec using bch (3896, 3824) code and bch (2040, 1952) code
CN101764620B (zh) 用于使用信道代码解码的装置和方法
CN102142929B (zh) 前向纠错方法、装置及系统
Wang et al. Free-ride coding for constructions of coupled LDPC codes
EP3713096A1 (en) Method and device for decoding staircase code, and storage medium
EP3047575B1 (en) Encoding of multiple different quasi-cyclic low-density parity check (qc-ldpc) codes sharing common hardware resources
KR101433375B1 (ko) 통신 시스템에서 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
Morero et al. Novel serial code concatenation strategies for error floor mitigation of low-density parity-check and turbo product codes
Morero et al. Efficient concatenated coding schemes for error floor reduction of LDPC and turbo product codes
Dong et al. Towards high performance short polar codes: concatenated with the spinal codes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHENZHEN LIANCHUANG INTELLECTUAL PROPERTY SERVICE

Free format text: FORMER OWNER: HUAWEI TECHNOLOGY CO., LTD.

Effective date: 20150709

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150709

Address after: 518129 Nanshan District Nanshan digital cultural industry base, east block, Guangdong, Shenzhen 407

Patentee after: Shenzhen LIAN intellectual property service center

Address before: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen

Patentee before: Huawei Technologies Co., Ltd.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160206

Address after: 224500 Jiangsu Jiangsu Binhai Economic Development Zone Yancheng City coastal industrial park north of Zhongshan Road Province

Patentee after: JIANGSU KELI NEW MATERIAL CO., LTD.

Address before: 518129 Nanshan District Nanshan digital cultural industry base, east block, Guangdong, Shenzhen 407

Patentee before: Shenzhen LIAN intellectual property service center

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130828

Termination date: 20161125

CF01 Termination of patent right due to non-payment of annual fee