CN1941624A - 用于输入/输出驱动器的加电控制的系统与方法 - Google Patents
用于输入/输出驱动器的加电控制的系统与方法 Download PDFInfo
- Publication number
- CN1941624A CN1941624A CN200510030369.8A CN200510030369A CN1941624A CN 1941624 A CN1941624 A CN 1941624A CN 200510030369 A CN200510030369 A CN 200510030369A CN 1941624 A CN1941624 A CN 1941624A
- Authority
- CN
- China
- Prior art keywords
- supply power
- voltage level
- transistor
- power voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种控制输入/输出驱动器的系统与方法。该系统包括：控制系统，被配置接收第一供电电压和第二供电电压并产生控制信号；以及具有第一栅极、第一终端和第二终端的第一晶体管。第一栅极被配置接收所述控制信号，第一终端被配置接收第一供电电压。此外，该系统包括具有第二栅极、第三终端和第四终端的第二晶体管，并且第二栅极耦合到第二终端。此外，该系统包括具有第三栅极、第五终端和第六终端的第三晶体管，并且第三栅极被配置接收所述控制信号。而且，该系统包括耦合到第四终端和第五终端的输入/输出焊盘。
Description
技术领域
本发明一般地涉及集成电路。更具体地说，本发明提供了用于加电控制的系统与方法。仅仅作为示例，本发明已经应用于输入/输出驱动器。但是应当认识到，本发明具有更广阔的应用范围。
背景技术
集成电路或“IC”已经从单个硅芯片上制备的少数互连器件发展成为数以百万计的器件。当前集成电路提供的性能和复杂度远远超出了最初的预想。为了在复杂度和电路密度(即，在给定的芯片面积上能够封装的器件数目)方面获得进步，最小器件的特征尺寸(又被称为器件“几何图形”)伴随每一代集成电路的发展而变得更小。现在制备的半导体器件的特征尺寸小于约1/4微米。
日益增加的电路密度不仅提高了集成电路的性能和复杂度，也降低了消费者的成本。集成电路制造设备可能要花费数亿甚至数十亿美元。每个制造设备具有一定的晶圆产量。每个晶圆上具有一定数量的集成电路。因此，通过将集成电路的个体器件制备得更小，可以在每个晶圆上制备更多器件，这增加了制造设备的产出。把器件制备得更小非常有挑战性，因为给定的工艺、器件布局和/或系统设计通常只能向下达到某个特征尺寸。这种限制的示例是输入/输出驱动器的性能。如果输入/输出驱动器操作在不确定的状态下，则输入/输出短路(crowbar)电流可能变得很高，进而输入/输出总线甚至会变得阻塞。
从上文可以看出，需要一种用于输入/输出驱动器的改进技术。
发明内容
本发明一般地涉及集成电路。更具体地说，本发明提供了用于加电控制的系统与方法。仅仅作为示例，本发明已经应用于输入/输出驱动器。但是应当认识到，本发明具有更广阔的应用范围。
在具体实施例中，本发明提供了一种控制输入/输出驱动器的系统。该系统包括：控制系统，被配置接收第一供电电压和第二供电电压并产生控制信号；以及具有第一栅极、第一终端和第二终端的第一晶体管。第一栅极被配置接收所述控制信号，第一终端被配置接收第一供电电压。此外，该系统包括具有第二栅极、第三终端和第四终端的第二晶体管，并且第二栅极耦合到第二终端。此外，该系统包括具有第三栅极、第五终端和第六终端的第三晶体管，并且第三栅极被配置接收所述控制信号。而且，该系统包括耦合到第四终端和第五终端的输入/输出焊盘(pad)。第一供电电压可以至少等于第一电压电平或第二电压电平，第二电压电平高于第一电压电平，并且第二供电电压可以至少等于第三电压电平或第四电压电平，第四电压电平高于第三电压电平。如果第一供电电压等于第二电压电平且第二供电电压等于第三电压电平，则所述控制信号指示第一控制状态，如果第一供电电压等于第二电压电平且第二供电电压等于第四电压电平，则所述控制信号指示第二控制状态。如果所述控制信号指示第一控制状态，则第二晶体管和第三晶体管被关断。
在另一实施例中，一种控制输入/输出驱动器的系统包括：控制系统，被配置接收第一供电电压和第二供电电压并产生控制信号；以及具有第一栅极、第一终端和第二终端的第一晶体管。第一栅极被配置接收所述控制信号，第一终端被配置接收第一供电电压。此外，该系统包括具有第二栅极、第三终端和第四终端的第二晶体管，并且第二栅极耦合到第二终端。此外，该系统包括具有第三栅极、第五终端和第六终端的第三晶体管，并且第三栅极被配置接收所述控制信号。而且，该系统包括耦合到第四终端和第五终端的输入/输出焊盘。所述控制系统包括具有第四栅极的第四晶体管，并且第四栅极被配置接收第二供电电压。此外，控制系统包括：反相器，被配置接收第二供电电压并产生电压信号；以及具有第五栅极和第七终端的第五晶体管。第五栅极被配置接收所述电压信号。并且，控制系统包括第六晶体管。第六晶体管包括第六栅极，被耦合到第四晶体管和第五晶体管，并且被配置接收第一供电电压。而且，控制系统包括第七晶体管。第七晶体管包括第七栅极和第八终端，被耦合到第四晶体管和第五晶体管，并且被配置接收第一供电电压。
在又一实施例中，一种控制输入/输出驱动器的方法包括：接收第一供电电压，接收第二供电电压，处理与第一供电电压和第二供电电压相关联的信息，以及至少基于与第一供电电压和第二供电电压相关联的信息产生控制信号。此外，该方法包括：处理与控制信号相关联的信息，至少基于与控制信号相关联的信息来接通或关断第一晶体管，以及至少基于与控制信号相关联的信息来接通或关断第二晶体管。第一晶体管和第二晶体管耦合到输入/输出焊盘。第一供电电压可以至少等于第一电压电平或第二电压电平，第二电压电平高于第一电压电平，并且第二供电电压可以至少等于第三电压电平或第四电压电平，第四电压电平高于第三电压电平。如果第一供电电压等于第二电压电平且第二供电电压等于第三电压电平，则所述控制信号指示第一控制状态，并且如果第一供电电压等于第二电压电平且第二供电电压等于第四电压电平，则所述控制信号指示第二控制状态。如果所述控制信号指示第一控制状态，则关断第二晶体管和第一晶体管。
通过本发明，实现了许多优于传统技术的优点。本发明的一些实施例提供了加电控制信号，其可以在输入/输出电压被加电而核心电压还没有被加电的情况下使输入/输出焊盘处于高阻抗态。本发明的某些实施例提供了加电控制信号，其在输入/输出电压和核心电压都被加电的情况下允许输入/输出焊盘正常工作。例如，输入/输出焊盘处于逻辑高态、逻辑低态或高阻抗态。本发明的一些实施例可以减少或消除高输入/输出短路电流，即使输入/输出电压被加电而核心电压还没有被加电。本发明的某些实施例可以减少或消除总线阻塞，即使输入/输出电压被加电而核心电压还没有被加电。取决于实施例，可以实现这些优点中的一个或多个。在本说明书尤其在下文中将详细描述这样和那样的优点。
参考随后的详细说明和附图，可以更全面地理解本发明的各种其它目的、特征和优点。
附图说明
图1是用于输入/输出驱动器的现有简化系统；
图2A和2B示出了根据本发明实施例的简化加电控制系统和输入/输出系统；
图3是根据本发明实施例的控制系统和输入/输出系统的操作的简化示图；
图4是根据本发明另一实施例的简化加电控制系统。
具体实施方式
本发明一般地涉及集成电路。更具体地说，本发明提供了用于加电控制的系统与方法。仅仅作为示例，本发明已经应用于输入/输出驱动器。但是应当认识到，本发明具有更广阔的应用范围。
图1是用于输入/输出驱动器的现有简化系统。输入/输出驱动器110包括晶体管120、122、124和126，并且由输入电压130和输出使能信号132控制。例如，输入电压130是核心供电电压。当核心供电电压还没有被加电而输入/输出供电电压已经加电时，输入/输出驱动器110工作在不确定状态下。例如，如果晶体管120、122、124和126都被接通，则输入/输出短路电流变得很高。此外，输入/输出总线甚至会变得阻塞。
图2A和2B示出了根据本发明实施例的简化加电控制系统和输入/输出系统。该图仅仅是示例，其不应当不适当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改形式。加电控制系统200包括下述组件：
1.晶体管210和212；
2.晶体管220和222；
3.反相器230。
尽管已经使用一组选定的组件来描述控制系统200，但是可以存在许多替换、修改和变化形式。例如，一些组件可以被扩展和/或合并。可以在上面提到的组件中插入其它的组件。取决于实施例，组件的布局可以彼此交替。例如，系统200向输入/输出系统250提供加电控制信号。在另一示例中，系统200是输入/输出电源单元的部件。可以在本说明书尤其在下文中找到对这些组件的进一步描述。
例如，晶体管220和222是PMOS晶体管。晶体管220和222的源极每个都偏置到输入/输出供电电压。在另一示例中，晶体管210和212是NMOS晶体管。晶体管210的栅极被偏置到核心供电电压。核心供电电压还被反相器230所接收。反相器将其输出发送到晶体管212的栅极。晶体管210的漏极连接到晶体管220的漏极和晶体管222的栅极。晶体管212的漏极连接到晶体管222的漏极和晶体管220的栅极。晶体管210和212的源极每个都被偏置到地电压。在节点240处，加电控制信号242例如被提供到输入/输出系统250。
如图2B所示，输入/输出系统250包括下述组件：
1.晶体管260、262、264和266；
2.晶体管270、272、274和276；
3.输入/输出焊盘280；
4.与非门290；
5.反相器292；
6.或非门294。
尽管已经使用一组选定的组件来描述输入/输出系统250，但是可以存在许多替换、修改和变化形式。例如，一些组件可以被扩展和/或合并。可以在上面提到的组件中插入其它的组件。取决于实施例，组件的布局可以彼此交替。例如，输入/输出系统250从加电控制系统200接收加电控制信号。在另一示例中，输入/输出系统250是输入/输出单元的部件。可以在本说明书尤其在下文中找到对这些组件的进一步描述。
在节点282处，输入/输出系统250接收控制信号242。例如，晶体管260、262和270是PMOS晶体管，并且晶体管264和266是NMOS晶体管。在另一示例中，晶体管260、262、264和266是输入/输出驱动器的部件。晶体管270和264的栅极每个都接收控制信号242。晶体管270的漏极直接连接到晶体管262的栅极。晶体管262和264的漏极连接到输入/输出焊盘280。晶体管270和260的源极被偏置到输入/输出供电电压，并且晶体管266和276的源极被偏置到地电压。
此外，晶体管260的漏极连接到晶体管262的源极，并且晶体管264的源极连接到晶体管266的漏极。例如，晶体管272是PMOS晶体管。在另一示例中，PMOS晶体管260、262、270和272每个都是在n型阱中制备的，其中n型阱被偏置到预定电压。如图2B所示，输入/输出系统250在节点284处接收信号252，在节点286处接收信号254。例如，信号252至少等于零伏特或核心供电电压。在另一示例中，信号254是输出使能信号。并且，晶体管260的栅极偏压受至少基于信号252和254的与非门290控制。晶体管266的栅极偏压受至少基于信号252和254的或非门294和反相器292控制。
图3是根据本发明实施例的控制系统200和输入/输出系统250的操作的简化示图。该图仅仅是示例，其不应当不适当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改形式。在图3中，曲线310代表在约时间t1处从低电压电平升高到高电压电平的输入/输出供电电压。曲线320代表在约时间t2处从低电压电平升高到高电压电平的核心供电电压。时间t2晚于时间t1。例如，输入/输出供电电压的低电压电平和核心供电电压的低电压电平每个都等于0伏特。在另一示例中，输入/输出供电电压的高电压电平等于3.3伏特。在另一示例中，核心供电电压的高电压电平等于1.2伏特。
输入/输出供电电压和核心供电电压被控制系统200接收。作为响应，控制系统200输出控制信号242。如图3所示，曲线330代表在约时间t2处从低电压电平升高到高电压电平的控制信号。控制信号242保持低电压电平直到约时间t2。在时间t2之后，控制信号从低电压电平升高到高电压电平。例如，低电压电平等于0伏特。在另一示例中，控制信号242的高电压电平等于输入/输出供电电压的高电压电平。在另一实施例中，控制信号242的高电压电平等于3.3伏特。
在时间t1之前，输入/输出供电电压和核心供电电压都处于它们相应的低电压电平。作为响应，控制信号242也处于它的低电压电平。在时间t1和时间t2之间，输入/输出供电电压从低电压电平升高到它的高电压电平，但是核心供电电压保持在低电压电平。作为响应，控制信号242保持在它的低电压电平。在时间t2之后，核心供电电压升高到它的高电压电平，同时输入/输出供电电压保持在它的高电压电平。作为响应，控制信号242从低电压电平升高到它的高电压电平。
在一个实施例中，控制信号242被晶体管270和264的栅极接收。如果控制信号242处于它的低电压电平且输入/输出供电电压处于它的高电压电平，则晶体管270的漏极向晶体管262的栅极提供高电压电平。在约时间t1和时间t2之间，晶体管262和264都被关断。输入/输出焊盘280处于高阻抗态。如果控制信号242处于它的高电压电平，则晶体管264接通而晶体管270关断。作为响应，晶体管262的栅极偏压至少由至少基于输入/输出供电电压和信号254的晶体管272、274和276控制。
如上所述以及这里进一步强调的，图2A、2B和图3仅仅是示例，其不应当不适当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改形式。例如，图4是根据本发明另一实施例的简化加电控制系统200。该图仅仅是示例，其不应当不适当地限制权利要求的范围。本领域普通技术人员将认识到许多变化、替换和修改形式。加电控制系统200除了包括晶体管210、212、220和222以及反相器230之外，还包括反相器320和330。在节点240处，控制信号242被输出到反相器320，反相器320还耦合到反相器330。反相器330在节点310处产生加电控制信号340。例如，控制信号340在节点282处被输入/输出系统250接收，并且被用来偏置晶体管270和264的栅极。
在另一实施例中，一种控制输入/输出驱动器的系统包括：控制系统，被配置接收第一供电电压和第二供电电压并产生控制信号；以及具有第一栅极、第一终端和第二终端的第一晶体管。第一栅极被配置接收所述控制信号，第一终端被配置接收第一供电电压。此外，该系统包括具有第二栅极、第三终端和第四终端的第二晶体管，并且第二栅极耦合到第二终端。此外，该系统包括具有第三栅极、第五终端和第六终端的第三晶体管，并且第三栅极被配置接收所述控制信号。而且，该系统包括耦合到第四终端和第五终端的输入/输出焊盘。第一供电电压可以至少等于第一电压电平或第二电压电平，第二电压电平高于第一电压电平，并且第二供电电压可以至少等于第三电压电平或第四电压电平，第四电压电平高于第三电压电平。如果第一供电电压等于第二电压电平且第二供电电压等于第三电压电平，则所述控制信号指示第一控制状态，如果第一供电电压等于第二电压电平且第二供电电压等于第四电压电平，则所述控制信号指示第二控制状态。如果所述控制信号指示第一控制状态，则第二晶体管和第三晶体管被关断。例如，该系统是根据系统200和250实现的。
在另一实施例中，一种控制输入/输出驱动器的系统包括：控制系统，被配置接收第一供电电压和第二供电电压并产生控制信号；以及具有第一栅极、第一终端和第二终端的第一晶体管。第一栅极被配置接收所述控制信号，第一终端被配置接收第一供电电压。此外，该系统包括具有第二栅极、第三终端和第四终端的第二晶体管，并且第二栅极耦合到第二终端。此外，该系统包括具有第三栅极、第五终端和第六终端的第三晶体管，并且第三栅极被配置接收所述控制信号。而且，该系统包括耦合到第四终端和第五终端的输入/输出焊盘。所述控制系统包括具有第四栅极的第四晶体管，并且第四栅极被配置接收第二供电电压。此外，控制系统包括：反相器，被配置接收第二供电电压并产生电压信号；以及具有第五栅极和第七终端的第五晶体管。第五栅极被配置接收所述电压信号。并且，控制系统包括第六晶体管。第六晶体管包括第六栅极，被耦合到第四晶体管和第五晶体管，并且被配置接收第一供电电压。而且，控制系统包括第七晶体管。第七晶体管包括第七栅极和第八终端，被耦合到第四晶体管和第五晶体管，并且被配置接收第一供电电压。例如，该系统是根据系统200和250实现的。
在又一实施例中，一种控制输入/输出驱动器的方法包括：接收第一供电电压，接收第二供电电压，处理与第一供电电压和第二供电电压相关联的信息，以及至少基于与第一供电电压和第二供电电压相关联的信息产生控制信号。此外，该方法包括：处理与控制信号相关联的信息，至少基于与控制信号相关联的信息来接通或关断第一晶体管，以及至少基于与控制信号相关联的信息来接通或关断第二晶体管。第一晶体管和第二晶体管耦合到输入/输出焊盘。第一供电电压可以至少等于第一电压电平或第二电压电平，第二电压电平高于第一电压电平，并且第二供电电压可以至少等于第三电压电平或第四电压电平，第四电压电平高于第三电压电平。如果第一供电电压等于第二电压电平且第二供电电压等于第三电压电平，则所述控制信号指示第一控制状态，并且如果第一供电电压等于第二电压电平且第二供电电压等于第四电压电平，则所述控制信号指示第二控制状态。如果所述控制信号指示第一控制状态，则关断第二晶体管和第一晶体管。例如，该方法是由系统200和250执行的。
本发明具有众多优点。本发明的一些实施例提供了加电控制信号，其可以在输入/输出供电电压被加电而核心供电电压还没有被加电的情况下使输入/输出焊盘处于高阻抗态。本发明的某些实施例提供了加电控制信号，其在输入/输出供电电压和核心供电电压都被加电的情况下允许输入/输出焊盘正常工作。例如，输入/输出焊盘处于逻辑高态、逻辑低态或高阻抗态。本发明的一些实施例可以减少或消除高输入/输出短路电流，即使输入/输出供电电压被加电而核心供电电压还没有被加电。本发明的某些实施例可以减少或消除总线阻塞，即使输入/输出供电电压被加电而核心供电电压还没有被加电。
还应当理解，这里所描述的示例和实施例只是为了说明的目的，本领域的普通技术人员可以根据上述实施例对本发明进行各种修改和变化。这些修改和变化都在本申请的精神和范围内，并且也在权利要求的范围内。
Claims (20)
1.一种控制输入/输出驱动器的系统，所述系统包括：
控制系统，被配置接收第一供电电压和第二供电电压并产生控制信号；
具有第一栅极、第一终端和第二终端的第一晶体管，第一栅极被配置接收所述控制信号，第一终端被配置接收第一供电电压；
具有第二栅极、第三终端和第四终端的第二晶体管，第二栅极耦合到第二终端；
具有第三栅极、第五终端和第六终端的第三晶体管，第三栅极被配置接收所述控制信号；
耦合到第四终端和第五终端的输入/输出焊盘；
其中：
第一供电电压可以至少等于第一电压电平或第二电压电平，第二电压电平高于第一电压电平；
第二供电电压可以至少等于第三电压电平或第四电压电平，第四电压电平高于第三电压电平；
如果第一供电电压等于第二电压电平且第二供电电压等于第三电压电平，则所述控制信号指示第一控制状态；
如果第一供电电压等于第二电压电平且第二供电电压等于第四电压电平，则所述控制信号指示第二控制状态；
如果所述控制信号指示第一控制状态，则第二晶体管和第三晶体管被关断。
2.如权利要求1所述的系统，还包括：
具有第四栅极、第七终端和第八终端的第四晶体管，第七终端被配置接收第一供电电压，第八终端耦合到第三终端；
具有第五栅极、第九终端和第十终端的第五晶体管，第九终端耦合到第六终端，第十终端被配置接收预定电压电平。
3.如权利要求2所述的系统，其中所述预定电压电平是地电压电平。
4.如权利要求2所述的系统，其中所述输入/输出驱动器包括第二晶体管、第三晶体管、第四晶体管和第五晶体管。
5.如权利要求1所述的系统，其中：
第一晶体管包括第一PMOS晶体管；
第二晶体管包括第二PMOS晶体管；
第三晶体管包括NMOS晶体管。
6.如权利要求1所述的系统，其中第一供电电压是输入/输出供电电压。
7.如权利要求1所述的系统，其中第二供电电压是核心供电电压。
8.如权利要求1所述的系统，其中：
如果第一供电电压等于第二电压电平且第二供电电压等于第三电压电平，则所述控制信号与第五电压电平相关联；
如果第一供电电压等于第二电压电平且第二供电电压等于第四电压电平，则所述控制信号与第六电压电平相关联；
第五电压电平与第六电压电平不同。
9.如权利要求1所述的系统，其中第二电压电平与第四电压电平不同。
10.一种控制输入/输出驱动器的系统，所述系统包括：
控制系统，被配置接收第一供电电压和第二供电电压并产生控制信号；
具有第一栅极、第一终端和第二终端的第一晶体管，第一栅极被配置接收所述控制信号，第一终端被配置接收第一供电电压；
具有第二栅极、第三终端和第四终端的第二晶体管，第二栅极耦合到第二终端；
具有第三栅极、第五终端和第六终端的第三晶体管，第三栅极被配置接收所述控制信号；
耦合到第四终端和第五终端的输入/输出焊盘；
其中所述控制系统包括：
具有第四栅极的第四晶体管，第四栅极被配置接收第二供电电压；
反相器，被配置接收第二供电电压并产生电压信号；
具有第五栅极和第七终端的第五晶体管，第五栅极被配置接收所述电压信号
第六晶体管，具有第六栅极，被耦合到第四晶体管和第五晶体管并且被配置接收第一供电电压；
第七晶体管，具有第七栅极和第八终端，被耦合到第四晶体管和第五晶体管并且被配置接收第一供电电压。
11.如权利要求10所述的系统，其中：
第七终端、第八终端和第六栅极在节点处彼此连接；
所述控制信号在所述节点处被产生。
12.如权利要求10所述的系统，其中：
第一供电电压可以至少等于第一电压电平或第二电压电平，第二电压电平高于第一电压电平；
第二供电电压可以至少等于第三电压电平或第四电压电平，第四电压电平高于第三电压电平；
如果第一供电电压等于第二电压电平且第二供电电压等于第三电压电平，则所述控制信号指示第一控制状态；
如果第一供电电压等于第二电压电平且第二供电电压等于第四电压电平，则所述控制信号指示第二控制状态；
如果所述控制信号指示第一控制状态，则第二晶体管和第三晶体管被关断。
13.如权利要求10所述的系统，其中：
第四晶体管包括第一NMOS晶体管；
第五晶体管包括第二NMOS晶体管；
第六晶体管包括第一PMOS晶体管；
第七晶体管包括第二PMOS晶体管。
14.如权利要求10所述的系统，其中第一供电电压是输入/输出供电电压。
15.如权利要求10所述的系统，其中第二供电电压是核心供电电压。
16.如权利要求10所述的系统，其中：
如果第一供电电压等于第二电压电平且第二供电电压等于第三电压电平，则所述控制信号与第五电压电平相关联；
如果第一供电电压等于第二电压电平且第二供电电压等于第四电压电平，则所述控制信号与第六电压电平相关联；
第五电压电平与第六电压电平不同。
17.一种控制输入/输出驱动器的方法，所述方法包括：
接收第一供电电压；
接收第二供电电压；
处理与第一供电电压和第二供电电压相关联的信息；
至少基于与第一供电电压和第二供电电压相关联的信息产生控制信号；
处理与所述控制信号相关联的信息；
至少基于与所述控制信号相关联的信息来接通或关断第一晶体管；
至少基于与所述控制信号相关联的信息来接通或关断第二晶体管；
其中：
第一晶体管和第二晶体管耦合到输入/输出焊盘；
第一供电电压可以至少等于第一电压电平或第二电压电平，第二电压电平高于第一电压电平；
第二供电电压可以至少等于第三电压电平或第四电压电平，第四电压电平高于第三电压电平；
如果第一供电电压等于第二电压电平且第二供电电压等于第三电压电平，则所述控制信号指示第一控制状态；
如果第一供电电压等于第二电压电平且第二供电电压等于第四电压电平，则所述控制信号指示第二控制状态；
如果所述控制信号指示第一控制状态，则关断第一晶体管和第二晶体管。
18.如权利要求17所述的方法，其中第一供电电压是输入/输出供电电压。
19.如权利要求17所述的方法，其中第二供电电压是核心供电电压。
20.如权利要求17所述的方法，其中：
如果第一供电电压等于第二电压电平且第二供电电压等于第三电压电平，则所述控制信号与第五电压电平相关联；
如果第一供电电压等于第二电压电平且第二供电电压等于第四电压电平，则所述控制信号与第六电压电平相关联；
第五电压电平与第六电压电平不同。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200510030369.8A CN100536334C (zh) | 2005-09-27 | 2005-09-27 | 用于输入/输出驱动器的加电控制的系统与方法 |
| US11/262,505 US7239186B2 (en) | 2005-09-27 | 2005-10-28 | System and method for power-on control of input/output drivers |
| US11/754,957 US7403047B2 (en) | 2005-09-27 | 2007-05-29 | System and method for power-on control of input/output drivers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200510030369.8A CN100536334C (zh) | 2005-09-27 | 2005-09-27 | 用于输入/输出驱动器的加电控制的系统与方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1941624A true CN1941624A (zh) | 2007-04-04 |
| CN100536334C CN100536334C (zh) | 2009-09-02 |
Family
ID=37910557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200510030369.8A Active CN100536334C (zh) | 2005-09-27 | 2005-09-27 | 用于输入/输出驱动器的加电控制的系统与方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7239186B2 (zh) |
| CN (1) | CN100536334C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104700901A (zh) * | 2013-12-05 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | Sram中的存储单元的检测方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100633440B1 (ko) * | 2005-10-18 | 2006-10-16 | 삼성전자주식회사 | 고전압 발생 효율을 향상시키는 고전압 발생회로 및 이를포함하는 불휘발성 반도체 메모리 장치 |
| CN101419495B (zh) * | 2007-10-22 | 2012-05-30 | 国际商业机器公司 | 降低计算机系统中i/o功率的方法和装置,以及计算机系统 |
| TWI395405B (zh) | 2009-08-06 | 2013-05-01 | Etron Technology Inc | 具提高反應速度與延長工作壽命功能之緩衝驅動電路、緩衝器與相關方法 |
| CN105790753B (zh) * | 2014-12-25 | 2018-12-21 | 中芯国际集成电路制造(上海)有限公司 | 输出缓冲器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH087571A (ja) * | 1994-04-20 | 1996-01-12 | Hitachi Ltd | ゲート回路，半導体集積回路，半導体記憶回路及びそれらを用いた半導体集積回路装置、それらを用いた情報処理装置 |
| US6803789B1 (en) * | 2002-10-04 | 2004-10-12 | Semiconductor Manufacturing International Corporation | High voltage tolerant output buffer |
| KR100594319B1 (ko) * | 2005-02-02 | 2006-06-30 | 삼성전자주식회사 | 확장된 입력 레벨을 갖는 레벨 쉬프터 |
-
2005
- 2005-09-27 CN CN200510030369.8A patent/CN100536334C/zh active Active
- 2005-10-28 US US11/262,505 patent/US7239186B2/en active Active
-
2007
- 2007-05-29 US US11/754,957 patent/US7403047B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104700901A (zh) * | 2013-12-05 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | Sram中的存储单元的检测方法 |
| CN104700901B (zh) * | 2013-12-05 | 2017-09-22 | 中芯国际集成电路制造(上海)有限公司 | Sram中的存储单元的检测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070268046A1 (en) | 2007-11-22 |
| US20070080721A1 (en) | 2007-04-12 |
| US7403047B2 (en) | 2008-07-22 |
| US7239186B2 (en) | 2007-07-03 |
| CN100536334C (zh) | 2009-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080106297A1 (en) | Slew rate controlled circuits | |
| CN1941624A (zh) | 用于输入/输出驱动器的加电控制的系统与方法 | |
| CN1819424A (zh) | 在待机操作模式具有减少的功耗的调压器 | |
| EP1428317A2 (en) | High voltage cmos output driver in low voltage process | |
| US7724069B1 (en) | Analog switch for operation outside power rails with low supply current | |
| CN1581359A (zh) | 使用漏电流的半导体测试设备和漏电流的补偿系统 | |
| CN1855724A (zh) | 缓冲电路 | |
| CN1841730A (zh) | 用于避免多电源输入/输出的瞬态短路电流的上电解决方法 | |
| JP4137118B2 (ja) | 半導体装置 | |
| US20080098342A1 (en) | Semiconductor integrated circuit designing method, semiconductor integrated circuit device, and electronic device | |
| CN101971488B (zh) | 具有过压保护的差分电流输出驱动器 | |
| KR20080077557A (ko) | Ｉ／ｏ 회로 | |
| CN1960173B (zh) | D类功率输出级 | |
| US8018268B1 (en) | Over-voltage tolerant input circuit | |
| US7456654B1 (en) | Method and apparatus for a programmable level translator | |
| JP2009514436A (ja) | 高電圧耐性ポートドライバ | |
| EP0692874A1 (en) | Power transistor with integrated turn-off circuit | |
| KR20070026612A (ko) | 높고 그리고 넓은 동작 전압 범위를 위한 바이어스 회로를구비한 게이트 드라이버 출력 단 | |
| CN1860669A (zh) | 用于集成vrm功率场效应晶体管的集成接口电路 | |
| US6788586B2 (en) | Output buffer for a nonvolatile memory with output signal switching noise reduction, and nonvolatile memory comprising the same | |
| US7646221B2 (en) | Buffer Circuit and control method thereof | |
| US7133268B2 (en) | Current control via a variable voltage snubbing network | |
| CN1677574A (zh) | 非易失性存储电路和半导体装置 | |
| WO2003058816A1 (en) | A crossbar device with reduced parasitic capacitive loading and usage of crossbar devices in reconfigurable circuits | |
| JP4758057B2 (ja) | 電気信号レベルを制御するためのシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20111129 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111129 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |