CN1938836A - 具有双栅finfets的存储器及制造方法 - Google Patents

具有双栅finfets的存储器及制造方法 Download PDF

Info

Publication number
CN1938836A
CN1938836A CNA2005800098719A CN200580009871A CN1938836A CN 1938836 A CN1938836 A CN 1938836A CN A2005800098719 A CNA2005800098719 A CN A2005800098719A CN 200580009871 A CN200580009871 A CN 200580009871A CN 1938836 A CN1938836 A CN 1938836A
Authority
CN
China
Prior art keywords
grid
lines
memory
contact
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800098719A
Other languages
English (en)
Other versions
CN1938836B (zh
Inventor
P·L·D·常
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1938836A publication Critical patent/CN1938836A/zh
Application granted granted Critical
Publication of CN1938836B publication Critical patent/CN1938836B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

描述了一种在SOI基片上制造的DRAM，所述DRAM使用单一主体器件作为存储单元，不依赖于通过SOI的绝缘层的场。通过以下方法来限定浮体器件：以与形成在绝缘层上的每一个主体的前栅和背栅两者正交的方式设置各线条。硅线条(10)包括相反导电类型的被主体区(12)隔开的源极(13)和漏极(11)。导电线条延伸在垂直于硅线条(10)的方向上并包括通过相应的隔离层(16，17)与主体区(12)隔开的背栅(15)和前栅(14)。这样，所述DRAM包括双栅FinFETs。

Description

具有双栅FINFETS的存储器及制造方法
具有分裂(split)栅极器件的存储器和制造方法
发明领域
本发明涉及动态随机存取存储器(DRAM)，具体地说，涉及利用一个晶体管浮体单元的存储器。
先有技术和相关技术
最普通的DRAM单元在电容上存储电荷，并使用单个晶体管来访问电容。最近，有人提出一种单元，在晶体管的浮体上存储电荷。偏置背栅，以便维持浮体中的电荷。
在一种建议中，在硅基片上形成氧化层，并在氧化层上形成有源器件用的硅层(SOI基片)。硅基片用作背栅，并且随后必须相对于硅层被偏置。遗憾的是，氧化层相对较厚，需要相对较高的电压(例如10伏)来进行偏置。
已经提出几种结构来降低这相对较高的偏压，包括使用双栅浮体和硅柱。这些结构都难以制造。这及其他有关技术在M.ChanElectron Device Letters，Jan 1994之后的C.Kuo，IEDM.Dec.2002，；C.Kuo所著IEDM.Dec.2002″双栅浮体单元的假想结构″，T.Ohsawa等人，IEEE Journal of Solid-State Circuits，Vol.37，No.11，November 2002；和David M.Fried等人，″改进独立栅极N-型FinFET的制造与特性″IEEE Electron Device Letters，Vol.24，No.9，September 2003均有描述。
附图的简短说明
图1是存储单元和它与存储器中的外围电路连接的平面图。
图2是起始SOI基片和附加层的剖面正视图。
图3是掩蔽和蚀刻之后图2的结构的平面图。
图4是图3的结构和用于存储器外围电路的基片部分的剖面正视图。
图5图解说明去除氧化层的附加处理之后图4的结构；
图6图解说明淀积多晶硅层之后图5的结构。
图7图解说明多晶硅层平面化和淀积硬掩模层之后图6的结构。
图8图解说明蚀刻多晶硅层以限定阵列中的栅极之后图7的结构。
图9是图8阵列的一部分的平面图。
图10A是通过图9的剖面线10A-10A截取的图9的结构的剖面正视图，图解说明离子注入。
图10B是的通过图9的剖面线10B-10B截取的图9结构的剖面正视图，图解说明尖端(tip)注入。
图11A是在多晶硅栅极上形成隔离层之后并且在源极/漏极掺杂过程中图9结构的剖面正视图，该图是通过图9的剖面线11A-11A截取的。
图11B是形成硅化物之后通过图9的剖面线11B-11B截取的图9结构的剖面正视图。
图12是存储器阵列的平面图，用来图解说明为所述阵列制作的金属触点。
图13是存储器阵列的透视图。用来图解说明几个层上各叠加的金属线中的金属触点。
图14是存储器阵列的平面图，用来图解说明另一种金属化布局。
详细说明
在以下描述中，描述了一种存储器和该存储器的制造方法。为了对本发明提供透彻的理解，提出许多具体细节，诸如特定的导电类型和金属化安排。对于本专业技术人员来说，显然，不用这些具体细节也可以实施本发明。在其他实例中，众所周知的处理步骤和电路将不予以详细描述，以免不必要地模糊本发明。
图1中示出单一存储单元。图解说明在氧化层上形成的并从硅层蚀刻的硅线条10的一部分。硅线条10包括设置在主体区12的第一相对两侧的一对彼此隔开的掺杂区11和13。在一个实施例中，主体区是p型区，而源极区13和漏极区11被用n型掺杂剂较重地掺杂。
在主体区12的第二相对两侧上形成被标为前栅14和背栅15的一对栅极。栅极14和15分别通过氧化层16和17与硅主体12绝缘。所述栅极由从多晶硅层蚀刻的导电线条，例如多晶硅形成。形成所述栅极的多晶硅线条一般垂直于硅线条10，并在主体区上，诸如在主体区12上被硅线条10中断。
图1的存储单元是耦合到存储器的外围电路的四端器件。所述单元是在单元的阵列中形成的。对于所图解说明的n-沟道实施例，源极区耦合到地，而背栅15耦合到例如-1伏的偏置电源。漏极端子11连接到存储器中的位线23。前栅14连接到存储器中的字线24，以便允许选择单元。所述单元，如将要描述的，是动态随机存取存储单元，因此，所存储的数据要求周期性的刷新。
首先假定，图1的单元没有存储电荷，而且所述单元通过向耦合到栅极14的字线24施加正电位来选定。进而假定，二进制的1将存储在(写入)所述单元，如用电荷的存储所代表的。(二进制0用不存在电荷来代表。)放大器19向位线23提供正电位，使主体区12的反型沟道21导通，如一般发生在场效应晶体管上的。发生这种情况时，在施加于栅极的偏压的影响下，空穴对(一般由碰撞电离产生)向栅极15漂移。从字线24除去所述电位并从位线23除去所述电位之后，这些空穴对仍旧留在主体区12的存储区20。
假定必须确定所述单元存储了二进制的1还是二进制的0。通过向字线23施加正电位来选定所述单元。所述单元移位的阈电压取决于在区域20是否存有空穴。所述单元具有较低的阈电压，就是说，当区域20存有电荷时，它更容易导通。阈电压的这种移位通过读出放大器18来检测，并提供表明所述单元是存储二进制1还是二进制0的读数。这可以提供给I/O输出线或刷新电路，以便刷新所述单元的状态。
可以通过把所述单元的阈电压与交叉耦合读出放大器中的基准单元的阈电压进行比较来确定所述单元的阈电压。可以例如通过使用作基准单元的存储单元上具有较少电荷或者较小偏压来建立基准单元的阈电压。
在一个实施例中，在形成于硅基片30上的氧化层31上制造所述单元。在设置在氧化层31上的单晶硅层32内制造存储器用的有源器件。所述SOI基片在半导体工业上是众所周知的。举例来说，它是通过把硅层结合在基片30上，然后使层32平面化使得它相对较薄而制造的。这相对较薄的低体效应层用于有源器件。形成SOI基片用的其它技术是已知的，包括例如把氧注入硅基片，以形成隐埋氧化层。在随后的各附图中，示出在层31上制造的存储器，未示出下面的硅基片30。
在所述过程的一个实施例中，首先在硅层32上设置保护氧化物33，接着淀积氮化硅层34。掩蔽层34以便限定多个彼此隔开的长形的平行线，并蚀刻与这些线对齐的下面的硅层32。在图3平面图中(还在图4的剖面正视图中)以四条平行线32a、32b、32c和32d的形式示出所得到的结构。
通常，所描述的处理过程包括存储阵列的制造。在SOI基片的一部分上制造所述阵列的同时，可以在SOI基片的其它部分上制造用于存储器的外围电路。图4中，在点线42的左边示出氧化层31上的存储阵列，而在点线42的右边示出也在氧化层31上形成的存储器的逻辑电路部分。
制造所述阵列的一些处理过程也同时用以制造所述逻辑电路部分中的外围电路。例如，当蚀刻氮化硅层34时，可以在诸如由氮化物部分34e表示的逻辑电路部分限定各种各样的特征。然后，当蚀刻层32时，既蚀刻所述阵列又蚀刻逻辑电路部分，例如形成部分32e。
有时需要对所述两个部分中的一个进行单独的处理。图4和5图解说明这样的处理。蚀刻硅层32之后，用保护氧化物41覆盖整个存储器。然后，在存储器的阵列部分上面形成光刻胶层40，留下外露的逻辑电路部分。在逻辑电路部分中，把氧化物41和氮化硅部分34e以及类似于的部分一起除去。接着，在除去光刻胶40之后，从存储器的阵列部分除去保护氧化物41。所得到的结构示于图5。应当指出，在图5中，氧化层31b略为比氧化层31a薄。这是因为需要附加的蚀刻来从逻辑电路部分除去氮化硅而发生的。这还导致在部分32e下面的某种程度的凹蚀。
因而，在制造存储器时，处理过程可以出现在一个或两个部分。用于输入/输出(I/O)数据缓冲区、地址缓冲区、读出放大器、刷新放大器、地址译码器以及支持DRAM存储器阵列所需要的其他电路的逻辑电路部分中的处理是众所周知的，因此，这里不再描述。
对于存储器的任何一部分，都未示出或讨论典型的处理步骤，诸如阱注入、牺牲氧化、不同的清洗步骤，包括栅极氧化物预清洗。预清洗栅极氧化物之后，在外露硅上生长栅极氧化物。应当指出，特别是在阵列部分，栅极氧化物是在硅线条的两侧上生长的。这些线条的顶面用氮化硅覆盖。这种栅极氧化物是相对较薄的，在这些附图中未示出。
形成栅极氧化物之后，在整个基片上面形成多晶硅层42，如图6所示。(应当指出，在图6中，由于牺牲氧化物的去除和栅极氧化物预清洗的缘故，在部分32a-d下已经发生某种程度的凹蚀)。对多晶硅层进行平面化。所述平面化至少在氮化硅线条34a-d的顶部发生，或最好在略微低于这些线条处出现，以保证多晶硅不会有在氮化硅上面延伸的纤维状物或桥。若出现这种情况，则这些寄生途径将使单元的前栅和背栅短路。
可以或者利用化学机械抛光(CMP)或者利用化学平面化处理来完成层42的平面化。在一个实施例中，淀积氧化物，以便在阵列和逻辑电路部分之间提供一般水平的抛光表面。另一个选项是使抗蚀剂形成图案，以便覆盖逻辑电路部分，接着进行干蚀刻处理，除去阵列中的多晶硅，使其降至略微低于部分34a-d上表面的水平。对于所述选项，可以在逻辑电路部分和阵列部分之间形成多晶硅隔离层。所述隔离层不影响电路的功能。
现在，施加硬掩模44，如图7所示，以便允许多晶硅形成图案。掩模44限定多个隔开的平行的多晶硅线条，它们一般垂直于与硬掩模对齐蚀刻的硅线条32。如图8和9所示，这些多晶硅线条42在硅线条32和氮化物线条34的堆叠的交点上中断。这些线条42，如上所述，形成前栅和背栅。除去多晶硅线条之间硅线条顶上的氮化硅。这可以现在完成或在加工过程中的较早期完成。氮化硅保留在硅主体的上面，以便保证每一个存储单元的前栅和背栅仍旧是彼此绝缘的。
现在通过注入进行多晶硅线条的掺杂。这如图10A所示，其中倾斜地进行离子注入。对于所描述的n-沟道实施例，用n型掺杂剂，诸如砷，来掺杂所述多晶硅至相对较高的掺杂级，使得它尽可能导电。多晶硅的导电率并非关键问题，因为栅极的长度小于各扩散线条之间的间隔。
接着，如图10B所示，在各单元体之间硅线条的两侧进行尖端(tip)注入。但是，这也是在与多晶硅注入不同的方向上倾斜地进行的。如一般做法，这种注入相对较轻，使用n型掺杂剂。另外，必要时，可以进行光晕(halo)注入，这是在覆盖单元体的氮化硅部分下倾斜地注入。
在图9的阵列上面形成二氧化硅或氮化硅层，并用各向异性的蚀刻剂蚀刻，如经常做的那样，以便在多晶硅的两侧上形成隔离层。现在用另一种离子注入工艺过程在隔离层之间对硅线条进行掺杂，以便形成单元的主源极和漏极区，如图11A所示。这是一种用n型掺杂剂的相对较重等级的掺杂注入，其中如所描述的，在原来p型掺杂的硅层32内形成n沟道单元。
之后，形成源极/漏极，可以利用众所周知的自对齐硅化(salicide)步骤来减小外露硅的电阻。图11B中示出源极和漏极区上的硅化物(salicide)。若用硬掩模进行蚀刻，则多晶硅具有等于或略微小于硅主体的厚度，然后还将所述多晶硅部分的上表面硅化。若选择较厚的硬掩模，则对于自对准触点来说，阵列多晶硅可以是不硅化的。
首先参见图12，该图也示出具有硅线条32a、32b和32c以及多晶硅线条44a、44b和44c的存储阵列的一部分的平面图。多晶硅线条，如所指出的，是在硅线条处中断的断开的一些段。图中示出沿着硅线条32c的在这些线条的交点上的几个单元，诸如单元54。
对于所述阵列中的每一个源极和漏极区以及所述阵列中的每一个前栅和背栅都形成触点。如可以看到的，尽管每一个单元都是四端器件，但是事实上，在所述阵列的中央部分，因为触点是共享的，所以触点的数目等于单元数目的一半。例如，对于单元50，触点53接触该单元的源极区。该触点还为单元54提供源极区触点。类似地，接触单元50漏极区的触点51为单元52提供漏极区触点。类似地，栅极触点是共享的。例如，单元50和56两者的背栅具有单一触点55。类似地，前栅触点57为两个单元56和58提供前栅控制。图12中示出的所有触点都向上延伸至这些金属层中的一个，其中它们终结在覆盖水平金属线条或桥中。
在一个实施例中，四个金属层用来提供通向阵列中各单元的入口。对于所述实施例，所有源极区都连接到第一金属化层的各线条。在图13中，至源极区60的几个触点都沿着阵列的一个线条，表示为连接到在金属化的第一层上形成的覆盖金属线条61。其他源极区也耦合到各线条，诸如线条61，但是它们未示于图13中，以免使所述图过分复杂。例如，源极区62和沿着该线条的其他源极区也耦合到与金属化的第一层中的线条61平行的线条。类似地，源极区63也耦合到另一线条。对于所描述的实施例，所有这些线条都连接到地电位，如图1所示。
在金属化的第二层中，所有背栅都首先与延伸在相邻背栅触点之间的短线条或桥配对。例如，背栅65和背栅66分别通过触点67和68连接到桥69。这些触点从所述阵列延伸至金属化的第二层。类似地，沿着所述线条的其他背栅也通过桥连接，如通过桥73互联的触点70和72所示。所述阵列中的所有其他背栅都以类似的方式配对。
在金属化层3中，所有前栅都连接到各线条，例如前栅75通过触点76连接到线条77。触点76从所述栅极向上延伸到金属化的第三层，在线条77结束。类似地，其它各线条在所述金属化层中限定并接纳来自其他前栅的触点。层3中的这些线条是所述存储器的字线。
以金属化的第二层为起点延伸至金属化的第三层，触点(诸如80和81)在桥69和73的端部之间的中间形成。这些触点向上延伸到金属化的第三层，以便接触在金属化的第三层形成的线条82。类似地，接触所有其他背栅的所有其他桥都向上引到这一层并连接到各线条，诸如线条82。这些线条连接到偏置电源。
在金属化的第四层上，所有漏极区都连接到各线条。例如，漏极区90通过触点91连接至线条92。触点91从所述阵列中的漏极区延伸至金属化的第四层。类似地，所有其他漏极区都连接到各线条，诸如线条92和93。
作为另一方案，漏极可以连接到金属化的第一层上的位线，而源极连接到金属化的第四层上的接地线条。
若阵列单元尺寸增大，则可以分3个层完成所述金属化。举例来说，若背栅和源极/漏极触点之间有更多间隔，则所有背栅都可以在金属化的第一层中连接。然后前栅和源极都可以通过金属化的第二层连接。漏极通过金属化的第三层连接。这如图14所示。对于不同大小的单元，其它的连接方案也是可能的。
上面描述的存储器可以具有若干个单元子阵列。另外，单元子阵列可以由读出放大器的行或列截开。因此，逻辑电路部分可以包围若干个单元子阵列。
这样，已经公开了一种在SOI基片上制造的，每一个单元使用单一主体器件的DRAM。

Claims (28)

1.一种存储器包括：
多条平行的，彼此隔开的，设置在氧化层上的硅线条；
多条平行的，彼此隔开的，以一般地垂直于所述硅线条的方式设置在所述氧化层上的导电线条，在所述硅线条的交点上所述导电线条是不连续的，每一个交点在所述硅线条上形成主体区，并且在所述主体区的相对的两侧由所述导电线条形成第一栅极和第二栅极，所述栅极与所述主体区绝缘；以及
所述第一栅极连接到所述存储器中的字线，而所述第二栅极连接成偏置所述主体区。
2.如权利要求1所述的存储器，其中用第一导电类型的掺杂剂掺杂所述主体区，而在所述主体区之间的所述硅线条形成用第二导电类型的掺杂剂掺杂的源极和漏极区，所述漏极区连接到所述存储器中的位线。
3.如权利要求1所述的存储器，其中所述各导电线条中相邻的两个导电线条中的第二栅极在第一叠加金属层中通过桥连接在一起，以及其中多个这样的桥在第二叠加金属层中通过偏置线条连接在一起。
4.如权利要求2所述的存储器，其中所述源极区连接到地电位。
5.如权利要求4所述的存储器，其中通过所述第二栅极对所述主体区的偏置包括把所述第二栅极连接到负电位。
6.如权利要求1所述的存储器，其中所述导电线条包括多晶硅。
7.如权利要求6所述的存储器，其中沿着所述导电线条的各垂直侧面设置隔离层。
8.如权利要求1所述的存储器，其中包括与所述存储器一起形成在公共基片上的外围电路。
9.如权利要求2所述的存储器，其中所述第一导电类型是p型，而所述第二导电类型是n型。
10.如权利要求1所述的存储器，其中每一个主体区为存储单元提供电荷存储，以及其中相邻存储单元共享源极区、漏极区、第一栅极和第二栅极。
11.一种存储阵列中的动态随机存取存储单元包括：
设置在绝缘层上的硅部分；
彼此隔开的第一和第二掺杂区，在所述硅部分上，所述第一和第二掺杂区限定它们之间的主体区；
形成在所述绝缘层上的第一和第二栅极，所述各栅极与所述主体区绝缘并且设置在所述主体区的相对的两侧；
连接到所述第一栅极的字线；
连接到所述各掺杂区之一的位线。
12.如权利要求11所述的单元，其中所述栅极包括多晶硅。
13.如权利要求12所述的单元，其中包括在所述栅极两侧形成的隔离层。
14.如权利要求13所述的单元，其中所述掺杂区是n型区。
15.如权利要求14所述的单元，其中所述第二栅极连接到偏置电源。
16.如权利要求15所述的单元，其中所述偏置电源向所述第二栅极提供相对于所述各掺杂区中另一个掺杂区的负电位。
17.一种制造存储器的方法包括：
在绝缘层上形成多条一般地平行的，彼此隔开的硅线条；
在所述绝缘层上形成多条一般地平行的彼此隔开的导电线条，所述多条导电线条由导电材料形成并且垂直于所述多条硅线条，使得当与所述硅线条相交时所述导电线条被中断，所述导电线条在所述硅线条的相对的两侧形成第一和第二栅极；
对所述各交点之间的所述硅线条进行掺杂，以便限定被各主体区隔开的各源极和漏极区；
把所述第一栅极连接到字线；以及
把所述漏极区连接到位线。
18.如权利要求17所述的方法，其中所述源极和漏极区的形成包括以下步骤：
用第一导电类型的掺杂剂注入所述源极和漏极区，
在所述导电线条的两侧形成隔离层，以及
再一次用所述第一导电类型的掺杂剂掺杂所述源极和漏极区，使得所述隔离层隔断所述源极和漏极区的各部分。
19.如权利要求18所述的方法，其中包括在所述源极和漏极区上形成硅化物。
20.如权利要求17所述的方法，其中所述导电材料包括多晶硅。
21.如权利要求17所述的方法，其中包括在电气上使所述第二栅极与叠加金属桥以及在所述第二栅极与所述桥之间延伸的第一触点配对。
22.如权利要求21所述的方法，其中包括利用从所述桥的末端与所述金属线条之间的大致中间位置延伸的第二触点把所述桥连接到与所述桥叠加的金属线条。
23.一种存储器包括：
单元阵列，所述单元具有第一栅极触点、第二栅极触点、源极区触点和漏极区触点；
叠加的金属桥，它们连接在叠加的金属层中各第二栅极触点对之间；以及
附加的触点，它们接触所述桥并把所述各桥连接到另一个叠加金属层中的线条。
24.如权利要求23所述的存储器，其中所述第一栅极触点连接到所述阵列中的字线。
25.如权利要求24所述的存储器，其中所述漏极区触点连接到所述阵列中的位线。
26.一种存储器包括：
单元阵列，所述单元具有第一栅极触点、第二栅极触点、源极区触点和漏极区触点；以及
所述第二栅极触点连接到第一金属化层中的线条，所述源极区触点和第一栅极触点连接到第二金属化层中的线条，而所述漏极区触点连接到第三金属化层中的线条。
27.如权利要求26所述的存储器，其中所述第一和第三金属化层中的所述各线条彼此平行。
28.如权利要求27所述的存储器，其中所述第二金属化层中的所述各线条垂直于所述第一和第三金属化层中的所述各线条。
CN2005800098719A 2004-03-31 2005-03-25 具有双栅finfets的存储器及制造方法 Expired - Fee Related CN1938836B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/816,282 2004-03-31
US10/816,282 US7049654B2 (en) 2004-03-31 2004-03-31 Memory with split gate devices and method of fabrication
PCT/US2005/010164 WO2005098928A1 (en) 2004-03-31 2005-03-25 Memory with double-gate finfets and method of fabrication

Publications (2)

Publication Number Publication Date
CN1938836A true CN1938836A (zh) 2007-03-28
CN1938836B CN1938836B (zh) 2010-08-11

Family

ID=34963594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800098719A Expired - Fee Related CN1938836B (zh) 2004-03-31 2005-03-25 具有双栅finfets的存储器及制造方法

Country Status (5)

Country Link
US (2) US7049654B2 (zh)
KR (1) KR100899671B1 (zh)
CN (1) CN1938836B (zh)
TW (2) TWI303457B (zh)
WO (1) WO2005098928A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102983131A (zh) * 2011-10-07 2013-03-20 钰创科技股份有限公司 晶体管电路布局结构
WO2013120285A1 (zh) * 2012-02-13 2013-08-22 中国科学院微电子研究所 半导体存储器件及其访问方法
US9542990B2 (en) 2012-02-13 2017-01-10 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor memory device and method for accessing the same

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7710771B2 (en) * 2002-11-20 2010-05-04 The Regents Of The University Of California Method and apparatus for capacitorless double-gate storage
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7335934B2 (en) 2003-07-22 2008-02-26 Innovative Silicon S.A. Integrated circuit device, and method of fabricating same
US7084461B2 (en) * 2004-06-11 2006-08-01 International Business Machines Corporation Back gate FinFET SRAM
US7348284B2 (en) * 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US7361958B2 (en) * 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7130215B2 (en) * 2004-12-28 2006-10-31 Macronix International Co., Ltd. Method and apparatus for operating a non-volatile memory device
US7072219B1 (en) * 2004-12-28 2006-07-04 Macronix International Co., Ltd. Method and apparatus for operating a non-volatile memory array
US7072220B1 (en) * 2004-12-28 2006-07-04 Macronix International Co., Ltd. Method and apparatus for operating a non-volatile memory array
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7102181B1 (en) * 2005-04-22 2006-09-05 International Business Machines Corporation Structure and method for dual-gate FET with SOI substrate
US7859026B2 (en) * 2006-03-16 2010-12-28 Spansion Llc Vertical semiconductor device
US8501581B2 (en) 2006-03-29 2013-08-06 Micron Technology, Inc. Methods of forming semiconductor constructions
WO2007138517A1 (en) * 2006-05-30 2007-12-06 Nxp B.V. Array configuration for dram memory with double-gate floating-body finfet cells
JP2008010503A (ja) * 2006-06-27 2008-01-17 Toshiba Corp 半導体記憶装置およびその製造方法
US20080029827A1 (en) * 2006-08-04 2008-02-07 Ibrahim Ban Double gate transistor, method of manufacturing same, and system containing same
US8217435B2 (en) 2006-12-22 2012-07-10 Intel Corporation Floating body memory cell having gates favoring different conductivity type regions
JP4791986B2 (ja) * 2007-03-01 2011-10-12 株式会社東芝 半導体記憶装置
US7652910B2 (en) 2007-06-30 2010-01-26 Intel Corporation Floating body memory array
US7948008B2 (en) 2007-10-26 2011-05-24 Micron Technology, Inc. Floating body field-effect transistors, and methods of forming floating body field-effect transistors
EP2238623A1 (en) * 2008-01-04 2010-10-13 Centre National de la Recherche Scientifique Double-gate floating-body memory device
US7772649B2 (en) * 2008-02-25 2010-08-10 International Business Machines Corporation SOI field effect transistor with a back gate for modulating a floating body
DE102008016439A1 (de) * 2008-03-31 2009-10-01 Advanced Micro Devices, Inc., Sunnyvale SOI-Transistor mit potentialfreiem Körper für die Informationsspeicherung mit asymmetrischen Drain/Source-Gebieten
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US7979836B2 (en) * 2008-08-15 2011-07-12 International Business Machines Corporation Split-gate DRAM with MuGFET, design structure, and method of manufacture
US7781283B2 (en) * 2008-08-15 2010-08-24 International Business Machines Corporation Split-gate DRAM with MuGFET, design structure, and method of manufacture
US8184472B2 (en) 2009-03-13 2012-05-22 International Business Machines Corporation Split-gate DRAM with lateral control-gate MuGFET
US8288795B2 (en) 2010-03-02 2012-10-16 Micron Technology, Inc. Thyristor based memory cells, devices and systems including the same and methods for forming the same
US8513722B2 (en) 2010-03-02 2013-08-20 Micron Technology, Inc. Floating body cell structures, devices including same, and methods for forming same
US9646869B2 (en) * 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US8598621B2 (en) 2011-02-11 2013-12-03 Micron Technology, Inc. Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8519431B2 (en) 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
TWI455138B (zh) * 2011-06-14 2014-10-01 Univ Nat Chiao Tung 非揮發性半導體記憶體裝置
US8426920B2 (en) * 2011-06-29 2013-04-23 Institute of Microelectronics, Chinese Academy of Sciences MOSFET and method for manufacturing the same
US8772848B2 (en) 2011-07-26 2014-07-08 Micron Technology, Inc. Circuit structures, memory circuitry, and methods
TWI458051B (zh) * 2011-10-21 2014-10-21 Rexchip Electronics Corp Control Method of Vertical Double - gate Dynamic Random Access Memory
US9812336B2 (en) * 2013-10-29 2017-11-07 Globalfoundries Inc. FinFET semiconductor structures and methods of fabricating same
US9484205B2 (en) 2014-04-07 2016-11-01 International Business Machines Corporation Semiconductor device having self-aligned gate contacts

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6243293B1 (en) * 1992-01-29 2001-06-05 Interuniversitair Micro-Elektronica Centrum Contacted cell array configuration for erasable and programmable semiconductor memories
JP2964993B2 (ja) * 1997-05-28 1999-10-18 日本電気株式会社 半導体記憶装置
US6190981B1 (en) * 1999-02-03 2001-02-20 United Microelectronics Corp. Method for fabricating metal oxide semiconductor
US6141236A (en) * 1999-03-10 2000-10-31 Alliance Semiconductor Corporation Interleaved stitch using segmented word lines
US6396108B1 (en) * 2000-11-13 2002-05-28 Advanced Micro Devices, Inc. Self-aligned double gate silicon-on-insulator (SOI) device
JP3884266B2 (ja) * 2001-02-19 2007-02-21 株式会社東芝 半導体メモリ装置及びその製造方法
CA2342496A1 (en) * 2001-03-30 2002-09-30 Atmos Corporation Twisted wordline straps
US20040004251A1 (en) * 2002-07-08 2004-01-08 Madurawe Raminda U. Insulated-gate field-effect thin film transistors
US6831310B1 (en) * 2003-11-10 2004-12-14 Freescale Semiconductor, Inc. Integrated circuit having multiple memory types and method of formation
US7030651B2 (en) * 2003-12-04 2006-04-18 Viciciv Technology Programmable structured arrays

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102983131A (zh) * 2011-10-07 2013-03-20 钰创科技股份有限公司 晶体管电路布局结构
CN102983131B (zh) * 2011-10-07 2016-01-13 钰创科技股份有限公司 晶体管电路布局结构
WO2013120285A1 (zh) * 2012-02-13 2013-08-22 中国科学院微电子研究所 半导体存储器件及其访问方法
US9542990B2 (en) 2012-02-13 2017-01-10 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor memory device and method for accessing the same

Also Published As

Publication number Publication date
US20050224878A1 (en) 2005-10-13
TWI325605B (en) 2010-06-01
TW200605232A (en) 2006-02-01
US7049654B2 (en) 2006-05-23
US20060125011A1 (en) 2006-06-15
CN1938836B (zh) 2010-08-11
TWI303457B (en) 2008-11-21
TW200717665A (en) 2007-05-01
KR20070012415A (ko) 2007-01-25
US7332779B2 (en) 2008-02-19
WO2005098928A1 (en) 2005-10-20
KR100899671B1 (ko) 2009-05-28

Similar Documents

Publication Publication Date Title
CN1938836B (zh) 具有双栅finfets的存储器及制造方法
US8859359B2 (en) Floating body cell structures, devices including same, and methods for forming same
US6459123B1 (en) Double gated transistor
US6720579B2 (en) Semiconductor device and method of manufacturing the same
US7307308B2 (en) Buried bit line non-volatile floating gate memory cell with independent controllable control gate in a trench, and array thereof, and method of formation
US8114737B2 (en) Methods of forming memory cells on pillars and memories with memory cells on pillars
JP3934507B2 (ja) 半導体記憶装置および半導体記憶装置の製造方法
CN102479803A (zh) 半导体器件及其形成方法
JPH1065031A (ja) Ｅｅｐｒｏｍ
TWI792136B (zh) 半導體裝置結構
US6822281B2 (en) Trench cell for a DRAM cell array
US7781838B2 (en) Integrated circuit including a body transistor and method
US6472767B1 (en) Static random access memory (SRAM)
US7915119B2 (en) Semiconductor memory device and manufacturing method thereof
US20240153540A1 (en) Semiconductor device structure
JP2002198501A (ja) 半導体記憶装置およびその製造方法
KR20000061328A (ko) 반도체 메모리 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100811

Termination date: 20180325

CF01 Termination of patent right due to non-payment of annual fee