CN1933022A - 非易失性存储单元的空穴退火方法 - Google Patents
非易失性存储单元的空穴退火方法 Download PDFInfo
- Publication number
- CN1933022A CN1933022A CNA200610115540XA CN200610115540A CN1933022A CN 1933022 A CN1933022 A CN 1933022A CN A200610115540X A CNA200610115540X A CN A200610115540XA CN 200610115540 A CN200610115540 A CN 200610115540A CN 1933022 A CN1933022 A CN 1933022A
- Authority
- CN
- China
- Prior art keywords
- nitride
- memory cells
- erase
- voltage
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 149
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000000137 annealing Methods 0.000 title claims abstract description 45
- 150000004767 nitrides Chemical class 0.000 claims abstract description 139
- 238000003860 storage Methods 0.000 claims abstract description 85
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 54
- 235000012239 silicon dioxide Nutrition 0.000 claims description 27
- 239000000377 silicon dioxide Substances 0.000 claims description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 239000011810 insulating material Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims 2
- 239000002784 hot electron Substances 0.000 abstract description 7
- 230000007423 decrease Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 230000008569 process Effects 0.000 description 29
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000014509 gene expression Effects 0.000 description 7
- 238000007689 inspection Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000007943 implant Substances 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000005036 potential barrier Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 238000006396 nitration reaction Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- LSEKLPKUWRDLKY-UHFFFAOYSA-N protoleucomelone Chemical compound C1=CC(OC(=O)C)=CC=C1C1=C(OC(C)=O)C(OC(C)=O)=C(C=2C(=CC(OC(C)=O)=C(OC(C)=O)C=2)O2)C2=C1OC(C)=O LSEKLPKUWRDLKY-UHFFFAOYSA-N 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
本发明描述一种在氮化物储存存储单元擦除之后的空穴退火方法，用于补偿被捕捉的空穴，使空穴的重新释放最小化，以降低临界电压明显偏移至较高的值。将软电子编程用在所选出的氮化物储存存储单元，此氮化物存储单元被查出具有高于预定临界电压(EV)减去字线差距X的临界电压。软电子编程的效果在于中和氮化物储存存储单元的擦除所引起的过多空穴，可降低临界电压偏移至较高的值。在实施例中，空穴退火方法描述软热电子编程氮化物存储阵列的块中的氮化物储存存储单元，此氮化物储存存储单元具有高于预定临界电压减去字线差距X的临界电压。
Description
发明领域
本发明总体涉及一种非易失性存储器集成电路，尤其涉及氮化物储存存储单元的空穴退火，其影响所擦除的氮化物储存存储单元的临界电压。
背景技术
电荷储存结构，如已知的电可擦可编程只读存储器(EEPROM)及快闪式存储器，为主的电可编程和可擦除非易失性存储器技术已应用在现代各种领域中。快闪式存储器被设计为具有可独立编程及读取的存储单元阵列，在快闪式存储器中的感测放大器是用于确定储存在非易失性存储器中的一个或多个数据值。在典型的感测示意图中，通过电流感测放大器，感测通过存储单元的电流并将其与参考电流比较。
一些存储单元结构用于EEPROM及快闪式存储器中。随着集成电路的尺寸缩小，以电荷捕捉介质层为主的存储单元结构因其可量产且制造过程简单而渐渐受到瞩目。以电荷捕捉介质电层为主的存储单元结构例如包含工业名称为氮化物只读存储器(NROM)、SONOS及PHINES的结构，这些存储单元结构通过将电荷捕捉至电荷捕捉介质层(如氮化硅层)而储存数据。当捕捉到负电荷时，存储单元的临界电压将会增加，这些存储单元的临界电压可通过从电荷捕捉层移除负电荷或加入正电荷而降低。
NROM元件使用相对厚的底氧化层，如大于3纳米，且典型为5至9纳米，以避免电荷损失。能带间穿隧引发热空穴注入(BTBTHH)可以取代直接穿隧而用于擦除单元，然而，热空穴注入会造成氧化物毁损，导致在高起始单元中损失电荷，而在低起始单元得到电荷。再者，因为在电荷捕捉结构中电荷难以擦除累积，使得在编程及擦除循环期间，擦除时间必须逐渐地增加。此电荷的累积发生是因为空穴注入点及电子注入点不会同时发生，且在擦除脉冲之后仍有一些电子残留。另一方面，在NROM快闪式存储器元件的区段(sector)擦除期间，因为过程变化(如沟道长度改变)，使得每一个单元的擦除速度不同，而不同的擦除速度会造成擦除状态的大Vt分布，其中部分单元变得难以擦除，而部分单元会过度擦除。因此，可以观察到在多次编程及擦除循环之后，目标起始Vt窗口关闭且耐用性变差。随着技术持续发展，这个现象将变得更严重。
典型的快闪式存储单元结构在导电多晶硅隧道氧化层与结晶硅半导体衬底之间放置隧道氧化层。此衬底涉及采用下层沟道区域隔离的源极区域及漏极区域。通过漏极感测或源极感测可以执行快闪式存储单元的读取。对于源极侧感测，一个或多个源极线与存储单元的源极区域耦合，以从存储阵列中的特定存储单元读取电流。
典型浮栅元件在导电浮栅储存1位的电荷。在每一个NORM单元中的NORM单元的存在，提供2位快闪式单元，快闪式单元将电荷储存在氧化物-氮化物-氧化物(ONO)电介质中。在NORM存储单元的典型结构中，氮化层作为位于顶部氧化层与底部氧化层之间的捕捉材料。此ONO层结构有效地取代浮栅元件中的栅极电介质。
例如NORM单元的氮化物的储存存储单元渐渐地变得大有可为，尤其是具有沟道热电子编程及结边缘能带间热空穴擦除的氮化物存储单元，其确保与反向读取相结合。氮化物储存存储单元可以每个单元提供两种物理位，以提高整体存储器的容量。然而，在数个编程及擦除循环之后，经过一段等待时间，在擦除之后的临界电压Vt趋于偏移到不希望的较高程度，而临界电压Vt的偏移会导致逻辑读取1或擦除位幅度降低。
因此，需要一种空穴退火方法，在擦除以降低临界电压偏移量之后，可监视并调整临界电压Vt。
发明内容
本发明描述一种在氮化物存储单元擦除之后的空穴退火方法，用于补偿被捕捉的空穴，使空穴释放最小化，以降低临界电压的明显偏高的量。将软电子编程用于所选出的氮化物储存存储单元，此氮化物存储单元被查出具有高于预定临界电压(EV)减去字线差距X的临界电压。软电子编程的效果在于中和氮化物储存存储单元的擦除所引起的过多空穴，可降低临界电压偏高的量。
在第一实施例中，空穴退火方法描述软热电子编程氮化物存储阵列的块中的氮化物储存存储单元，此氮化物储存存储单元具有高于预定临界电压减去字线差距X的临界电压。在此实施例中的空穴退火方法所需的时间明显比一般方法要少很多。在第二实施例中，将额外保护步骤加入到空穴退火方法中，以检查在软热电子编程期间，已经过度退火的氮化物存储阵列的块中的氮化物储存存储单元。被确定为过度退火的电压电平(voltage level)被设定为，预定临界电压加上第二字线差距Y。被确定为已经过度退火的氮化物存储阵列的块中的氮化物储存存储单元，被再次擦除到小于预定临界电压加上第二字线差距Y的临界电压电平。在第三实施例中，已被再次擦除到小于预定临界电压加上第二字线差距Y的临界电压电平的氮化物储存存储单元被再次检查，从而确定被再次擦除的氮化物储存存储单元的临界电压落在预定临界电压与预定临界电压减去第一字线差距之间。
大致来说，对于其中每一个非易失性存储单元都具有置于第一绝缘材料及第二绝缘材料之间的非导电电荷捕捉材料的非易失性存储阵列，其热退火方法包括如果一个或多个非易失性存储单元中具有临界电压高于擦除确认电平减去第一字线差距(EV-X)的非易失性存储单元，则将其记录为读失败(read error)的非易失性存储单元；通过注入电子从而补偿在第一绝缘材料中被捕捉的空穴，对被查出为读失败的存储位的一个或多个非易失性存储位使用弱热电子编程进行软退火；以及检查失效的非易失性存储单元的过度退火，从而使得在非易失性存储单元中的临界电压高于预定的过度退火电压电平。
本发明有益的是可以在合理时间与现行的擦除程序合并。本发明也可以有益地降低空穴退火的持续时间。本发明更可以有益地防止对于高偏压的需求。
根据本发明的结构及方法公开如下，这里的发明概要并非定义本发明，本发明是通过权利要求限定的。本发明的这些及其它实施例、特征、方向及优点可通过以下的详细说明、权利及其附图而较好的理解。
附图简述
图1为根据本发明的结构图，说明提供两位存储储存的氮化物存储单元结构的剖面图；
图2为根据本发明的简单电路图，说明具有多个氮化物存储单元的氮化物存储阵列，氮化物存储单元与奇数位线译码器及偶数位线译码器耦合；
图3为根据本发明的简单制造流程图，说明在使用沟道热电子编程的编程模式中的氮化物存储单元的剖面图；
图4为根据本发明的简单制造流程图，说明在使用能带间穿隧引发热空穴注入的擦除模式中的氮化物存储单元的剖面图；
图5为根据本发明的图表，说明对于多个存储位的两个实例曲线，比较一组快闪式多个存储位及一组已经编程及擦除一段时间的存储位；
图6为根据本发明的简单的制造流程图，说明具有电荷分布在擦除状态的存储单元结构；
图7为根据本发明的简单的制造流程图，说明具有使用弱热电子编程的热空穴退火的存储单元结构；
图8为根据本发明说明两实例曲线的图表，比较擦除之后的典型临界电压与在经热空穴退火的擦除之后的临界电压；
图9为根据本发明说明空穴退火过程的第一实施例的流程图，用以缓和在擦除氮化物储存存储单元之后实质偏高的临界电压Vt；
图10为根据本发明的图表，说明在将字线用作参考电平的擦除操作之后，存储位的电压分布；
图11为根据本发明的流程图，说明空穴退火程序的第二实施例，其具有过度退火检查，以在氮化物储存存储单元擦除之后，缓和临界电压Vt的实质偏高；
图12为图表，说明根据本发明的第二实施例，氮化物存储位的临界电压分布；以及
图13为根据本发明的流程图，说明空穴退火程序的第三实施例，其具有过度退火检查，以在氮化物储存存储单元擦除之后，缓和临界电压Vt的实质偏高。
【图号说明】
100氮化物存储单元结构
110第一位
120第二位
150p型衬底
130、140n+植入位线
160沟道
170氧化物-氮化物-氧化物电介质
174氮化硅层
176上二氧化硅层
180位线氧化层
190多晶硅栅极
200氮化物存储阵列
211第一氮化物存储单元
212第二氮化物存储单元
213第三氮化物存储单元
214第四氮化物存储单元
215第五氮化物存储单元
216第六氮化物存储单元
217第七氮化物存储单元
218第八氮化物存储单元
205第一块
206第二块
230第一金属位线
232第二金属位线
234第三金属位线
236第四金属位线
240奇数位线译码器
250偶数位线译码器
600存储单元结构
610顶二氧化硅层
620氮化硅层
630底二氧化硅层
632、634、636空穴
700存储单元结构
740、742电子
730衬底
具体实施方式
参考图1，示出了结构图，说明氮化物存储单元结构100的剖面图，此氮化物存储单元结构100具有第一位110及第二位120。氮化物存储单元结构100被制造为具有在p型衬底150上的n+植入位线130及另一个n+植入位线140。沟道160从n+植入130位线的右侧边缘延伸至n+植入位线140的左侧边缘。氧化物-氮化物-氧化物电介质170具有底二氧化硅层172，其上覆盖氮化硅层174，氮化硅174之上覆盖上二氧化硅层176。硅化钨(WSix)及多晶硅栅极190覆盖在上二氧化硅层176之上，而位线氧化层180位于n+植入位线140及硅化钨(WSix)及多晶硅栅极190之间。
在图2中，示出简单电路图，说明氮化物存储阵列200，具有第一氮化物存储单元211、第二氮化物存储单元212、第三氮化物存储单元213、第四氮化物存储单元214、第五氮化物存储单元215、第六氮化物存储单元216、第七氮化物存储单元217及第八氮化物存储单元218。在此说明中，氮化物存储阵列200分为第一块205及第二块206，其中第一块205包含第一氮化物存储单元211、第二氮化物存储单元212、第五氮化物存储单元215及第六氮化物存储单元216，而第二块206包含第三氮化物存储单元213、第四氮化物存储单元214、第七氮化物存储单元217及第八氮化物存储单元218。第一字线220连接至第一氮化物存储单元211、第二氮化物存储单元212、第三氮化物存储单元213、第四氮化物存储单元214各自的栅极电压。第二字线222连接至第五氮化物存储单元215、第六氮化物存储单元216、第七氮化物存储单元217及第八氮化物存储单元218各自的栅极电压。第一金属位线230延伸且连接至第一氮化物存储单元211的左侧区域及第五氮化物存储单元215的左侧区域。第二金属位线232延伸且连接至第一氮化物存储单元211的右侧区域及第五氮化物存储单元215的右侧区域，以及第二氮化物存储单元212的左侧区域及第六氮化物存储单元216的左侧区域。第三金属位线234延伸且连接至第二氮化物存储单元212的右侧区域及第六氮化物存储单元216的右侧区域，以及第三氮化物存储单元213的左侧区域及第七氮化物存储单元217的左侧区域。第四金属位线236延伸且连接至第三氮化物存储单元213的右侧区域及第七氮化物存储单元217的右侧区域，以及第四氮化物存储单元214的左侧区域及第八氮化物存储单元218的左侧区域。第五金属位线238延伸且连接至第四氮化物存储单元214的右侧区域及第八氮化物存储单元218的右侧区域。每一个左侧区域可以是源极区域或漏极区域，将视虚拟接地放置在哪一侧而定，而每一个右侧区域可以是源极区域或漏极区域，将视虚拟接地放置在哪一侧而定。
奇数位线译码器(BLi，BLi+2，...)240与第一金属位线230、第三金属位线234及第五金属位线238，偶数位线译码器(BLi-1，BLi+1，...)250与第二金属位线232及第四金属位线236耦合。通过选择与奇数位线译码器240耦合的金属位线及与偶数位线译码器250耦合的金属位线，奇数位线译码器240与偶数位线译码器250可以存取特定氮化物存储单元。举例来说，当一指令要求在第一字线220之上的氮化物存储单元211进行读取操作时，奇数位线译码器240选择第一金属位线230，而偶数位线译码器250选择第二金属位线232。
图3为简单制造流程图300，说明在使用沟道热电子编程的编程模式中的氮化物存储单元的剖面图。当编程位1310时，漏极区域320定义在连接势垒扩散区N+(BD N+)322的右侧，且源极区域350定义在连接势垒扩散区N+352的左侧。为了编程位1310，设定在漏极区域320的电压Vd为大于3伏特的值，设定栅极电压或字线偏压Vg 330为大于6伏特的电压电平，且设定衬底电压Vsub 340为大约等于0或接地。在另一边，势垒扩散N+352与进一步作为虚拟接地Vs的源极区域350连接。通过使用虚拟接地Vs，使漏极区域及源极区域的识别及操作是可交换的，从而当编程位1时，漏极区域在右侧而源极区域在左侧，且从而当编程位2时，漏极区域在左侧而源极区域在右侧。在编程期间，电子360储存在氮化层(氮化硅，Si3N4)370中。
当编程位2315时，漏极电压Vd现在在连接势垒扩散区N+322的右侧，而源极区域在连接势垒扩散区N+352的左侧。为了编程位2315，选择漏极的电压Vd为大于3伏特的值，选择栅极电压或字线偏压Vg为大于6伏特的电压电平，设定衬底电压Vs为大约等于0。衬底电压Vsub为大约等于0或接地。
图4为简单制造流程图400，说明在使用能带间穿隧引发热空穴注入的擦除模式中的氮化物存储单元400的剖面图。当使用能带间穿隧引发热空穴注入擦除氮化物存储单元400时，一个或多个空穴410h+进入氮化层370，将降低临界电压电平。字线电压Vg 330与负电压连接。对于偶数金属位线，每一个位线电压Vbi、Vbi+2、Vbi+4与3至10伏特之间的正电压连接。对于奇数金属位线，每一个位线电压Vbi-1、Vbi+1、Vbi+3左侧悬浮或与小于2伏特的电压连接。衬底电压Vsub 340为接地。图4中的氮化物存储单元400表示氮化物存储单元，其具有位线电压Vbi 420在右侧，且位线Vbi-1430在左侧。本领域技术人员应该可以了解，偶数金属位线的位线Vbi、Vbi+2、Vbi+4及奇数金属位线的金属位线电压Vbi-1、Vbi+1、Vbi+3应用在氮化物存储单元的存储阵列中，例如图2所示的存储阵列200。Vg、Vbi、Vbi-1及Vsub的电压设定概要如下：
Vg＝负电压
Vbi、Vbi+2、Vbi+4...＝正电压(3～10伏特)
Vsub＝接地
Vbi-1、Vbi+1、Vbi+3...＝悬浮或接地或小于2伏特
图5中的图表示出对于多个存储位的两个实例曲线，比较一组新的多个存储位及一组已经编程及擦除一段时间的存储位。x轴表示以秒为单位的维持时间，y轴表示以伏特为单位的临界电压。具有方块点的第一曲线510显示存储位为新的，即未经编程及擦除的存储位，曲线510的临界电压在一段时间后仍未改变。具有圆点的第二曲线520显示经循环多次的一些存储位。此词「循环」表示存储位已经编程及擦除。典型的循环数目范围为编程及擦除重复1次至一万次。对于经过循环的存储位，在经过一段时间之后，经过循环的存储位的临界电压Vt倾向偏移至较高，如第二曲线520所示，从开始的1.6伏特至1.8伏特。
现在转为参考图6，其显示简单的制造流程图，说明具有电荷分布在擦除状态的存储单元结构600。存储单元结构600包含顶二氧化硅层610，其覆盖氮化硅层620，而氮化硅层620覆盖底二氧化硅层630。在数次编程及擦除循环之后，能带间穿隧(BTBT)空穴擦除期间产生的空穴632、634及636可能被捕捉于底二氧化硅630中。符号+Qox表示被捕捉于底二氧化硅层630中的空穴总数，或等同于在底二氧化硅层630中的正电荷。在短暂的持续时间之后，如100毫秒，空穴632、634及636中的一个或多个空穴可能会从底二氧化硅层630释放(detrapped)。符号-Qn表示电子的总数，或等同于在氮化硅层620中的负电荷。当一些空穴(或正电压)逃出时，在一段持续时间之后，临界电压Vt可能会偏高至不希望的程度。
图7为说明存储单元结构700的简单制造流程图，此存储单元结构700具有使用弱热电子编程的软空穴退火。在存储单元结构700进行擦除操作之后，将使用弱热电子编程的软空穴退火应用在存储单元结构700，以补偿被捕捉的空穴632、634及636。此词「软热电子编程」的「弱热电子编程」表示偏压、位线偏压VBLi及字线偏压Vg小于编程偏压。当使用弱热电子使空穴632、634及636退火时，施加的电压进入底二氧化硅层630，由此中和一些或所有空穴632、634及636。一部份的施加电压也可能进入氮化硅层620。在此例中，施加的电压以电子740及742为代表，从衬底730进入底二氧化硅层630以中和空穴632、634及636。在一些或所有电子中和一些或所有空穴之后，在底二氧化硅层630中的空穴总数将会降低，之后将反应在+Qox的降低值上。在实施例中，位线电压VBLi 710设定在3至4的范围内，字线电压设定在2至8伏特之间，VBLi+1 720设定在0至1伏特之间，且在衬底730的电压Vsub设定在0伏特。举例来说，开始时底二氧化硅层630具有约50个空穴被捕捉于底二氧化硅层630中。在实施弱热电子编程于存储单元结构700之后，来自衬底730的一些或所有电子进入底二氧化硅层630，中和约30个空穴，留下约20个空穴被捕捉于底二氧化硅层630中。因为空穴的总数从50降为20，则空穴从底二氧化硅层630中逃逸的机会降低。虽然临界电压Vt可能仍然会随时间偏移至较高，然电压偏移的应该会减缓且在较低偏移的程度。
图8为说明两个实例曲线的图表，比较擦除之后的典型临界电压与在经热空穴退火的擦除之后的临界电压。图8中所示出的实例曲线810及820表示存储单元读取电流，其作为起始电流的反向电流。第一曲线810表示在无热空穴退火的擦除之后的临界电压的实例点。在第一曲线810的临界电压在写入100秒之后，偏移最高达137毫伏特。如前所解释，因为临界电压作为与存储单元读取电流等比例的反向电流，第一曲线810显示在137毫伏特的数值下电压下降ΔVt，其表示临界电压在137毫伏特偏移更高。增加的临界电压使得读取电流从11.0微安培降至8.6微安培，在读取电流下降约为2.4毫安。第二曲线820代表具有热空穴退火的擦除之后的临界电压的实例点。相对于不具有加入热空穴退火造成的临界电压Vt的增加，具有加入热空穴退火的临界电压Vt的偏移速度相对较缓慢。在擦除之后的弱热电子编程是用于中和底部二氧化硅层630中被捕捉的空穴。因此，在擦除之后的临界电压Vt仅增加43毫伏特，相当于在室温下写入100秒之后约0.75微安培。
图9为说明空穴退火过程的第一实施例的流程图，所述空穴退火过程用以缓和在擦除氮化物储存存储单元之后偏移至实质较高的临界电压Vt。在擦除之前，氮化物存储单元的电压分布大致与高临界电压Vt相等。在步骤910，此存储单元使用结边缘热空穴擦除操作或能带间穿隧擦除以进行完整擦除，其中栅极电压Vg设定为负偏压，衬底电压Vsub设定为约0伏特，奇数(或偶数)位线与正偏压连接，且偶数(奇数)位线与一些固定偏压，如0至2伏特连接，或保持线悬浮。在步骤920，实施擦除确认，通过判断每一个氮化硅存储位是否已达预定的临界电压EV，来检查在氮化物存储单元中的位是否已经擦除。在存储阵列的擦除单元中所有氮化物存储位都通过擦除确认之后，弱热空穴退火过程900开始补偿在擦除操作期间可能已经引起的过多空穴。
在步骤930，空穴退火程序检查在擦除单元中的块，以查出具有特定氮化物存储位，其临界电压高于字线电压，即EV-X的氮化硅存储位。每一个擦除单元包含数个块或区域。对于所具有的临界电压高于EV-X的所有氮化物存储位，空穴退火过程900在步骤940将其氮化物存储位记录为失效的位。在步骤950，空穴退火过程900通过弱热电子编程执行软热退火，对于失效的氮化物存储位通过将电子740及742导入衬底730，中和在底部二氧化硅层630中被捕捉的空穴。电子740及742，是通过弱热电子编程导入而补偿被捕捉的空穴，减少了擦除的存储位的临界电压Vt偏移至远高于原本的位置。空穴退火过程900在步骤960检查在擦除单元中是否有其它额外的块，如果有，空穴退火过程900进行擦除单元的下一个块，且之后回到步骤930以在擦除单元的下一个块中执行氮化物存储位的擦除确认。如果在擦除单元的所有块都已经确认，空穴退火过程900在步骤980完成空穴退火过程。相似的情况，从判定步骤940的另一个分支，如果未查到任何失效的氮化物存储位则空穴退火过程900在步骤970检查是否在擦除单元有其它额外的块未被确认，且若擦除单元中仍有块存在，则空穴退火过程的空穴退火进行到擦除单元中的下一个块，且之后回到步骤930以在擦除单元的下一个块中执行氮化物存储位的擦除确认。否则，若在步骤970擦除单元的所有块都已确认，空穴退火过程900在步骤980完成空穴退火过程。
图10为图表1000，说明在具有字线作为参考电平的擦除操作之后，存储位的电压分布。图表1000中的x轴1010代表氮化物存储位的栅极电压，且图表1000中的y轴1020代表氮化物存储位的数量。曲线1030描述多个氮化物存储位的电压分布。举例来说，氮化物存储块包含8位的氮化物存储单元，其中8位的临界电压可能会变化，由此产生临界电压分布曲线1030。在图表1000中，大部分的氮化物存储位的临界电压小于字线电压1040。符号EV 1060代表擦除确认电平，存储位必须在擦除执行之后到达此擦除确认电平，从而被视为有效擦除。电压电平EV重新设定为字线电压加上参数X 1050的电平，其中参数X 1050表示未达到擦除确认电平EV 1060与字线的变量或差距。举例来说，EV电压1060可以设定在2.0伏特，字线电压差距X 1050设定在0.4伏特，且字线电压因此可以计算出为1.6伏特(2.0伏特减去0.4伏特)。
现在参考图11，示出了流程图，说明空穴退火过程1100的第二实施例，其具有过度退火检查以在氮化物储存存储单元擦除之后，缓和临界电压Vt大幅偏移至较高。虽然擦除之后的弱热电子编程补偿底二氧化硅层630中被捕捉的空穴，但是氮化物存储位可能实际上变得过度退火，使得在软热回火之后，氮化物存储位的临界电压过高。希望是将临界电压的幅度维持在读取操作电压及擦除确认电平电压之间。执行额外的步骤以确认空穴是否过度退火至某临界电压，例如EV+Y之上。符号Y表示另一字线电压差距，代表从擦除确认EV电压增加的量，表示氮化物存储单元的过度退火。举例来说，字线电压差距设定在0及5伏特之间。在步骤1110，过程1100检查氮化物存储位的过度退火在EV+Y电平之上的电压电平。若块已被判定为过度回火，则在进行步骤970确认擦除单元的下一个块之前，块被擦除至低于EV+Y电平。然而，在步骤1120，若判定氮化物存储块中的任何一个氮化物存储位中都没有过度退火，则过程1100移至分支步骤970，以检查在擦除单元中是否有其它额外的块。
图12中的图表1200示出根据本发明的第二实施例，氮化物存储位的临界电压分布。字线电压差距Y为高于EV的变量，其中电压EV+Y代表氮化物存储位已经被过度退火。若过程1200判定氮化物存储块的临界电压已经被过度退火，则氮化物存储单元被擦除至低于EV+Y的电压电平。
图13为流程图，说明空穴退火过程1300的第三实施例，其具有过度退火检查，以在氮化物储存存储单元擦除之后，缓和临界电压Vt偏移至远高于目前的位置。在检查EV+Y过度退火之后，过程1300在步骤1310擦除块至等于或小于EV电平的电压电平。在此时刻，过程1300回到步骤930，以再次确认已被擦除至等于或小于EV电平的氮化物存储块不会大于EV-X电平。
本发明采用特定的范例实施例加以说明。举例来说，虽然本发明的实施例都采用氮化物储存存储单元，本领域技术人员应该可以了解本发明也可应用在其它类型的非易失性存储阵列及其它类型的非易失性存储单元。各种改变、修改及变化都不会脱离本发明的精神及范围。因此，说明书和附图都看作为说明本发明的精神而非限制，本发明由下列权利要求进行界定。
Claims (15)
1、一种用于对非易失性存储阵列进行空穴退火的方法，其中，每一个非易失性存储单元具有置于第一绝缘材料及第二绝缘材料之间的非导电的电荷捕捉材料，所述方法包含：
对于一个或多个非易失性存储单元中其临界电压高于擦除确认电平减去第一字线差距(EV-X)的非易失性存储单元，记录为读失败的非易失性存储位；
通过注入电子以补偿在所述第一绝缘材料中被捕捉的空穴，使用弱热电子编程在被查出为读失败的存储位的所述一个或多个非易失性存储位进行软退火；以及
检查所述读失败的非易失性存储单元过度退火，使得所述非易失性存储单元中的所述临界电压高于预定的过度退火电压电平。
2、如权利要求1所述的方法，在所述记录步骤之前，还包含确认在所述非易失性存储阵列中第一块的所述一个或多个非易失性存储单元中的每一个已经通过擦除确认临界减去所述第一字线差距(EV-X)。
3、如权利要求2所述的方法，在所述确认步骤之前，还包含擦除在非易失性存储阵列的第一块中的一个或多个非易失性存储单元。
4、如权利要求3所述的方法，在所述确认步骤之后，还包含若确定所述第一块已经过度退火，则再次擦除所述第一块至等于或小于所述擦除确认电平加上第二字线差距(EV+Y)的临界电压。
5、如权利要求4所述的方法，再次擦除所述第一块的步骤之后，还包含进行确认在该非易失性存储阵列中的下一个块中的每一个所述非易失性存储单元是否通过所述擦除确认临界减去所述第一字线差距。
6、如权利要求4所述的方法，再次擦除所述第一块的步骤之后，还包含返回所述确认步骤，以检查在所述非易失性存储阵列中的所述第一块的所述一个或多个非易失性存储单元是否已经通过擦除确认电平。
7、如权利要求4所述的方法，其中所述预定的过度退火电压电平被定义为所述一个或多个非易失性存储单元的所述临界电压超过所述擦除确认电平加上所述第二字线差距。
8、如权利要求1所述的方法，其中所述非导电电荷捕捉材料包含氮化硅层。
9、如权利要求1所述的方法，其中所述第一绝缘层包含第一二氧化硅层。
10、如权利要求1所述的方法，其中所述第二绝缘层包含第二二氧化硅层。
11、一种用于对划分为多个氮化物储存存储块的氮化物存储阵列进行空穴退火的方法，其中所述氮化物储存存储块中的每一个氮化物储存存储单元具有位于第一二氧化硅层及第二二氧化硅层之间的氮化硅层，该方法包含：
擦除所述氮化物存储阵列中所述多个氮化物储存存储块中的所述氮化物储存存储单元；
确认在所述氮化物储存存储块中的第一块中的每一个氮化物储存存储单元已经通过擦除确认临界减去所述第一字线差距；
对于所述第一块中其临界电压高于擦除确认电平减去所述第一字线差距的每一个氮化物储存存储单元，记录为失效的氮化物储存存储单元；
通过注入电子以补偿被捕捉的空穴，使用弱热电子编程软退火所述第一块中的所述失效的氮化物储存存储单元；以及
检查所述失效的氮化物储存存储单元是否过度退火，使得所述失效的氮化物储存存储单元的所述临界电压高于预定的过度退火电压电平。
12、如权利要求11所述的方法，其中所述预定的过度退火电压电平被定义为在所述一个或多个非易失性存储单元中的所述临界电压超过所述擦除确认电平加上所述第二字线差距。
13、如权利要求11所述的方法，还包含若所述第一块中的所述临界电压超过所述擦除确认电平加上所述第二字线差距，则再次擦除所述第一块至等于或小于所述擦除确认电平加上所述第二字线差距的临界电压。
14、如权利要求11所述的方法，还包含进行确认在所述氮化物存储阵列中的第二个块中的临界电压已经通过擦除确认临界减去所述第一字线差距。
15、如权利要求11所述的方法，还包含返回所述确认步骤以检查所述氮化物存储阵列的所述第一块中的所述氮化物储存存储单元是否已经通过擦除临界。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/224,597 US7301818B2 (en) | 2005-09-12 | 2005-09-12 | Hole annealing methods of non-volatile memory cells |
| US11/224,597 | 2005-09-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1933022A true CN1933022A (zh) | 2007-03-21 |
| CN100481258C CN100481258C (zh) | 2009-04-22 |
Family
ID=37854913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200610115540XA Active CN100481258C (zh) | 2005-09-12 | 2006-08-18 | 非易失性存储单元的空穴退火方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7301818B2 (zh) |
| CN (1) | CN100481258C (zh) |
| TW (1) | TWI286804B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101295541B (zh) * | 2007-04-25 | 2010-09-15 | 旺宏电子股份有限公司 | 非挥发性存储器的操作方法 |
| CN103247337A (zh) * | 2012-02-09 | 2013-08-14 | 旺宏电子股份有限公司 | 具有分段字线的热辅助闪存 |
| CN103971746B (zh) * | 2013-02-05 | 2017-03-01 | 光宝电子(广州)有限公司 | 固态存储装置及其数据擦除方法 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7349254B2 (en) * | 2006-05-31 | 2008-03-25 | Qimonda Flash Gmbh & Co. Kg | Charge-trapping memory device and methods for its manufacturing and operation |
| US7672159B2 (en) * | 2007-01-05 | 2010-03-02 | Macronix International Co., Ltd. | Method of operating multi-level cell |
| US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
| US8383512B2 (en) | 2011-01-19 | 2013-02-26 | Macronix International Co., Ltd. | Method for making multilayer connection structure |
| US8578246B2 (en) | 2010-05-31 | 2013-11-05 | International Business Machines Corporation | Data encoding in solid-state storage devices |
| TWI415251B (zh) * | 2010-07-30 | 2013-11-11 | Yield Microelectronics Corp | Small area of electronic erasure can be rewritten read only memory array |
| US8300461B2 (en) * | 2010-08-24 | 2012-10-30 | Yield Microelectronics Corp. | Area saving electrically-erasable-programmable read-only memory (EEPROM) array |
| US8598032B2 (en) | 2011-01-19 | 2013-12-03 | Macronix International Co., Ltd | Reduced number of masks for IC device with stacked contact levels |
| US8824212B2 (en) | 2011-05-02 | 2014-09-02 | Macronix International Co., Ltd. | Thermally assisted flash memory with segmented word lines |
| US8724393B2 (en) | 2011-05-02 | 2014-05-13 | Macronix International Co., Ltd. | Thermally assisted flash memory with diode strapping |
| US8488387B2 (en) * | 2011-05-02 | 2013-07-16 | Macronix International Co., Ltd. | Thermally assisted dielectric charge trapping flash |
| JP2012244180A (ja) | 2011-05-24 | 2012-12-10 | Macronix Internatl Co Ltd | 多層接続構造及びその製造方法 |
| TWI508075B (zh) * | 2011-06-09 | 2015-11-11 | Macronix Int Co Ltd | 熱協助介電電荷捕捉快閃記憶體 |
| US8541882B2 (en) | 2011-09-22 | 2013-09-24 | Macronix International Co. Ltd. | Stacked IC device with recessed conductive layers adjacent to interlevel conductors |
| US9171625B2 (en) | 2012-06-15 | 2015-10-27 | Micron Technology, Inc. | Apparatuses and methods to modify pillar potential |
| US9348748B2 (en) | 2013-12-24 | 2016-05-24 | Macronix International Co., Ltd. | Heal leveling |
| US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
| US9830219B2 (en) | 2014-09-15 | 2017-11-28 | Western Digital Technologies, Inc. | Encoding scheme for 3D vertical flash memory |
| CN110112135A (zh) * | 2019-04-12 | 2019-08-09 | 山东大学 | 一种提高三维nand闪存存储器耐久性的方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3854025B2 (ja) * | 1998-12-25 | 2006-12-06 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US6614694B1 (en) * | 2002-04-02 | 2003-09-02 | Macronix International Co., Ltd. | Erase scheme for non-volatile memory |
| US20070025167A1 (en) * | 2005-07-27 | 2007-02-01 | Marco Ziegelmayer | Method for testing a memory device, test unit for testing a memory device and memory device |
| US20070103980A1 (en) * | 2005-11-10 | 2007-05-10 | Gert Koebernick | Method for operating a semiconductor memory device and semiconductor memory device |
-
2005
- 2005-09-12 US US11/224,597 patent/US7301818B2/en active Active
- 2005-09-23 TW TW094133213A patent/TWI286804B/zh active
-
2006
- 2006-08-18 CN CNB200610115540XA patent/CN100481258C/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101295541B (zh) * | 2007-04-25 | 2010-09-15 | 旺宏电子股份有限公司 | 非挥发性存储器的操作方法 |
| CN103247337A (zh) * | 2012-02-09 | 2013-08-14 | 旺宏电子股份有限公司 | 具有分段字线的热辅助闪存 |
| CN103971746B (zh) * | 2013-02-05 | 2017-03-01 | 光宝电子(广州)有限公司 | 固态存储装置及其数据擦除方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI286804B (en) | 2007-09-11 |
| TW200713459A (en) | 2007-04-01 |
| US7301818B2 (en) | 2007-11-27 |
| CN100481258C (zh) | 2009-04-22 |
| US20070058440A1 (en) | 2007-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1933022A (zh) | 非易失性存储单元的空穴退火方法 | |
| CN1182538C (zh) | 以软编程来紧缩vt分布的斜坡栅技术 | |
| EP1860687B1 (en) | SONOS memory device | |
| US7471568B2 (en) | Multi-level cell memory structures with enlarged second bit operation window | |
| US7471564B2 (en) | Trapping storage flash memory cell structure with inversion source and drain regions | |
| CN101295540B (zh) | 用以增强存储装置的保留特性的方法 | |
| CN1864231A (zh) | 内存装置以及使用正栅极应力以回复过度擦除存储单元的方法 | |
| CN101071635A (zh) | 非易失性存储器的多电平单元编程方法 | |
| CN1808718A (zh) | 存储单元以及电荷陷入层存储单元的阵列的操作方法 | |
| JP2005527061A (ja) | 予備消去ステップを用いてフラッシュメモリを消去する方法 | |
| US20100296344A1 (en) | Methods of operating nonvolatile memory devices | |
| US7512003B2 (en) | Non-volatile memory device | |
| CN1992083A (zh) | 控制存储器单元的临界电压分布的脉冲宽度收敛法 | |
| TW201411625A (zh) | 半導體記憶體裝置及其控制方法 | |
| US7548458B2 (en) | Methods of biasing a multi-level-cell memory | |
| KR100741466B1 (ko) | 비휘발성 기억 장치의 동작 방법 | |
| CN101211663B (zh) | 对虚拟接地存储器的可变编程及编程验证的方法 | |
| CN1619702A (zh) | 内存元件的增进抹除并且避免过度抹除的方法及其结构 | |
| US8139421B2 (en) | Erase degradation reduction in non-volatile memory | |
| EP1763039B1 (en) | Method and apparatus for protection from over-erasing nonvolatile memory cells | |
| US20080031039A1 (en) | Devices and operation methods for reducing second bit effect in memory device | |
| JP2005044454A (ja) | 半導体記憶装置、半導体記憶装置の駆動制御方法 | |
| CN1628358A (zh) | 电荷注入方法 | |
| US7778081B2 (en) | Method for performing operations by applying periodic voltage pulses to control gate of an ono memory cell | |
| CN1306597C (zh) | 操作存储单元以及元件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |