CN110112135A - 一种提高三维nand闪存存储器耐久性的方法 - Google Patents
一种提高三维nand闪存存储器耐久性的方法 Download PDFInfo
- Publication number
- CN110112135A CN110112135A CN201910293996.2A CN201910293996A CN110112135A CN 110112135 A CN110112135 A CN 110112135A CN 201910293996 A CN201910293996 A CN 201910293996A CN 110112135 A CN110112135 A CN 110112135A
- Authority
- CN
- China
- Prior art keywords
- nand flash
- flash memories
- nand
- improving
- dimensional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000000137 annealing Methods 0.000 claims abstract description 28
- 239000011159 matrix material Substances 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 8
- 238000007689 inspection Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 4
- 239000002245 particle Substances 0.000 description 8
- 238000005299 abrasion Methods 0.000 description 6
- 230000005055 memory storage Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000008439 repair process Effects 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
一种提高三维NAND闪存存储器耐久性的方法，基于三维架构NAND闪存存储器，对于进行多次擦除和编程操作的器件，当BER到达用户设定的阈值后，将器件最后保持为擦除状态，再对器件进行退火。若是器件进行擦除/编程操作后，最后存储单元保持状态若为随机写入或是最高态G态的情况，并不会出现这种修复的现象。本发明是在擦除状态下对存储器进行高温退火，在经过此方法的过程以后，得到错误率也相对于普通方法大大减小，采用简单的方法实现了提高三维NAND闪存存储器的耐久性，利用高温退火修复了三维NAND闪存存储器在PE循环中引起的数据损坏。
Description
技术领域
本发明涉及一种用于提高三维NAND闪存存储器耐久性的方法，属于闪存存储器可靠性技术领域。
背景技术
闪存存储器分为两种类型，NAND闪存存储器和NOR闪存存储器，本发明针对NAND闪存存储器，NAND闪存可以达到高存储密度，并且写入和擦除的速度也很快。
NAND闪存存储器根据存储介质的不同分为Floating Gate和Charge Trap两种结构，Floating Gate结构是将电荷存储于多晶硅中，电荷可以在存储层中自由移动，ChargeTrap结构是将电荷存储在氮化硅中，存储在分立陷阱中，电荷不可以在存储层移动。
NAND闪存存储器在市场上的需要日益增加的同时，NAND闪存在技术上也在不断发展。NAND闪存存储器根据存储在每个存储单元中的位数分为SLC、MLC、TLC等几种架构，并且仍在不断发展。器件尺寸的缩小，位成本的降低，从而降低了二维NAND闪存存储器的可靠性。高可靠性的NAND闪存存储器对于NAND闪存存储器应用至关重要。
“摩尔定律”是指芯片上晶体管的数目每隔18～24个月就会增加一倍。但是随着半导体行业的发展，我们进入了“后摩尔时代”。对于NAND闪存存储器来讲，随着浮栅存储器尺寸的不断缩小，多晶硅浮栅和电荷隧穿氧化层的厚度不断地减薄，传统浮栅型存储器的局限性就会越来越突出，二维NAND闪存存储器的问题越来越多，业界开始着眼于三维NAND闪存存储器的发展。三维NAND闪存存储器解决问题的思路不一样，为了提高NAND的容量、降低成本，转而堆叠更多的层数，这样一来，三维NAND闪存的容量、性能、可靠性都有了保证，但是三维闪存存储器也出现与平面结构不同的问题。
图1给出了三维Charge Tarp NAND闪存存储器的基本结构，由里至外依次为核心介质层、多晶硅沟道、隧穿氧化层、电荷俘获层和阻挡氧化层。图1中左侧是三维立体结构,属于Bit Cost Scalable(BICS)结构，BICS工艺使用了先栅极的工艺，交替沉积氧化物层和多晶硅层，后在堆叠层中形成一个通道孔，并填充氧化物-氮化物-氧化物和多晶硅实现。每个单元的基本结构是SONOS(控制栅-阻挡氧化层-电荷俘获层-隧穿氧化层-通道)结构。图1中右侧是BICS横截面图，包括：控制栅、阻挡氧化层、电荷俘获层、隧穿氧化层和多晶硅环形沟道层。在写入状态时，电荷存储在电荷俘获层的陷阱中。
图2给出了TLC 3D NAND的阈值电压分布图。NAND有擦除，写入和读出三个基本的操作，擦除以Block为基本单位，写入和读出以page为基本单位，如图2(a)所示NAND的基本架构图。TLC NAND闪存存储器分为三种不同的页面类型，即LSB，CSB和MSB。TLC带来了存储成本的大幅度降低的同时，也存在着阈值电压窗口的减小，带来了更多的可靠性问题，TLCNAND闪存包含八个分配级别(擦除，A，B......G)，如图2(b)所示。
图3给出了TLC 3D NAND的BER与编程/擦除循环次数关系。随着编程/擦除循环次数的增加，氧化层中负电荷不断堆积，阻挡了部分的控制栅压，增加了阈值电压，BER便会逐渐的增加。图中具体的关系为：蓝色曲线是编程/擦除循环次数为1，200，400...2000之后错误率(BER)的变化，由图可知，随着循环次数的增加，BER呈现非线性的快速增长。
器件数据的保持特性和器件耐久性是影响NAND闪存可靠性的重要参数。数据保持特性是指存储器存储信息使其不丢失的能力；器件的耐久性是器件经过多次的擦除编程操作后，仍可以存储信息的能力。
高温退火是将芯片颗粒放在高温下烘烤一段时间，器件本身会产生一定的物理反应。器件的可靠性是一个非常值得研究和关注的话题。随着NAND闪存存储器使用过程中编程/擦除循环次数的不断增加，其发生错误的概率将呈现出非线性的快速增长。
CN103842974A公开了一种《管理非易失性存储器的耐久性的方法》，涉及用于闪存存储器装置中的读取操作的改进的感测放大器及相关方法；1.所述感测放大器包括内置电压偏移。2.通过使用电容器在所述感测放大器中感生电压偏移；3.所述感测放大器为参考信号使用具有斜率的定时以增大相比参考单元从选择的单元汲取的电流检测“0”或“1”时的裕度；4.感测放大器在无任何电压偏移的情况下使用。
CN104464801A公开了一种有效提高阻变存储器耐久性的方法，是在对阻变存储器进行编程操作时，对阻变存储器加载脉冲宽度变化且脉冲高度保持不变的一系列编程小脉冲。可以防止编程过程中，由于脉冲宽度过大，而造成硬击穿，从而提高RRAM耐久性。
上述方法不适用于三维NAND闪存存储器耐久性的提高。目前，是通过提高ECC的纠错能力，以提高NAND闪存存储器的可靠性，但是ECC水平的提高增加了实际操作的复杂度。
所以本发明旨在提供一种简单有效的方法提高三维NAND闪存存储器的可靠性。
发明内容
本发明针对现有的减少闪存错误率技术以及提高器件耐久性方面存在的不足，提供一种能有效提高三维NAND闪存存储器耐久性的方法。
本发明提高三维NAND闪存存储器耐久性的方法，是：
基于三维架构NAND闪存存储器，对于进行多次擦除和编程操作的器件，当BER(误码率)到达用户设定的阈值后，将器件最后保持为擦除状态(即空穴状态)，再对器件进行退火。
所述BER的检测是对NAND矩阵中的单个NAND器件进行检测，或者是对单个器件中的一个Block进行检测。
所述退火是在150℃-250℃的温度下保持1-72小时，之后在常温下冷却。较佳的退火条件是180-220度保持2小时-20小时，之后在常温下冷却。最佳的退火条件是在200度保持3个小时，之后在常温下冷却。
所述退火通过以下途径实现：通过芯片下方的电路对检测后的Block所在的芯片进行退火，或者是将检测后的Block所在的芯片从NAND矩阵中取出进行退火。
将存储器最后保持为擦除状态时，如果在擦除之前要对之前存储的信息进行保存，将信息先复制到相邻的NAND闪存存储器或相邻的Block中。
若是器件进行擦除/编程操作后，最后存储单元保持状态若为随机写入或是最高态G态的情况，并不会出现这种修复的现象。
本发明的方法是在擦除状态下对存储器进行高温退火，在经过此方法的过程以后，得到错误率也相对于普通方法大大减小，采用简单的方法实现了提高三维NAND闪存存储器的耐久性。
附图说明
图1是三维NAND闪存存储器的结构示意图。
图2是TLC 3D NAND的阈值电压分布图。
图3是TLC 3D NAND的BER与编程/擦除循环次数关系图。
图4是本发明方法的流程图。
图5是三维NAND闪存存储器在高温退火时的操作示意图。
图6是在擦除状态下的高温退火可以修复进行过多次擦除/编程操作NAND闪存存储器的结果图。
图7是在随机写入数据状态下，高温退火对进行过多次擦除/编程操作NAND闪存存储器的影响结果图。
图8是在写入最高数据状态(即G态)下，高温退火对进行过多次擦除/编程操作NAND闪存存储器的影响结果图。
具体实施方式
本发明的提高三维NAND闪存存储器耐久性的方法，是基于三维架构NAND闪存存储器，以TLC 3D NAND闪存为例进行实验；如图4所示，具体方法是：
首先让器件正常工作，即对器件进行磨损操作，BER会随着cycling的增加而逐渐增大，设定BER的阈值A，BER设定的范围由用户自定义，根据用户的需求去设定。
当BER的值超过A时，便将颗粒进行擦除操作，使其处于Erase态，然后进行高温退火，退火之后将芯片恢复正常工作状态，再进行磨损操作，会发现高温退火对进行多次磨损操作的NAND闪存存储器有修复作用。其中，BER检测可以是对NAND矩阵中的单个NAND器件进行检测，也可以是对单个器件中的某个Block进行检测。如果在擦除之前要对之前存储的信息进行保存，将信息先复制到相邻的NAND芯片或相邻的Block中。
图5是三维NAND闪存存储器在高温退火时的操作示意图。
若对NAND矩阵中的单个NAND器件进行检测，则对NAND矩阵中的单个NAND器件进行高温退火操作，该操作可通过两种途径实现：一是通过NAND矩阵下方的电路对检测后的芯片进行高温退火，一是将检测后的芯片从NAND矩阵中取出，拿到温箱中进行高温退火。若对单个器件中的某个Block进行检测，则对单个器件中的某个Block进行高温退火操作，该操作也可通过两种途径实现：一是通过芯片下方的电路对检测后的Block所在的芯片进行高温退火，一是将检测后的Block所在的芯片从NAND矩阵中取出，拿到温箱中进行高温退火。
图6给出了在擦除状态下的高温退火可以修复进行过多次擦除/编程操作NAND闪存存储器的结果。首先在NAND闪存颗粒中选择三个新的Block，对这三个Block进行多次编程/擦除循环，分别为循环500次，循环1000次，循环2000次，后得到错误率的曲线，即第一部分的Cycling-BER曲线；循环后NAND闪存存储单元最后的状态为擦除状态(即空穴状态)；后将NAND闪存颗粒放在温箱中，200℃保持3个小时(也可以是以下条件：250度保持1小时，220度保持2小时，200度保持3小时，190度保持10小时，180度保持20小时，170度保持30小时，165度保持40小时，160度保持50小时，155度保持60小时，150度保持72小时)，之后把芯片放在常温下冷却再进行磨损操作，即分别对三个Block再进行为500次，1000次，2000次的编程/擦除循环操作，得到第二部分的Cycling-BER曲线。由图6中的曲线可知，高温退火对进行多次磨损操作的NAND闪存存储器有修复作用，但是前提是高温退火前，循环后NAND闪存存储单元最后的状态为擦除状态(即空穴状态)。
图7给出了在随机写入数据状态下，高温退火对进行过多次擦除/编程操作NAND闪存存储器的影响结果。首先在NAND闪存颗粒中选择三个新的Block，对这三个Block进行多次编程/擦除循环，分别为循环500次，循环1000次，循环2000次，后得到错误率的曲线，即第一部分的Cycling-BER曲线；循环后NAND闪存存储单元最后的状态为随机写入状态(即有电荷存在状态)；后将NAND闪存颗粒放在温箱中，200℃保持3个小时(也可以是以下条件：250度保持1小时，220度保持5小时，200度保持3小时，190度保持10小时，180度保持20小时，170度保持30小时，165度保持40小时，160度保持50小时，155度保持60小时，150度保持72小时)，之后把芯片放在常温下冷却再进行磨损操作，即分别对三个Block再进行为500次，1000次，2000次的编程/擦除循环操作，得到第二部分的Cycling-BER曲线。由图7中的曲线可知，高温退火对循环后NAND闪存存储单元最后的状态为随机写入状态(即有电荷存在状态)并无明显的影响。
图8给出了在写入最高数据状态(即G态)下，高温退火对进行过多次擦除/编程操作NAND闪存存储器的影响结果。首先在NAND闪存颗粒中选择三个新的Block，对这三个Block进行多次编程/擦除循环，分别为循环500次，循环1000次，循环2000次，后得到错误率的曲线，即第一部分的Cycling-BER曲线；循环后NAND闪存存储单元最后的状态为写入最高数据状态(即G态)；后将NAND闪存颗粒放在温箱中，200℃保持3个小时(也可以是以下条件：250度保持1小时，220度保持5小时，200度保持3小时，190度保持10小时，180度保持20小时，170度保持30小时，165度保持40小时，160度保持50小时，155度保持60小时，150度保持72小时)，之后把芯片放在常温下冷却再进行磨损操作，即分别对三个Block再进行为500次，1000次，2000次的编程/擦除循环操作，得到第二部分的Cycling-BER曲线。由图8中的曲线可知，高温退火对循环后NAND闪存存储单元最后的状态为随机写入状态(即有电荷存在状态)对芯片并无修复作用，而且错误率还会增加的明显。
Claims (7)
1.一种提高三维NAND闪存存储器耐久性的方法，其特征是：
基于三维架构NAND闪存存储器，对于进行多次擦除和编程操作的器件，当BER到达用户设定的阈值后，将存储器最后保持为擦除状态，再对器件进行退火。
2.根据权利要求1所述提高三维NAND闪存存储器耐久性的方法，其特征是：所述BER的检测是对NAND矩阵中的单个NAND器件进行检测，或者是对单个器件中的一个Block进行检测。
3.根据权利要求1所述提高三维NAND闪存存储器耐久性的方法，其特征是：所述退火是在150℃-250℃的温度下保持1-72小时，之后在常温下冷却。
4.根据权利要求1所述提高三维NAND闪存存储器耐久性的方法，其特征是：所述退火是在180-220度保持2小时-20小时，之后在常温下冷却。
5.根据权利要求1所述提高三维NAND闪存存储器耐久性的方法，其特征是：所述退火条件是在200度保持3个小时，之后在常温下冷却。
6.根据权利要求1所述提高三维NAND闪存存储器耐久性的方法，其特征是：所述退火通过以下途径实现：通过芯片下方的电路对检测后的Block所在的芯片进行退火，或者是将检测后的Block所在的芯片从NAND矩阵中取出进行退火。
7.根据权利要求1所述提高三维NAND闪存存储器耐久性的方法，其特征是：将存储器最后保持为擦除状态时，如果在擦除之前要对之前存储的信息进行保存，将信息先复制到相邻的NAND闪存存储器或相邻的Block中。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910293996.2A CN110112135A (zh) | 2019-04-12 | 2019-04-12 | 一种提高三维nand闪存存储器耐久性的方法 |
| PCT/CN2019/088441 WO2020206822A1 (zh) | 2019-04-12 | 2019-06-26 | 一种提高三维nand闪存存储器耐久性的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910293996.2A CN110112135A (zh) | 2019-04-12 | 2019-04-12 | 一种提高三维nand闪存存储器耐久性的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110112135A true CN110112135A (zh) | 2019-08-09 |
Family
ID=67483859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910293996.2A Pending CN110112135A (zh) | 2019-04-12 | 2019-04-12 | 一种提高三维nand闪存存储器耐久性的方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110112135A (zh) |
| WO (1) | WO2020206822A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111628006A (zh) * | 2020-05-26 | 2020-09-04 | 山东大学 | 一种数据检索存储阵列 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110305064A1 (en) * | 2010-06-11 | 2011-12-15 | Crossbar, Inc. | Interface control for improved switching in rram |
| CN102856326A (zh) * | 2011-05-02 | 2013-01-02 | 旺宏电子股份有限公司 | 具有二极管搭接的热辅助闪存及其操作和制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7301818B2 (en) * | 2005-09-12 | 2007-11-27 | Macronix International Co., Ltd. | Hole annealing methods of non-volatile memory cells |
| CN101330013B (zh) * | 2007-06-21 | 2010-08-11 | 中芯国际集成电路制造(上海)有限公司 | 隧穿氧化层的制作方法及快闪存储器的制作方法 |
-
2019
- 2019-04-12 CN CN201910293996.2A patent/CN110112135A/zh active Pending
- 2019-06-26 WO PCT/CN2019/088441 patent/WO2020206822A1/zh active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110305064A1 (en) * | 2010-06-11 | 2011-12-15 | Crossbar, Inc. | Interface control for improved switching in rram |
| CN102856326A (zh) * | 2011-05-02 | 2013-01-02 | 旺宏电子股份有限公司 | 具有二极管搭接的热辅助闪存及其操作和制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111628006A (zh) * | 2020-05-26 | 2020-09-04 | 山东大学 | 一种数据检索存储阵列 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020206822A1 (zh) | 2020-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9552171B2 (en) | Read scrub with adaptive counter management | |
| CN105895160B (zh) | 具有减少的读取干扰的边界字线搜索和开放的块读取方法 | |
| CN106158039B (zh) | 非易失性存储器中的动态读取低谷搜索 | |
| US9361991B1 (en) | Efficient scanning of nonvolatile memory blocks | |
| US7859932B2 (en) | Data refresh for non-volatile storage | |
| US9330790B2 (en) | Temperature tracking to manage threshold voltages in a memory | |
| US9760307B2 (en) | Weighted read scrub for nonvolatile memory including memory holes | |
| US8909493B2 (en) | Compensation for sub-block erase | |
| USRE46014E1 (en) | Defective word line detection | |
| US9312026B2 (en) | Zoned erase verify in three dimensional nonvolatile memory | |
| US8902658B1 (en) | Three-dimensional NAND memory with adaptive erase | |
| US8972675B2 (en) | Efficient post write read in three dimensional nonvolatile memory | |
| CN104662612B (zh) | 经由内插推断与存储器单元相关的阈值电压分布 | |
| US20140247665A1 (en) | Select Transistor Tuning | |
| CN107452421A (zh) | 固态储存装置及其状态预测方法 | |
| CN107068191A (zh) | 非易失性存储器装置和非易失性存储器装置的编程方法 | |
| US10734084B2 (en) | Scheme to reduce read disturb for high read intensive blocks in non-volatile memory | |
| CN105308685B (zh) | 非易失性存储装置的编程处理和非易失性存储系统 | |
| US9342401B2 (en) | Selective in-situ retouching of data in nonvolatile memory | |
| US8842476B2 (en) | Erratic program detection for non-volatile storage | |
| CN106920570A (zh) | 存储器系统及其操作方法 | |
| CN107924701A (zh) | 基于捕获电荷的存储器的动态重调 | |
| US8385132B2 (en) | Alternate bit line bias during programming to reduce channel to floating gate coupling in memory | |
| CN109240619A (zh) | 提高三维nand闪存存储器可靠性的数据写入方法 | |
| Park et al. | Characterization of inter-cell interference in 3D NAND flash memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190809 |