CN1930580B - 半导体设备、无线芯片、ic卡、ic标签、应答器、帐单、证券、护照、电子设备、书包和服装 - Google Patents

半导体设备、无线芯片、ic卡、ic标签、应答器、帐单、证券、护照、电子设备、书包和服装 Download PDF

Info

Publication number
CN1930580B
CN1930580B CN2005800076086A CN200580007608A CN1930580B CN 1930580 B CN1930580 B CN 1930580B CN 2005800076086 A CN2005800076086 A CN 2005800076086A CN 200580007608 A CN200580007608 A CN 200580007608A CN 1930580 B CN1930580 B CN 1930580B
Authority
CN
China
Prior art keywords
circuit
memory circuit
data
memory
semiconductor equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800076086A
Other languages
English (en)
Other versions
CN1930580A (zh
Inventor
小山润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1930580A publication Critical patent/CN1930580A/zh
Application granted granted Critical
Publication of CN1930580B publication Critical patent/CN1930580B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
    • B42D25/00—Information-bearing cards or sheet-like structures characterised by identification or security features; Manufacture thereof
    • B42D25/30—Identification or security features, e.g. for preventing forgery
    • B42D25/305—Associated digital information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

本发明提供了一种ID芯片，为了保持高度的安全性，其数据仅被写入一次以作为一种其数据从天线被无线输入的非接触型ID芯片。该非接触型ID芯片包括在芯片中的FeRAM。当写入识别数据时，写入了表示数据是否被写入FeRAM的数据，由此一旦数据已经被写入了，就不需要额外写入数据到ID芯片的FeRAM。

Description

半导体设备、无线芯片、IC卡、IC标签、应答器、帐单、证券、护照、电子设备、书包和服装
技术领域
本发明涉及一种半导体设备，用作为一种能够在存储电路中存储需要的数据或通过例如无线通信的无接触装置读取数据的IC芯片(此后也被成为ID芯片)。特别地，本发明涉及一种半导体设备，用作为一种在例如玻璃或塑料衬底的绝缘衬底上形成的ID芯片。
背景技术
随着计算机技术的发展和图像识别技术的进步，利用例如条形码的介质的数据识别已经被广泛地用于识别产品数据等。预计在将来要识别的数据量会进一步增加。另一方面，利用条形码等的数据识别是有缺陷的，其中条形码读取器需要与条形码接触，且存储在条形码中的数据量不能再增加。因此，需要一种无接触式数据识别，且需要增加介质的存储能力。
考虑到以上的原因，近些年已经发展出了使用IC的ID芯片。ID芯片在IC芯片的存储器电路中存储了需要的数据，且数据通过无接触装置被读取，通常通过无线装置。预计例如ID芯片的实际应用会简化商业分布等，并在保持高安全性的同时减少成本。
参考附图4简单描述了一种使用ID芯片的识别系统。附图4是示出了一种用于无需接触来获取书包的识别数据的识别系统的示意图。存储特定的识别数据的ID芯片401被附着在或结合在书包404中。电磁波从询问器(也被称为读/写器)403的天线电路402被传送到ID芯片401。接收到电磁波，ID芯片401将其识别数据发送回天线电路402。天线电路402将接收的识别数据发送到询问器403，且询问器403确定该识别数据。以这种方式，询问器403可以获得书包404的数据。这种系统允许分布管理、计算、防止伪造商品等。
ID芯片具有例如附图2中所示的配置。被用作ID芯片的半导体设备200包括天线电路天线电路201、整流单元202、稳定电源电路203、调制电路204、放大器205、逻辑电路206、解调电路207、放大器208、逻辑电路209、存储控制电路210和存储电路211。天线电路天线电路201包括天线线圈301和调谐电容器302(附图3A)。整流电路202包括二极管303和304，以及平滑电容器305(附图3B)。
下文将描述例如ID芯片的操作。由天线电路天线电路201接收的AC信号通过二极管303和304而被半波整流，接着通过平滑电容器305而被平滑。具有很多波动的平滑电压通过稳定电源电路203而被稳定，且稳定电压被提供到调制电路204、放大器205、逻辑电路206、解调电路207、放大器208、逻辑电路209、存储控制电路210和存储电路211。此时，由天线电路天线电路201接收的信号通过放大器208而作为时钟信号被输入到逻辑电路209。从天线电路天线电路201输入的信号通过解调电路207而被解调，且作为数据被输入到逻辑电路209。
输入到逻辑电路209的数据被解码。询问器通过可变形镜像编码、NRZ-L编码等来编码数据，且逻辑电路209解码数据。解码的数据被传送到存储控制电路210，由此读取在存储电路211中存储的数据。要求存储电路211是例如掩膜ROM的非易失性存储电路，其即使在电源关闭时也能够保留数据。例如，存储电路211存储具有表示ID芯片序列、4字节应用码和两类由用户设定的4字节用户代码的4字节族码的16字节数据(见附图12A)。
传送和接收的信号的频率是125kHz、13.56MHz、915MHz或2.45GHz，每个都具有ISO标准等。此外，用于传送和接收数据的调制和解调系统也是标准化的。在专利文献1.[专利文献1]日本专利公开No.2001-250393中公开了例如ID芯片的例子。
如ID芯片的前述传统的半导体设备存在以下问题。如果掩膜ROM被用作存储电路，那么除了在芯片制造过程期间，其他任何时候都不能写入数据。因此，需要一种除了在制造过程期间，其他任何时候都也能写入数据的ID芯片，由此产生了伪造的可能。因此，为了防止这样的伪造，需要一种数据被写入仅仅一次的ID芯片。
发明内容
考虑到上述原因，本发明提供了一种被用作数据可以被写入仅仅一次的ID芯片的半导体设备。本发明还提供了一种被用作除了在制造期间之外也可以写入数据的ID芯片的半导体设备。
根据本发明，存储电路由利用了铁电体的非易失性存储器构成，且提供了允许数据仅仅被写入一次到存储电路的控制电路。通过使用利用铁电体的非易失性存储器，相对于所谓的闪存，数据可以更快速地被写入和读取，且还增强了可靠性。
根据本发明，在绝缘衬底上形成了调制电路、解调电路、逻辑电路和存储电路，调制电路和解调电路被电性连接到天线电路，解调电路被连接到逻辑电路，且存储电路存储逻辑电路的输出信号。存储电路是包括铁电体电容器和允许数据仅仅被写入一次到存储电路的控制电路的FeRAM电路。
根据本发明，在绝缘衬底上形成了调制电路、解调电路、逻辑电路和存储电路，调制电路和解调电路被电性连接到天线电路，解调电路被连接到逻辑电路，且存储电路存储逻辑电路的输出信号。存储电路是包括铁电体电容器和根据存储在存储电路中的数据来将数据写入存储电路的控制电路的FeRAM电路。
半导体设备包括由存储单元构成的存储电路。每个存储单元包括两个晶体管和两个铁电体电容器。
半导体设备包括由存储单元构成的存储电路。每个存储单元包括一个晶体管和一个铁电体电容器。
半导体设备包括调制电路、解调电路、逻辑电路和存储电路。前述电路中至少一个由薄膜晶体管(此后也被称为TFT)构成。
半导体设备包括被集成在同一个绝缘衬底上的天线电路、调制电路、解调电路、逻辑电路和存储电路。要不然就是，调制电路、解调电路、逻辑电路和存储电路被集成在同一个绝缘衬底上，同时天线电路形成在另一个绝缘衬底上。
半导体设备包括在调制电路、解调电路、逻辑电路和存储电路中至少一个上形成的天线电路。
根据本发明，ID芯片涉及被用于识别的半导体芯片，该识别被用于无线芯片、IC芯片、IC卡、应答器等，例如无线标签和RFID。
如上所述，根据本发明，数据可以被仅仅写入一次到在ID芯片中的存储电路。以这种方式，可以避免ID芯片的数据伪造，且可以形成被用作确保安全性的ID芯片的半导体设备。此外，可以提供一种被用作除了在制造期间，其他任何时候都也可以写入数据的ID芯片的半导体设备。
附图说明
附图1是示出了本发明的半导体设备的配置的框图。
附图2是示出了传统的半导体设备的配置的框图。
附图3A和3B是示出了传统的半导体设备的配置的框图。
附图4是RF标签系统的示意图。
附图5示出了具有2T2C方法的FeRAM的电路配置。
附图6示出了FeRAM的结构。
附图7示出了具有1T1C方法的FeRAM的电路配置。
附图8是示出了铁电体材料的滞后的图。
附图9是示出了本发明的逻辑电路的框图。
附图10A到10E是示出了本发明的天线的实施例的图。
附图11A到11C是示出了本发明的天线的实施例的图。
附图12A和12B是示出了存储在存储电路中的数据的示例图。
附图13是示出了本发明的逻辑电路的框图。
附图14A到14C是示出了本发明的制造步骤的剖视图。
附图15A到15C是示出了本发明的制造步骤的剖视图。
附图16A到16C是示出了本发明的制造步骤的剖视图。
附图17A和17B是示出了本发明的制造步骤的剖视图。
附图18A到18H是示出了本发明的应用的实例图。
附图19是示出了根据本发明的TFT配置的视图。
附图20是示出了本发明的稳定电源电路的实例图。
附图21A和21B是示出了本发明的保护层和半导体设备的组合的图。
附图22A到22E是示出了本发明的制造步骤的剖视图。
附图23A到23D是示出了本发明的制造步骤的剖视图。
附图24A和24B是示出了本发明的制造步骤的剖视图。
附图25是示出了利用本发明的书包的视图。
附图26A和26B是利用本发明的证书的视图。
附图27是示出了利用本发明的食品管理的视图。
附图28A和28B是示出了利用本发明的分布管理的视图。
附图29是示出了利用本发明的IC卡付费的视图。
具体实施方式
尽管已经参考相应附图在实施例模式中完全描述了本发明，应该理解的是，很显然对于本领域普通技术人员而言可以进行各种变化和修改。因此，除非这种变化和修改脱离了本发明的范围，否则都应该被解释为包括在本发明中。应该注意的是，在附图中同样的部分是由相同的的参考标记表示的，因此省略了对其详细的说明。
在下文中描述本发明的半导体设备。在以下的说明中，利用了铁电体的RAM被称为FeRAM(铁电体RAM)。
在附图1中，用作ID芯片的半导体设备100包括天线电路101、整流电路102、稳定电源电路103、调制电路104、放大器105、逻辑电路106、解调电路107、放大器108、逻辑电路109、FeRAM控制电路110和FeRAM电路111。天线电路101与附图3A所示的传统技术相似。整流电路102与附图3B所示的传统技术相似。在这个实施例模式中，在半导体设备100上形成了天线电路，然而，本发明并不限于此，且天线电路可以被连接到半导体设备100的外部。装有天线的本发明的芯片还被称为无线芯片。
以下描述这种ID芯片的操作。
由天线电路101接收的AC信号被整流电路102整流和平滑。具有多个波纹的平滑电压被稳定电源电路103稳定。稳定电压被提供给放大器105、解调电路107、放大器108和逻辑电路109。
由天线电路101输入的信号被逻辑电路109逻辑操作，接着被输入到FeRAM电路111。逻辑电路109确定是否向FeRAM控制电路110写入地址等。基于FeRAM控制电路110的指令，数据被写入到FeRAM电路111。
当询问器检索存储在FeRAM电路111中的数据时，执行以下的操作。由天线电路101接收的AC信号被整流电路102整流和平滑。具有多个波纹的平滑电压被稳定电源电路103稳定。稳定电压被提供给调制电路104、放大器105、逻辑电路106、解调电路107、放大器108、逻辑电路109、FeRAM控制电路110和FeRAM电路111。同时，由天线电路接收的AC信号通过放大器108而被输入到逻辑电路109并被逻辑操作。接着，通过利用逻辑电路109的信号来控制FeRAM控制电路110，由此检索存储在FeRAM电路111中的数据。接着，从FeRAM电路111检索到的数据被逻辑电路106处理，且被放大器105放大，接着调制电路104开始操作。根据例如ISO14443、ISO15693、ISO18000等的标准化方法来处理数据，然而，只要确保了询问器的兼容性，也可以利用另外的方法来处理。
当调制电路104操作时，天线电路101的阻抗发生变化。因此，由天线电路101反射的询问器的信号发生了变化。当询问器读取到这种变化时，可以获取存储在半导体设备100的FeRAM电路111中的数据。这种调制方法被称为负载调制方法。
下文中参考附图5描述的是FeRAM电路的操作。在附图5中，由2T2C方法(由两个晶体管和两个铁电体电容器组成一个存储单元的方法)形成FeRAM电路。在附图5中的FeRAM电路简单的包括4位存储电路，然而，本发明并不限于4位。在附图5中所示的FeRAM电路包括位线解码器501、字线解码器502、板线解码器503、预充电电路504、N沟道存储晶体管505到512(下文简称晶体管505到512)、铁电体电容器513到520、位线521到524、字线525和526、板线527和528、读出放大器529和530、读出放大器选择开关531和532、预充电开关533到536、位线选择开关537到540、输入终端541和542、以及输出终端543。
包括在存储单元中的铁电体电容器具有如附图6所示的三层结构，即，由Pt/IrO2等形成的底部电极层、由PZT(PbZrTiO3)等形成的铁电层以及由Ir/IrO2等形成的顶部电极层。形成PZT优选的是基薄膜的光栅常数接近PZT。因此，Pt/IrO2被选择。
如附图8所示，铁电体电容器具有依赖于电压的滞后极化特性。通过利用该滞后特性，FeRAM形成了非易失性存储器。以下描述是由晶体管505和506组成存储单元500的一种表示。
这里，描述了存储器输出二进制数字信号之一的情况。在以下描述中，高电位信号被表示为“1”，而低电位信号被表示为“0”。首先，写入数据以使存储单元500输出“1”。高电位(例如VDD)被应用到输入终端541，而低电位(例如GND)被应用到输入终端542。接着，位线解码器501工作，且位线选择开关537和538被打开。因此，高电位被应用到位线521，而低电位被应用到位线522。这时，板线527具有中间电压(例如VDD/2)。接着，操作字线解码器502来选择字线525。因此，晶体管505和506被打开，由此位线521和铁电体电容器513被短路，且位线522和铁电体电容器514被短路。因此，VDD/2和-VDD/2被分别应用到铁电体电容器513和514。
铁电体电容器513和514的前述状态分别对应附图8中的点B和点D。接着，与板线527相同的电位(这里是VDD/2)被应用到输入终端541和542。由于晶体管505和506保持ON，因此在铁电体电容器513和514的终端之间应用的电压是“0”。因此，铁电体电容器513和514的状态分别对应附图8的点C和点E。接着，操作字线解码器502来关闭晶体管505和506。以这种方式，数据被存储在存储单元500中。
当读取在存储单元500中的数据时，位线选择开关537和538被关闭，输入终端541和542以及位线521和522被切断。接着，预充电开关533和534被打开，且位线521和522被预充电电路504预充电到相同的电位。这个电位可以是例如VDD/2。在预充电之后，预充电开关533和534被关闭。随后，字线解码器502工作来打开晶体管505和506。接着，板线解码器503工作来应用高电位(VDD)到板线527。
由于在连接到板线527的一侧的铁电体电容器513和514的终端的电位升高了，因此位线521和522的电位通过晶体管505和506也升高了。然而，由于存储在铁电体电容器中的极化量是不同的，因此在位线521和522之间的电压的升高是不同的。电压差被读出放大器529放大，且可以通过读出放大器选择开关531被输出到输出终端543。
当写入时，通过应用反电压到输入终端541和542，电位“0”可以被写入。如上所述以相同的方式执行读取。以这种方式，FeRAM工作。
现在，描述了数据仅被写入一次的实施例模式。在这个实施例模式中，如附图12B所示，在存储电路最初要求的存储区域(附图12中的16字节)之后，另外提供了表示写入状态的位。这个位存储了表示数据是否被写入的数据。
参考附图13描述了其操作。附图13示出了逻辑电路109的内部时钟。逻辑电路109是由解码电路1301、延迟电路1302、开关1303和非易失性存储电路1304构成。在原始状态中，附图12B中所示的写入存储位表示数据没有被写入的状态，其指的是“0”被存储在这里(“0”被存储在这里，“1”也被存储在这里)。当信号从天线电路被输入且稳定电源工作时，FeRAM电路111将这个值输出到逻辑电路109中的非易失性存储单元1304。接着，非易失性存储电路存储了这个值。这种非易失性存储电路1304可以是能存储数据的任意配置，例如DRAM、SRAM和寄存器。
同时，从解调电路107输入的信号在解码电路1301中被解码，并通过延迟电路1302被输入到开关1303。开关1303被非易失性存储电路1304控制，且当如上所述非易失性存储电路1304的数据为“0”时，打开开关1303。当开关1303被打开时，信号被输出到要写入的FeRAM电路111中。在写入之后，如附图12B所示的写入存储位存储了“1”(当原始值为“1”时，存储“0”)。提供延迟电路1302，以便在稳定电源工作和开关1303的状态被确定之前，数据不通过开关1303被输出到FeRAM电路。通过利用除了延迟电路之外的其它装置，同样可以避免在确定开关之前的故障。
当在附图12B所示的写入存储位中存储了数据“1”时，非易失性存储电路1304操作来关闭开关1303。以这种方式，在第二次或以后写入的数据不能通过开关1303，因此，数据写入到FeRAM电路被限制为仅一次。
参考附图9描述了用于写入一次的实施例模式，其与附图13不同。附图9示出了逻辑电路109的内部时钟。逻辑电路109由解码电路901、延迟电路902、开关903和1位FeRAM电路904构成。附图12B中所示的写入存储位被存储在1位FeRAM电路904中，且在原始状态中表示数据没有被写入，其称为“0”被存储在这里(“0”被存储在这里，但是“1”也被存储在这里)。
当信号从天线电路被输入且稳定电源工作时，从解调电路107输入的信号通过天线电路在解码电路901中被解码，且通过延迟电路902被输入到开关903。开关903被1位FeRAM电路904控制，且当如上所述1位FeRAM电路904的数据为“0”时，打开开关903。当开关903被打开时，信号被输出到要写入的FeRAM电路111中。在写入之后，如附图12B所示的写入存储位(在1位FeRAM电路904中)存储了“1”(当原始值为“1”时，存储“0”)。提供延迟电路902，以便在稳定电源工作和开关903的状态被确定之前，数据不通过开关903被输出到FeRAM电路。通过利用除了延迟电路之外的其它装置，同样可以避免在确定开关之前的故障。
当在附图12B所示的写入存储位中存储了数据“1”时，1位FeRAM电路904操作来关闭开关903。以这种方式，在第二次或以后写入的数据不能通过开关903，因此，数据写入到FeRAM电路被限制为仅一次。
如上所述，数据可以被高速写入和读取，且通过利用FeRAM可以提高可靠性。此外，通过提供允许数据被写入到存储电路仅仅一次的电路，数据可以被写入到ID芯片中的存储电路仅仅一次。以这种方式，可以避免ID芯片的数据伪造，且可以提供确保安全性的ID芯片。
[实施例1]
现在，参考附图7描述与实施例模式不同的FeRAM电路的操作。在附图7中，由1T1C方法形成FeRAM电路(由一个晶体管和一个铁电体电容器构成一个存储单元的方法)。为了简化说明，在附图7中的FeRAM电路采用4位存储电路，然而，本发明并不限于4位。附图7中所示的FeRAM包括位线解码器701、字线解码器702、板线解码器703、预充电电路704、N沟道存储晶体管705到708(此后有时简称晶体管705到708)、铁电体电容器709到712、位线713和714、字线715和716、板线717和718、读出放大器719和720、读出放大器选择开关721和722、预充电开关723和724、位线选择开关725和726、输入终端727和输出终端728。
现在，作为代表说明由晶体管705构成的存储单元700。
首先，数据被写入，以便存储单元700输出“1”。高电位(例如VDD)被应用到输入终端727。接着，位线解码器701操作，且位线选择开关725被打开。因此，高电位被应用到位线713。这时，板线717具有中间电位(例如VDD/2)。接着，字线解码器702操作来选择字线715。因此，晶体管705和706被打开，且位线713和铁电体电容器709被短路。因此，VDD/2的电压被应用到铁电体电容器709。
前述状态对应附图8的点B。接着，与板线717相同的电位(这里是VDD/2)被应用到输入终端727。由于晶体管705和706保持打开，因此在铁电体电容器709的终端之间应用的电压是“0”。因此，铁电体电容器709的状态对应附图8的点C。接着，字线解码器702操作，且晶体管705和706被关闭。以这种方式，数据被存储在存储单元700中。
当读取存储单元700中的数据时，位线选择开关725被关闭，且输入终端727和位线713被切断。接着，预充电开关723被打开，且位线713通过预充电电路704被预充电到VDD/2。在预充电之后，预充电开关723被关闭。接着，字线解码器702操作，且晶体管705和706被打开。接着，板线解码器703操作，且高电位(VDD)被应用到板线717。
由于在连接到板线717的一侧的铁电体电容器709的终端的电位升高了，因此位线713的电位通过晶体管705也升高了。然而，由于存储在铁电体电容器中的极化量是不同的，因此电压升高是不同的。在参考电压和位线电压之间的电压差被读出放大器719放大，且可以通过读出放大器选择开关721被输出到输出终端728。
通过在写入时应用反电压到输入终端727，电位“0”可以被写入。如上所述以相同的方式执行读取。以这种方式，这个实施例的FeRAM操作。
[实施例2]
参考附图20描述了稳定电源电路的实施例。稳定电源电路由参考电压电路和缓冲放大器构成。参考电压电路包括电阻器2201和连接到晶体管2202和2203的二极管，且生成与两个VGS同样高的参考电压。缓冲放大器由晶体管2205和2206构成的不同电路、由晶体管2207和2208构成的电流镜电路、以及由供电电阻器2204、晶体管2209和电阻器2210构成的共源放大器构成。
当大电流从输出终端流过时，较少电流流到晶体管2209，同时当小电流从输出终端流过时，较多电流流到晶体管2209，以便大致恒定电流流到电阻器2210。此外，输出终端的电位具有与参考电压电路大致相同的值。这里，描述了由参考电压电路和缓冲放大器构成的稳定电源电路，然而，对于本发明的稳定电源电路，可以采用具有其它配置的电路。
[实施例3]
参考附图14A到14C、15A到15C、16A到16C、17A到17C描述了一种用于制造TFT的方法，该TFT被用于在实施例模式中同时描述的在绝缘衬底上的例如解码器的存储元件和逻辑电路部分。在这个实施例中，以利用铁电体材料的电容器和如半导体元件的N沟道TFT和P沟道TFT作为例子，然而，包括在存储部分和逻辑电路部分中的半导体元件并不限于此。此外，这种制造方法仅仅是一种例子，且不限于在绝缘衬底上的TFT的制造方法。
在附图14A中，衬底4000可以是由钡硼硅酸盐玻璃、氧化铝硼硅酸盐玻璃等形成的玻璃衬底、石英衬底、不锈钢衬底等。此外，尽管与前述衬底相比耐热温度较低，但是只要它可以抵抗在制造步骤中的处理温度，也可以使用由例如塑料的弹性合成树脂形成的衬底。
在衬底4000上形成了基薄膜4001和4002，每个基薄膜由例如氧化硅薄膜、氮化硅薄膜或氮氧化硅薄膜的绝缘薄膜形成。例如，堆叠了由通过等离子体CVD的厚度为10到200nm(优选50到100nm)的由SiH4、NH3和N2O形成的氮氧化硅薄膜作为基薄膜4001，以及由厚度为50到200nm(优选100到150nm)的由SiH4和N2O形成的氢化的氮氧化硅薄膜作为基薄膜4002。在这个实施例中，在两层结构中提供了基薄膜，然而，也可以采用单薄膜或者两层或更多层的绝缘薄膜的堆叠结构。此外，当杂质不像例如利用石英衬底的情况中那么分散时，可以不必形成基薄膜。
岛形半导体层4003到4005由通过激光或已知的热结晶化方法(附图14B)来结晶非晶体半导体薄膜而获得的结晶半导体薄膜而形成。岛形半导体层4003到4005形成厚度为25到100nm(优选30到60nm)。岛形半导体层4003到4005可以由非晶体半导体或多晶体半导体形成。对于半导体，可以利用硅锗和硅。当使用硅锗时，优选其浓度包括大约0.01到4.5原子百分比的浓度的锗。
当通过通过激光结晶化形成结晶半导体薄膜时，使用了一种脉冲振荡或持续振荡激发物激光、YAG激光或YVO4激光。当使用这些激光时，适合使用一种方法，其中从激光振荡器发射的激光通过光学系统被汇聚到一个线性形状，且被照射在半导体薄膜上。尽管结晶化的条件应该由操作者适当地选择，当使用激发物激光时，脉冲振荡频率被设置为30Hz，且激光能量密度被设置为100到400mJ/cm2(典型的是200到300mJ/cm2)。此外，在使用YAG激光时，适合使用二次谐波以设置脉冲结晶频率为1到10kHz，以及激光能量密度为300到600mJ/cm2(典型的是350到500mJ/cm2)。接着，汇聚到线性形状的100到1000μm宽度的激光光束，例如，400μm被照射到衬底的整个表面，且这时线性激光光束的重叠重合度(纵向重合度)可以被设置为80-98％。
随后，形成了覆盖岛形半导体层4003到4005的栅极绝缘薄膜4006(附图14C)。通过等离子体CVD或溅射，栅极绝缘薄膜4006由包含厚度40到150nm的硅的绝缘薄膜形成，在这个实施例中其由厚度120nm的氮氧化硅薄膜形成。无需多言的，栅极绝缘薄膜4006并不限于这种氮氧化硅薄膜，但是可以是单层或包含硅的其它绝缘薄膜的堆叠层结构。例如，在40Pa的反应压力、300到400℃的衬底温度、高频(13.56MHz)和0.5到0.8W/cm2的能量密度，通过利用等离子体CVD放电，氧化硅薄膜可以利用混合气体形成，例如TEOS(四乙基原硅酸盐)和O2。以这种方式形成的氧化硅接着遭受400到500℃的加温退火，由此可以获得绝缘薄膜的有利特征。
随后如附图15A所示，在栅极绝缘薄膜4006上形成了栅电极4100到4102。栅电极4100到4102可以由钽(Ta)、钛(Ti)、钼(Mo)、钨(W)，包含前述元素为主要成分的合金，或多晶硅形成。首先，在栅极绝缘薄膜4006的表面上形成导电层，并利用抗蚀剂掩膜(未示出)而被蚀刻，由此形成栅电极4100到4102。
之后，给予N型导电性的杂质元素被掺杂质。以这种方式，在半导体活性层上形成了低浓度N型杂质区域4103到4108。
随后，形成了抗蚀剂掩膜(未示出)以覆盖栅电极4102。N型杂质元素以与栅电极4101和用作掩膜的抗蚀剂掩膜自对准的方式被掺入。此外，P型杂质元素以与用作掩膜的栅电极4101自对准的方式被掺入。
以这种方式，形成了被用作N沟道TFT的源区或漏区的高浓度N型杂质区域4111、4112、4113和4114，以及被用作P沟道TFT的源区或漏区的高浓度P型杂质区域4109和4110。对于给予N型导电性的杂质元素使用磷(P)或砷(As)，同时对于给于P型导电性的杂质元素使用硼(B)。
之后，激活了N型和P型杂质元素。为了激活，优选使用炉内退火、激光退火、灯加热退火或结合前述的方法。在包含氧气浓度1ppm或更少，或优选的0.1ppm或者小于400到700℃的温度的氮气中执行加温退火。
接着如附图15C所示，在栅电极4100到4102上形成了由氮化硅薄膜或氮氧化硅薄膜形成的第一夹层绝缘薄膜4115。
以这种方式，在相同的衬底上形成了构成象素部分的开关TFT和构成驱动电路或其它逻辑电路的TFT。接着，在第一夹层绝缘薄膜4115上形成了利用铁电材料的电容器。
首先，形成了底部电极层4201(附图16A)。这可以从CVD方法、溅射方法、离子束溅射方法、激光烧蚀方法等方法中选择的方法而形成。底部电极层4201可以由例如Pt/IrO2、Pt/Ta/SiO2的材料形成。由于铁电薄膜的电性大量依赖结晶的晶向，因此对于底电极的表面，优选使用可以简单控制方向的Pt。在形成金属薄膜之后，通过等离子体蚀刻去除了不必要的部分，以形成底部电极层4201。
随后，在底部电极层4201上形成了铁电层4202(附图16B)。铁电体可以是例如PZT和PbTiO3的基于导线的钙钛矿、例如Bi4Ti3O12的铋层混合物、或者例如LiNbO3和LiTaO3的基于钛铁矿的混合物。由于在宽合成范围内列出了铁电的性质，因此优选利用基于导线的钙钛矿的铁电，尤其是PZT。
铁电体层4202可以从CVD方法、溅射方法、离子束溅射方法、激光烧蚀方法等中选择的方法而形成。CVD方法等特别适合，因为其善于控制薄膜合成和结晶性，这对于大区域和大量形成是很有利的。在通过CVD方法形成时，其材料具有这样的条件，即在相对低的温度具有大蒸发压力，经过长时间其仍是稳定的，根据在沉积温度的范围内的源材料的提供量确定的沉淀速度，在汽相中没有发生成核反应等等被优选使用。PZT在这些方面同样是很擅长的。
根据已知的处理，铁电层可以由CVD形成。例如，由PZT形成的铁电层可以形成具有660Pa的压力和500到650℃的衬底温度。
随后，通过从CVD方法、溅射方法、离子束溅射方法、激光烧蚀方法等与底部电极层4201相似的方法中选择的方法，在铁电层4202上形成了顶部电极层4203(附图16C)。顶部电极层可以由Ir/IrO2等以及用于底部电极层4201的材料而形成。
接着，如附图17A所示，在由氮化硅薄膜或氮氧化硅薄膜形成的第二夹层绝缘薄膜4307形成之后，形成了接触孔，且通过接触孔形成了配线4300到4306。在配线4300到4306和TFT之间的电连接并不限于这个实施例中描述的那些。
至少，如附图17B所示，在第二夹层绝缘薄膜4307上形成保护层4308。保护层4308可以由光敏或热敏有机树脂形成，例如聚酰亚胺和聚丙烯树脂。
通过前述过程，形成象素部分的TFT、形成驱动电路和其它逻辑电路的TFT、以及利用形成非易失性锁存电路的铁电体材料的电容器，可以同时在相同的衬底上形成。
在这个实施例中，形成象素的开关TFT具有包括与栅电极重叠的LDD区域的结构，且形成驱动电路和逻辑电路的TFT具有单漏结构，然而本发明并不限于这些结构。适于应用的TFT结构，例如GOLD结构和其它LDD结构，可以根据已知方法制造。
[实施例4]
参考附图21A和21B描述利用剥离处理形成弹性ID标志的实施例。ID标志包括弹性保护层2301和2303(此后有时简称为保护层2301和2303)，以及由剥离处理形成的ID芯片2302。在这个实施例中，在ID芯片2302上没有形成天线2304，但是在保护层2303上形成，且被电连接到ID芯片2302。在附图12A中，仅仅在保护层2303上形成天线2304，然而，在保护层2301上也形成了。天线优选地由银、铜或由这些电镀的材料形成。ID芯片2302和天线2304通过UV处理由各向异性导电薄膜而连接，然而，它们也可以通过其它的材料而连接。
附图21B示出了附图21A的截面图。ID芯片2302具有5μm或更小的厚度，优选是0.1到3μm。当堆叠在一起的保护层2301和2303的厚度是d时，优选的保护层2301和保护层2303的厚度是(d/2)±30μm，且更优选的是(d/2)±10μm。优选的保护层2301和2303具有10到200μm的厚度。ID芯片2302具有5mm2的大小，且优选的是0.3到4mm2。
保护层2301和2303由有机树脂材料形成，且具有抵抗弯曲的结构。由于与单结晶半导体相比，利用剥离处理形成的ID芯片2302也同样抵抗弯曲，因此其可以与保护层2301和2303紧密接触。这种被保护层2301和2303夹住的ID芯片可以被布置在其它对象的表面或内部，或者可以被结合在文件中。
[实施例5]
此后参考附图19描述的是将ID芯片附着到曲面的情况，即，垂直ID芯片的弧的方向而布置TFT的情况。在附图19中的ID芯片中包含的每个TFT中，通过其电流流过的漏电极、栅电极和源电极被排成行，以便压力影响较小。具有这种配置，可以抑制TFT特性中的变化。形成TFT的晶体在电流流动的方向上对准。通过CWLC等形成这些TFT，S值可以是0.35V/dec或更小(优选的是0.09到0.25V/dec)，且灵活性可以是100cm2/Vs或更大。
如果通过利用这些TFT形成了19级环形振荡器，其振荡频率可以是1MHz或更大，优选是100MHz或更大，电源电压是3到5V。利用3到5V的电源电压，反相器的每一级的延迟时间是26ns，优选的是0.26ns或更小。
为了不被压力破坏活性元素，例如TFT，优选的是活性元素的活性区(硅岛部分)，例如TFT，占有整个区域的5到50％。
在没有提供例如TFT的活性元素的区域中，主要提供了基底绝缘材料、夹层绝缘材料和配线材料。优选的是除了TFT的活性区之外的区域是整个区域的60％或更多。
活性元素的活性区优选的是20到200nm的厚度，典型的是40到170nm。此外，优选的是当形成大活性区时形成45到55nm厚度的活性区，且优选的是当形成小活性区时形成145到155nm厚度的活性区。
[实施例6]
在这个实施例中，参考附图10A到10E和11A到11C，描述了一种提供用于利用本发明的外部天线的例子。
在附图10A中，外围电路覆盖了一片天线。天线1001在衬底1000上形成，且利用本发明被连接到电路1002。在附图10A中尽管天线1001覆盖了电路1002的外围，但是天线1001可以覆盖衬底的整个表面，且形成电极的电路1002可以是被附着其上的。
在附图10B中，提供了一种细天线以便围绕电路缠绕。在衬底1003上形成天线1004，且利用本发明被连接到电路1005。要注意的是，这里描述的天线配线的布置仅仅是一个例子，且本发明并不限于此。
附图10C示出了一种用于接收高频率的电磁波的天线形状。在衬底1006上形成天线1007，且利用本发明被连接到电路1008。
附图10D示出了一种108°全向天线(能够从任意方向接收电波)。在衬底1009上形成天线1010，且利用本发明电路1011被连接于此。
附图10E示出了棍状形成的天线。在衬底1012上形成天线1013，且利用本发明电路1014被连接于此。
通过已知的方法，利用本发明的电路可以被连接到这种天线。例如，电路和天线可以通过引线焊接或凸点焊接而被连接。可选择地，形成为芯片的电路表面可以被用做附着在天线的电极。在以后的情况中，电路可以通过利用ACF(各向异性导电薄膜)而被附着到天线。
天线的适合长度根据用于接收的频率而不同。通常优选的是，天线与由整数划分的波长一样长。例如，如果频率是2.45GHz，天线优选是大约60mm(半波长)或大约30mm(四分之一波长)。
还有可能是将其它衬底附着到本发明的电路，且在其上形成天线。附图11A到11C示出了一种其上附着衬底1100(顶部衬底)且其上提供螺旋天线1101(天线配线)的电路的俯视图和截面图。
要注意的是，本实施例示出的天线仅仅是一个例子，且天线的形状不限于此。本发明可以利用任意形式的天线实现。本实施例可以利用实施例模式和实施例1到5结合实现。
[实施例7]
在本实施例中，参考附图22A到24B描述了一种用于制造包括TFT的薄膜集成电路设备的方法。为了简单，这里通过示出CPU的横断面结构和利用N沟道TFT和P沟道TFT的存储部分而描述了一种制造方法。
首先，在衬底60上形成了剥离层61(附图22A)。利用50nm(50)厚度的a-Si薄膜(非晶硅薄膜)，通过低压CVD，在玻璃衬底上形成了这里的剥离层61(例如，1737衬底，成粒混合的产品)。对于衬底60，可以采用石英衬底、由例如氧化铝的绝缘材料制成的衬底、硅片衬底、具有对随后步骤中的处理温度的足够耐热的塑料衬底等，同样包括玻璃衬底。
尽管本发明不限于这些，但是剥离层61优选地由主要包括硅的薄膜形成，例如多晶硅、单晶硅和SAS(也被称为微晶硅的半非晶硅)，同样包括非晶硅。剥离层61可以由等离子体CVD或溅射以及低压CVD形成。也可以使用搀杂了具有例如磷的杂质的薄膜。剥离层61的厚度最好是50-60nm，尽管在应用SAS的情况中可以是30到50nm。
接着，在剥离层61(附图22A)上形成了保护薄膜55(也被称为基薄膜或基绝缘薄膜)。这里，保护薄膜55由三层构成，包括按照顺序的100nm厚度的SiON(氮氧化硅：包含氮的氧化硅)薄膜、50nm厚度的SiNO(氧化氮化硅：包含氧的氮化硅)薄膜、以及100nm厚度的SiON薄膜，尽管层的材料、厚度和数量并不限于此。例如，代替在底层上的SiON，0.5到3μm厚度的例如硅氧烷的耐热树脂可以由旋涂、窄缝涂层、雾滴放电等形成。可选择地，可以采用氮化硅薄膜(SiN、Si3N4等)。代替在顶层上的SiON薄膜，可以采用氧化硅薄膜。层的各自厚度优选被设置为0.05到3μm，且可以在需要的这个范围中选择。
利用例如SiH4/O2和TEOS(四乙氧基硅烷)/O2的混合气体，氧化硅薄膜可以由热CVD、等离子体CVD、大气压力CVD、偏置ECRCVD等形成。利用SiH4/NH3的混合气体，氮化硅薄膜可以典型地由等离子体CVD形成。利用SiH4/N2O的混合气体，SiON薄膜或SiNO薄膜可以典型地由等离子体CVD形成。
要注意的是，如果主要包括例如a-Si的硅的材料被用于剥离层61和岛形半导体薄膜57，考虑到粘附性，与其接触的保护薄膜55可以由SiOxNy形成。
随后，在保护薄膜55上形成用于构成CPU和薄膜集成电路设备的薄膜晶体管(TFT)。要注意的是，可以形成其它薄膜活性元素，例如有机TFT和薄膜二极管，包括TFT。
为了形成TFT，首先，在保护薄膜55(附图22B)上岛形半导体薄膜57。岛形半导体薄膜57由非晶半导体、晶体半导体或半非晶半导体形成，其主要包括硅、锗化硅等。
在本实施例中，形成70nm厚度的非晶硅薄膜，且其表面处理包含镍的问题。在500到750℃的温度执行热晶化，以便获得晶体硅半导体。接着，由激光晶化提高了其结晶度。要注意的是，由等离子体CVD、溅射、LPCVD等形成薄膜。作为结晶方法，可以采用激光晶化、热晶化或利用催化剂(Fe、Ru、Rh、Pd、Os、Ir、Pt、Cu、Au等)的热晶化，可选择地多次执行这些方法。
可选择地，非晶半导体薄膜可以通过连续波激光器而被晶化。为了在结晶期间获得具有大粒度的晶体，可以使用能够连续波的固体激光器，且优选地应用基波的二到四次谐波(在这种情况中结晶被称为CWLC)。典型地，应用了Nd:YVO4激光器(基波：1064nm)的二次谐波(532nm)或三次谐波(355nm)。当使用连续波激光器时，通过非线性光学元件，从输出为10W的连续波YVO4激光器发射的激光被转换为谐波。还有一种通过输入YVO4晶体或GdVO4晶体和非线性光学元件在谐振器中而用于发射谐波的方法。接着，激光优选地在具有光学系统的照射表面形成矩形或椭圆形，以照射主体。在那种情况中，需要大约0.01到100MW/cm2(优选的是0.1到10MW/cm2)的能量密度。接着，当相对于激光光束以大约10到2000cm/sec的速度移动时，优选地以激光光束照射半导体薄膜。
当使用脉冲激光器时，尽管还可以使用具有10MHz或更大的极高振荡频率的脉冲激光器(结晶在这种情况中被称为MHzLC)，但是通常使用具有几十到几百Hz的频带的脉冲激光器。也就是说，在以脉冲激光器光束照射半导体薄膜之后，花费几十到几百毫微秒来完全固化半导体薄膜。当脉冲激光器光束具有10MHz或更大的振荡频率时，有可能在由前个激光器光束熔融之后，在半导体薄膜被固化之前，照射下一个脉冲激光器光束。因此，与传统的脉冲激光器的情况不同，固相和液相之间的接口可以在半导体薄膜中连续移动，因此沿着扫描的方向可以形成具有连续增长的晶粒的半导体薄膜。特别地，可能形成每一个晶粒在扫描方向上都具有10到30μm宽度且在与扫描方向垂直的方向上具有1到5μm宽度的聚集。通过形成这种在扫描方向上延展的单晶粒，可以形成至少在TFT的沟道方向上具有少量晶界的半导体薄膜。
注意的是，当保护层55是部分由耐热有机树脂的硅氧烷形成时，在前述结晶中可以避免半导体薄膜的热漏泄，以便有效的结晶。
通过前述步骤获得了晶体硅半导体薄膜。其晶体优选的在与源、沟道和漏方向一样的方向上对准。其结晶层的厚度优选的是20到200nm(典型的是40到170nm，更优选的是50到150nm)。随后，在其中插入氧化薄膜的半导体薄膜上形成了用于吸除金属催化剂的非晶硅薄膜，且在用于吸除的500到750℃的温度执行热处理。此外，为了控制阈值为TFT元素，在从1013/cm2到小于1014/m2的剂量，在晶体硅半导体薄膜中注入硼离子。接着，执行具有用作掩膜的抗蚀剂的蚀刻，以形成岛形半导体薄膜57。
可选择地，利用乙硅烷(Si2H6)和氟化锗(GeF4)的源气体，通过LPCVD(低压CVD)直接形成多晶硅半导体薄膜，可以获得晶体半导体薄膜。气体的流动速度是Si2H6/GeF4＝20/0.9，形成薄膜的温度是400到500℃，且He或Ar被用作运载气体，尽管本发明不限于这些条件。
对于TFT，特别是其沟道区优选地加入了1×1019到1×1022cm-3的氢或卤素，且更优选地是1×1019到5×1020cm-3。在SAS的情况中，优选的是加入了1×1019到2×1021cm-3。无论哪种情况，都希望氢或卤素的量大于包含在用于IC芯片的单晶体中的。据此，通过氢或卤素可以终止在TFT部分生成的局部裂纹。
接着，在岛形半导体薄膜57(附图22B)上形成栅绝缘薄膜58。通过例如等离子体CVD和溅射的薄膜形成方法，栅绝缘薄膜58优选地由单层或包含氮化硅、氧化硅、氧化氮化硅或氮氧化硅的堆叠层薄膜形成。在堆叠层的情况中，可以采用三层结构，例如在衬底上氧化硅薄膜、氮化硅薄膜和氧化硅薄膜以这样的顺序被堆叠。
随后，形成了栅电极56(附图22C)。在这个实施例中，通过溅射堆叠了Si和W(钨)，且利用用作掩膜的抗蚀剂62而被蚀刻，以形成栅电极56。无需多言，栅电极56的材料、结构和形成方法并不限于此，且可以被适当选择。例如，可以采用搀杂了N型杂质的Si和NiSi(镍硅化物)的堆叠结构，或者是TaN(氮化钽)和W(钨)的层压结构。可选择地，栅电极56可以由采用任意导电材料的单层形成。
可以使用SiOx等的掩膜来代替抗蚀剂薄膜。在这种情况中，额外需要例如SiOx或SiON(称为硬掩膜)的掩膜的成模步骤，同时与抗蚀剂相比在蚀刻中掩膜少量减少，由此可以形成具有希望宽度的栅电极层。可选择地，通过雾滴放电而不使用抗蚀剂62，可以选择地形成栅电极56。
对于导电材料，可以根据导电薄膜的功能选择各种类型的材料。当同时形成栅电极和天线时，考虑到它们的功能，可以选择其材料。
作为用于蚀刻栅电极的蚀刻气体，这里可以采用CF4、Cl2和O2的混合气体或Cl2气体，尽管本发明不限于此。
随后，形成抗蚀剂63，以便覆盖P沟道TFT 70和72的部分。在用作掩膜的栅电极的低浓度(第一搀杂步骤(稍微搀杂N型杂质元素)，附图22D)，采用N型杂质元素64(典型的是P(磷)或As(砷))到N沟道TFT 69和71的岛形半导体薄膜。第一搀杂步骤在这样的条件下执行，即1×1013到6×1013/cm2的剂量和50到70keV的加速电压，尽管本发明并不限于这些情况。在第一搀杂步骤中，通过栅绝缘薄膜58执行搀杂，以形成几个低浓度杂质区65。注意的是，可以执行第一搀杂步骤到整个表面，而不覆盖具有抗蚀剂的P沟道TFT区。
在通过抛光等移除抗蚀剂63之后，形成其它的抗蚀剂66于覆盖N沟道TFT区。在用作掩膜的栅电极的高浓度(第二搀杂步骤(大量搀杂P型杂质元素)，附图22E)，采用P型杂质元素67(典型的是B(硼))到P沟道TFT70和72的岛形半导体薄膜。第二搀杂步骤在这样的条件下执行，即1×1016到3×1016/cm2的剂量和20到40keV的加速电压。在第二搀杂步骤中，通过栅绝缘薄膜58执行搀杂，以形成几个P型高浓度杂质区68。
在通过抛光等移除抗蚀剂66之后，在衬底的整个表面上形成绝缘薄膜75(附图23A)。在这个实施例中，通过等离子体CVD形成100nm厚度的SiO2薄膜。通过深腐蚀而移除绝缘薄膜75和栅绝缘薄膜58，来以自对准的方式形成侧壁76(附图23B)。作为蚀刻气体，采用CHF3和He的混合气体。注意的是，侧壁的形成步骤不限于此。
侧壁76的形成方法并不限于前述这种。例如，还可以采用附图21A和21B所示的形成方法。附图24A示出了具有两层或多层的堆叠层结构的绝缘薄膜75。例如，绝缘薄膜75具有100nm厚度的SiON(氮氧化硅)薄膜和200nm厚度的LTO(低温氧化物)薄膜的两层结构。在这个实施例中，通过等离子体CVD形成SiON薄膜，且通过低压CVD形成SiO2薄膜而获得LTO薄膜。接着，执行深腐蚀，以形成具有L形和弧形的侧壁76。
附图24B示出了执行蚀刻以便不由深腐蚀移除栅绝缘薄膜58的情况。绝缘薄膜75在这种情况中可以由单层或堆叠层形成。
在最后步骤中，当在高浓度搀杂N型杂质时，侧壁76作为掩膜，以在侧壁76下形成低浓度杂质区或非搀杂偏移区。在任意前述的侧壁形成方法中，可以根据低浓度杂质区的宽度或要形成的偏移区而改变深腐蚀的条件。
随后，形成另一个抗蚀剂77，以便覆盖P沟道TFT区。在用作掩膜的栅电极56和侧壁76的高浓度(第三搀杂步骤(大量搀杂N型杂质元素)，附图23C)，采用N型杂质元素78(典型的是P或As)。第三搀杂步骤在这样的条件下执行，即1×1013到5×1015/cm2的剂量和60到100keV的加速电压。在第三搀杂步骤中，形成几个N型高浓度杂质区79。
在通过抛光等移除抗蚀剂77之后，可以执行杂质区的热激发。例如，形成50nm厚度的SiON薄膜，在氮保护气氛中在550℃的温度执行热处理四小时。可选择地，有可能形成包含氢的SiNx薄膜，以具有100nm的厚度，且在氮保护气氛中在410℃的温度执行热处理四小时。据此，可以改善在晶体半导体薄膜中的缺陷。例如，这种步骤能够终止在晶体硅中的悬空键，且被称为加氢处理步骤等。接着，600nm厚度的SiON薄膜被形成为覆盖绝缘薄膜用于保护TFT。需要注意的是，前述加氢处理步骤可以在这种SiON薄膜的形成之后执行。在那种情况中，可以连续形成其上的SiNx薄膜和SiON薄膜。以这种方式，绝缘薄膜包括从在TFT上的衬底边以SiON、SiNx和SiON的顺序形成的三层，尽管结构和材料并不限于这些。注意的是，由于它还具有保护TFT的功能，优选地形成这种绝缘薄膜。
随后，在TFT上形成了夹层薄膜53(附图23D)。对于夹层薄膜53，可以采用例如聚酰亚胺、丙烯酸、聚酰胺和硅氧烷的耐热有机树脂。根据其材料，通过旋涂、浸渍、溅射应用、雾滴放电(墨喷式印刷、丝网印刷、胶板印刷等)、刮刀、粘辊、幕式淋涂、刮涂法等，可以形成夹层薄膜53。可选择地，可以采用无机材料，例如氧化硅薄膜、氮化硅、氮氧化硅、PSG(磷硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)和]氧化铝。还可以堆叠这些绝缘薄膜以形成夹层薄膜53。
在夹层薄膜53上形成保护薄膜54。作为保护薄膜54，可以采用包含例如DLC(金刚石状碳)和氮化碳(CN)的碳的薄膜、氧化硅薄膜、氮化硅薄膜、氧化氮化硅薄膜等。通过等离子体CVD、大气压等离子体等，可以形成保护薄膜54。可选择地，可以采用光敏或非光敏有机材料，例如聚酰亚胺、丙烯酸、聚酰胺、抗蚀剂和环丁烯苯，或者例如硅氧烷的耐热有机树脂。
为了避免这些薄膜由于在夹层薄膜53或保护薄膜54和稍候形成的配线的导电材料等之间的热膨胀系数的差值产生的压力而分离或裂化，填充物可以被混入夹层薄膜53或保护薄膜54。
在形成抗蚀剂之后，执行蚀刻以形成接触孔，以便形成用于相互连接TFT的配线51和连接到外部天线的连接配线21(附图23D)。作为形成接触孔的蚀刻气体，采用CHF3和He的混合气体，尽管本发明不限于此。配线51和连接配线21可以利用相同的材料同时形成，或者可以分别形成。在这个实施例中，通过溅射和成模，连接到TFT的配线51具有以Ti、TiN、Al-Si、Ti和TiN的顺序形成的五层结构。
通过混合Si到Al层，可以避免在当配线成模时在抗蚀剂烘焙中生成小丘。代替Si，可以混合大约0.5％的Cu。当Al-Si层被Ti和TiN夹住时，可以进一步改善小丘的阻抗。在成模中，优选采用前述的硬掩膜SiON等。这里要注意的是，配线的材料和形成方法并不限于这些，且还可以采用形成栅电极的前述材料。
在这个实施例中，可以整体形成用于构成CPU 73、存储器74等的TFT区和连接到天线的终端部分80。本实施例还可以被应用到整体形成TFT区和天线的情况中。在那种情况中，优选地可以在夹层薄膜53或保护薄膜54上形成天线，接着被其它保护薄膜覆盖。作为天线的导电材料，可以采用Ag、Au、Al、Cu、Zn、Sn、Ni、Cr、Fe、Co、Ti或包含它们的合金，尽管本发明并不限于此。配线和天线可以由相互不同的材料形成。最好配线和天线由具有高延展性和可塑性的金属材料形成，可优选的，其各自厚度被增加，以便抵抗由于变形带来的压力。
对于形成方法，通过以抗蚀剂掩膜来溅射和成模，在整个表面上可以形成薄膜，或者可以利用雾滴放电的喷嘴而有选择地形成。这里的雾滴放电包括胶板印刷、丝网印刷等，还包括墨喷式印刷。配线和天线可以同时形成，或者可以分离形成，以便其中之一可以首先形成，接着另一个再形成。
通过前述步骤，完成了由TFT构成的薄膜集成电路设备。尽管在本实施例中采用了顶部栅极结构，但是还可以采用底部栅极结构(反向交叉结构)。没有形成例如TFT的薄膜活性元素的区域主要包括基底绝缘薄膜材料、夹层绝缘薄膜材料和配线材料。这个区域优选的占有整个薄膜集成电路设备的50％或更多，优选的是70到95％。结果，ID芯片很容易弯曲，由此其完成的产品，例如ID标签，可以很容易被处理。在这种情况中，优选的包括TFT部分的活性元素的岛形半导体区域(绝缘区)占有整个薄膜集成电路设备的1到30％，更优选的是5到15％。
如附图23D所示，在薄膜集成电路设备中的保护薄膜或夹层薄膜的厚度优选地被控制了，以便在TFT的半导体层和较低保护薄膜之间的距离(tunder)与在半导体层和较高夹层薄膜(或如果形成了的保护薄膜)之间的距离(tover)相等或实质上相等。通过以这种方式在薄膜集成电路设备的中间配置半导体层，可以缓和应用到半导体层的压力，由此可以避免裂化的生成。
[实施例8]
本发明的半导体设备可以被应用到无线芯片、IC卡、IC标签、ID芯片、应答器、支票、证券、护照、电子装置、书包和服装。在这个实施例中，参考附图18A到18H描述了IC卡、ID标签和ID芯片等。
附图18A示出了通过利用结合在IC卡中的可再写存储电路，可以被用于个人标识符，还可以用于允许无现金付款的信用卡或电子化付款的IC卡。利用本发明的电子部分2001被结合在了IC卡2000中。
附图18B示出了由于其可以是较小尺寸的，可以被用于个人标识符，还可以用于特定区域的入口管理的ID标签。利用本发明的电子部分2011被结合在了ID标签2010中。
附图18C示出了在例如超级市场的零售店中用于商品管理的附着在ID芯片2022的产品2020。本发明被应用到在ID芯片2022中的电路中。通过以这种方式使用ID芯片，可以简化库存管理，且可以避免从商店中偷商品。在附图中，尽管使用了也可以作为附着剂的保护薄膜2021以避免落下ID芯片2022，但是ID芯片2022可以利用附着剂而直接被附着到产品2020。此外，通过利用在实施例4中描述的弹性衬底，可以优选地形成ID芯片2022，以便被简单地附着到产品2020。
附图18D示出了在制造中被结合在产品中的用于识别的ID芯片。在附图中，ID芯片2031被结合在显示器的外壳2030中作为一个例子。本发明被应用到在ID芯片2031中的电路。这种结构促进了制造识别、产品的分布管理等。尽管在附图中作为例子示出了显示器的外壳，但是本发明并不限于此，且可以应用到各种电子装置和产品。
附图18E示出了用于运输物品的货运标签。在附图中，ID芯片2041被结合在货运标签2040中。本发明被应用到在ID芯片2041中的电路。这种结构简化了运输目的地的选择、产品的分布管理等。在附图中尽管形成了货运标签，以便被系成用于拉紧物品的绳子，但是本发明并不限于此。可选择地，货运标签可以直接用密封件等来附着在物体上。
附图18F示出了被结合在书2050中的ID芯片2052。本发明被应用到在ID芯片2052中的电路。这种结构简化了在书店中的分布管理、在图书馆中的租借处理等。在附图中，尽管使用了也用作附着剂的保护薄膜2051来避免落下ID芯片2052，但是ID芯片2052可以利用附着剂而直接被附着到框2050，或被结合在框2050的盖子中。
附图18G示出了结合在帐单2060中的ID芯片2061。本发明被应用到在ID芯片2061中的电路。这种结构简单地避免了伪币的分布。考虑到帐单的性质，优选的是ID芯片2061被结合在帐单2060中以便不脱离。本发明可以被应用到其它的纸产品，例如证券和护照，以及帐单。
附图18H示出了结合在鞋2070中的ID芯片2072。本发明被应用到在ID芯片2072中的电路。这种结构简化了制造识别、产品的分布管理等。在附图中，尽管使用了也用作附着剂的保护薄膜2071以避免落下ID芯片2071，但是ID芯片2072可以利用附着剂而直接被附着到鞋2070，或结合在鞋2070中。本发明可以被应用到其它物件，例如书包和服装，以及鞋子。
此后描述的是被结合在各种物体中的ID芯片以保护其安全性的情况。为了安全性保护，考虑到了反盗窃安全和反伪造安全。
例如，ID芯片被结合在用于反盗窃安全的书包中。如附图25所示，ID芯片2502被结合在书包2501中，例如，ID芯片2502可以被结合在书包2501一侧的底部。为了最薄和最小，ID芯片2502可以被结合在书包2501中，同时保持漂亮的设计。另外，ID芯片2502发出光束，因此无论ID芯片2502是否被结合，小偷都不能轻易地发现。因此，不用担心被小偷移去ID芯片2502。
如果结合ID芯片的书包被偷了，书包的当前位置的数据可以通过使用而被获取，例如GPS(全球定位系统)。注意的是，GPS是一种利用在由GPS卫星传送信号的时间和其被接收的时间之间的时差而确定位置的系统。
除了被偷的产品，丢失的东西或之后被遗弃的东西的当前位置也可以由GPS确定。
除了书包，ID芯片可以被结合在例如汽车和自行车的车辆、手表和零件中。
现在描述的是ID芯片被结合在护照、司机的驾照等中，以用于反伪造安全。
附图26A示出了结合ID芯片的护照2601。在附图26A中，尽管ID芯片2602被结合在护照2601的表面，但是也可以被结合在其它页。由于ID芯片2602发光，其还可以被装在封面的表面。此外，ID芯片2602可以被夹在封面等的材料中，以便结合在封面中。
附图26B示出了结合ID芯片的司机驾照2603。在附图26B中，ID芯片2604被结合在司机驾照2603中。由于ID芯片2604发光，它可以被装在司机驾照2603的印刷表面。例如，ID芯片2604可以被装在司机驾照2603的印刷表面，且覆盖了层制薄膜。可选择地，ID芯片2604可以被夹在司机驾照2603的材料中，并结合其中。
当ID芯片被结合在上述物体中时，可以避免对其的伪造。前述书包的伪造可以通过结合ID芯片而避免。另外，由于使用了最薄和最小的ID芯片，可以保持护照、司机驾照等的设计。此外，发光的ID芯片可以被装在产品的表面。
ID芯片还可以简化护照、司机驾照等的管理。此外，数据可以被存储在ID芯片中，而不直接写到护照、司机驾照等，以产生保密性保护。
附图27中示出了用于安全控制的在例如杂货的产品中提供的ID芯片。
附图27示出了具有ID芯片2703的显示标签2702，其被附着到肉类的包装2701上。ID芯片2703可以被装在表面上或结合在显示标签2702中。ID芯片还可以被装在用于包裹例如蔬菜的新鲜食品的玻璃纸上。
ID芯片2703可以存储在产品上的基本数据，例如产品区域、生产者、处理数据和使用数据，以及附加数据，例如产品的服务建议。不需要再写的基本数据可以被存储在例如MROM的非可再写存储器中。同时，附加数据可以被存储在例如EEPROM的可再写和可擦除存储器中。
为了对食物的安全控制，获取还没有处理的植物和动物的数据是很重要的。为此，ID芯片可以被注入到植物和动物中，且可以通过读取器设备获得其数据。在植物和动物的数据包括繁殖区域、饲料、饲养者、是否传染等。
当产品价格被存储在ID芯片中时，与使用传统条形码的情况相比，可以在更短的时间内更简单地进行产品付款。也就是，每个都结合了ID芯片的多个产品可以同时付款。在读取多个ID芯片的情况中，要求读取器具有反冲突功能。
此外，根据ID芯片的通讯距离，即使当在产品和现金出纳机之间存在距离时，也可以在现金出纳机执行产品的付款，且可以避免从商店中偷商品。
ID芯片可以与其它信息介质结合使用，例如条形码或磁带。例如，不需要再写的基本数据可以存储在ID芯片中，反之需要再写的数据，例如折扣价和议价信息可以被存储在条形码中。条形码的数据可以简单地被修改，而不像ID芯片的一样。
如前所述，提供ID芯片来增加提供给用户的信息量，因此他们可以自由地购买产品。
下面描述的是在例如啤酒瓶中的产品中提供ID芯片以用于分布管理的情况。如附图28A所示，ID芯片2802被提供于啤酒瓶使用，例如标签2801。
ID芯片2802存储基本数据，例如制造数据、制造区域和成分。这种基本数据不需要被重写，因此可以存储在例如MROM的非可再写存储器中。ID芯片还存储了独立的数据，例如啤酒瓶的交付地址和交付数据。例如，如附图28B所示，当在传送带2806上移动的每个啤酒瓶2803经过写设备2805时，每个交付地址和交付数据可以被存储在结合标签2804的ID芯片2807中。这种独立的数据可以存储在例如EEPROM的可再写和可擦除存储器中。
优选地配置了一种系统，使得当购买的产品的数据通过网络从交付目的地传送到分布管理中心时，可以通过写设备、控制写设备的个人计算机等来计算交付地址和数据，并接着被存储在ID芯片中。
由于每种情况都传送了瓶子，因此每种情况或每几种情况中都提供了ID芯片以存储独立的数据。
当ID芯片提供于这些可以存储多个交付地址的饮料时，可以减少手工数据输入所需要的时间，使得可以减少输入错误。另外，可以较少在分布管理中花费最多的劳动力成本。因此，提供ID芯片允许低成本低误差的执行分布管理。
可以在交付目的地中存储与啤酒相关的食物和利用啤酒的食谱的附加数据。结果，可以改善食品等，且可以增强客户的购买意愿。这种附加数据可以被存储在例如EEPROM的可再写和可擦除存储器中。以这种方式，提供ID芯片增加了提供给用户的信息量，因此他们可以自由地购买产品。
描述了用于制造管理的具有ID芯片的产品，以及根据ID芯片的数据控制的制造装置(制造自动机)。
在最近几年，经常制造原产品，且它们可以根据自身的原始数据而在生产线上制造。例如，在可以提供门的自由颜色选择的汽车的生产线中，在每个汽车的部分提供一种ID芯片，且根据ID芯片的数据控制上色装置。因此，可以制造原始汽车。
当提供ID芯片时，不需要提前控制输入到生产线中的汽车的顺序和颜色。因此，不必设置汽车的顺序和数量，以及根据汽车的顺序和数量控制上色装置的程序。也就是，制造装置可以根据在每个汽车中提供的ID芯片的数据进行独立地操作。
如上所述，ID芯片可以应用到各种领域。根据存储在ID芯片中的数据，可以获得独立制造数据，且可以根据独立数据控制制造装置。
此后描述的是包括本发明的ID芯片的IC卡，其被用作电子付款。附图29示出了被用作进行付款的IC卡2901。IC卡2901包括本发明的ID芯片2902。现金出纳机2903和读/写器2904也需要使用IC卡2901。ID芯片2902存储了在IC卡2901上的钱的总数的数据，且总数的数据可以通过读/写器2904而被无线读取，且被传送到现金出纳机2903。现金出纳机2903识别要付款的数量小于IC卡2901上的总数，接着进行付款。随后，在付款后的钱的结余量的数据被传送到读/写器2904，并通过读/写器2904而被写入到IC卡2901的ID芯片2902。
读/写器2904可以具有用于输入密码等的键2905，由此可以避免IC卡2901不经通知就被第三方使用。
在本实施例中所示的应用只是一个例子，且本发明并不限于此。
如上所述，本发明的应用范围是很广的，本发明的ID芯片可以被应用于所有产品的识别。本实施例可以结合实施例模式和实施例1到8而执行。
本申请是根据2004年3月11日在日本专利局提交的日本专利申请序列号2004-068450的，在此结合其内容以供参考。
参考标记说明
21…连接配线，51…配线，53…夹层薄膜，54…保护薄膜，55…保护薄膜，56…栅电极，57…岛形半导体薄膜，58…栅绝缘薄膜，60…衬底，61…剥离层，62…抗蚀剂，63…抗蚀剂，64…注入元素，65…低浓度注入区，66…抗蚀剂，67…注入元素，68…高浓度注入区，69…N沟道TFT，70…P沟道TFT，71…N沟道TFT，72…P沟道TFT，73…CPU，74…存储器，75…绝缘薄膜，76…侧壁，77…抗蚀剂，78…注入元素，79…高浓度注入区，80…终端部分，100…半导体设备，101…天线电路，102…整流电路，103…稳定电源电路，104…调制电路，105…放大器，106…逻辑电路，107…解调电路，108…放大器，109…逻辑电路，110…FeRAM控制电路，111…FeRAM电路，200…半导体设备，201…天线电路，202…整流电路，203…稳定电源电路，204…调制电路，205…放大器，206…逻辑电路，207…解调电路，208…放大器，209…逻辑电路，210…存储控制电路，211…存储电路，301…天线线圈，302…调谐电容器，303和304…二极管，305…平滑电容器，401…ID芯片，402…天线电路，403…询问器，404…书包，500…存储单元，501…位线解码器，502…字线解码器，503…板线解码器，504…预充电电路，505到512…N沟道存储晶体管(晶体管)，513到520…铁电体电容器，521到524…位线，525和526…字线，527和528…板线，529和530…读出放大器，531和532…读出放大器选择开关，533到536…预充电开关，537到540…位线选择开关，541和542…输入终端，543…输出终端，700…存储单元，701…位线解码器，702…字线解码器，703…板线解码器，704…预充电电路，705到708…N沟道存储晶体管(晶体管)，709到712…铁电体电容器，713和714…位线，715和716…字线，717和718…板线，719和720…读出放大器，721和722…读出放大器选择开关，723和724…预充电开关，725和726…位线选择开关，727…输入终端，728…输出终端，901…解码电路，902…延迟电路，903…开关，904…1位FeRAM电路，1000…衬底，1001…天线，1002…电路，1003…衬底，1004…天线，1005…电路，1006…衬底，1007…天线，1008…电路，1009…衬底，1010…天线，1011…电路，1012…衬底，1013…天线，1014…电路，1100…衬底(顶部衬底)，1101…天线(天线配线)，1301…解码电路，1302…延迟电路，1303…开关，1304…易失性存储电路，2000…IC卡，2001…电路部分，2010…ID标签，2011…电路部分，2020…产品，2021…保护薄膜，2022…ID芯片，2030…外壳，2031…ID芯片，2040…货运标签，2041…ID芯片，2050…书，2051…保护薄膜，2052…ID芯片，2060…帐单，2061…ID芯片，2070…鞋，2071…保护薄膜，2072…ID芯片，2201…抗蚀剂，2202…晶体管，2203…晶体管，2204…供电电阻器，2205到2209…晶体管，2210…电阻器，2301…弹性保护层(保护层)，2302…ID芯片，2303…弹性保护层(保护层)，2304…天线，2501…书包，2502…ID芯片，2601…护照，2602…ID芯片，2603…司机驾照，2604…ID芯片，2701…包裹，2702…显示标签，2703…ID芯片，2801…标签，2802…ID芯片，2803…啤酒瓶，2804…标签，2805…写设备，2806…传送带，2807…ID芯片，2901…IC卡，2902…ID芯片，2903…寄存器，2904…读/写器，2905…键，4000…衬底，4001和4002…基薄膜，4003到4005…岛形半导体层，4006…栅绝缘薄膜，4100到4102…栅电极，4103到4108…低浓度P型注入区，4109到4100…高浓度N型注入区，4111到4114…高浓度N型注入区，4115…夹层绝缘薄膜，4201…底部电极层，4202…铁电体层，4203…顶部电极层，4300到4306…配线，4307…夹层绝缘薄膜，4308…保护薄膜

Claims (23)

1.一种半导体设备，包括：
调制电路；
解调电路；
连接到解调电路的逻辑电路；
电连接到调制电路和解调电路的天线电路；
用于存储逻辑电路的输出信号的第一存储电路；以及
控制电路，它指示所述第一存储电路来写入数据，
其中，所述逻辑电路包括第二存储电路、信号从所述解调电路输入其中的解码电路、信号从所述解码电路输入其中的延迟电路以及根据所述第二存储电路中存储的信号来控制从所述延迟电路到所述第一存储电路的输入的开关；
其中所述第一存储电路包括铁电体电容器；以及
其中，所述第一存储电路的数据写入受所述逻辑电路限制，以使数据仅仅被写入所述第一存储电路一次。
2.一种半导体设备，包括：
调制电路；
解调电路；
连接到解调电路的逻辑电路；
电连接到调制电路和解调电路的天线电路；
用于存储逻辑电路的输出信号的第一存储电路；以及
控制所述第一存储电路的数据写入的装置，
其中，所述逻辑电路包括第二存储电路、信号从所述解调电路输入其中的解码电路、信号从所述解码电路输入其中的延迟电路以及根据所述第二存储电路中存储的信号来控制从所述延迟电路到所述第一存储电路的输入的开关；
其中所述第一存储电路包括铁电体电容器；以及
其中，所述第一存储电路的数据写入受所述逻辑电路限制以使数据仅仅被写入所述第一存储电路一次。
3.根据权利要求1或2的半导体设备，
其中形成所述第一存储电路的存储单元包括两个晶体管和两个铁电体电容器。
4.根据权利要求1或2的半导体设备，
其中形成所述第一存储电路的存储单元包括一个晶体管和一个铁电体电容器。
5.根据权利要求1或2的半导体设备，
其中调制电路、解调电路、逻辑电路和第一存储电路中的至少一个是由薄膜晶体管构成的。
6.根据权利要求1或2的半导体设备，
其中在相同的绝缘衬底上提供天线电路、调制电路、解调电路、逻辑电路和第一存储电路。
7.根据权利要求1或2的半导体设备，
其中在相同的绝缘衬底上整体形成调制电路、解调电路、逻辑电路和第一存储电路，以及
其中在另一个绝缘衬底上提供天线电路。
8.根据权利要求1或2的半导体设备，
其中绝缘衬底是玻璃衬底。
9.根据权利要求1或2的半导体设备，
其中绝缘衬底是塑料衬底。
10.根据权利要求1或2的半导体设备，
其中绝缘衬底是薄膜形式的绝缘体。
11.根据权利要求1或2的半导体设备，
其中在调制电路、解调电路、逻辑电路和第一存储电路中的至少一个电路上提供天线电路。
12.根据权利要求1或2的半导体设备，
其中输入到天线电路的信号是无线信号。
13.一种具有根据权利要求1或2的半导体设备的产品，
其中该产品是从由无线芯片、IC卡、IC标签、应答器、帐单、证券、护照、书包和服装构成的组中选择的。
14.一种具有根据权利要求1或2的半导体设备的产品，
其中该产品是电子装置。
15.一种半导体设备，包括：
包含在绝缘衬底上的铁电体电容器的第一存储电路；
在绝缘衬底上的控制电路，它指示所述第一存储电路来写入数据，以及
逻辑电路，包括第二存储电路、信号从所述解调电路输入其中的解码电路、信号从所述解码电路输入其中的延迟电路以及根据所述第二存储电路中存储的信号来控制从所述延迟电路到所述第一存储电路的输入的开关，
其中，所述第一存储电路的数据写入被限制成使得数据仅仅被写入所述第一存储电路一次。
16.一种半导体设备，包括：
包含在绝缘衬底上的铁电体电容器的第一存储电路；
在绝缘衬底上的用于控制所述第一存储电路的数据写入的装置，以及
逻辑电路，包括第二存储电路、信号从所述解调电路输入其中的解码电路、信号从所述解码电路输入其中的延迟电路以及根据所述第二存储电路中存储的信号来控制从所述延迟电路到所述第一存储电路的输入的开关，
其中，所述第一存储电路的数据写入被限制成使得数据仅仅被写入所述第一存储电路一次。
17.根据权利要求15或16的半导体设备，
其中形成所述第一存储电路的存储单元包括两个晶体管和两个铁电体电容器。
18.根据权利要求15或16的半导体设备，
其中形成所述第一存储电路的存储单元包括一个晶体管和一个铁电体电容器。
19.根据权利要求15或16的半导体设备，
其中所述第一存储电路由薄膜晶体管构成。
20.根据权利要求15或16的半导体设备，
其中绝缘衬底是玻璃衬底。
21.根据权利要求15或16的半导体设备，
其中绝缘衬底是塑料衬底。
22.根据权利要求15或16的半导体设备，
其中绝缘衬底是薄膜形式的绝缘体。
23.一种具有根据权利要求15或16的半导体设备的产品，
其中该产品是电子装置。
CN2005800076086A 2004-03-11 2005-03-09 半导体设备、无线芯片、ic卡、ic标签、应答器、帐单、证券、护照、电子设备、书包和服装 Expired - Fee Related CN1930580B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP068450/2004 2004-03-11
JP2004068450 2004-03-11
PCT/JP2005/004584 WO2005088532A1 (en) 2004-03-11 2005-03-09 Semiconductor device, wireless chip, ic card, ic tag, transponder, bill, securities, passport, electronic apparatus, bag, and garment

Publications (2)

Publication Number Publication Date
CN1930580A CN1930580A (zh) 2007-03-14
CN1930580B true CN1930580B (zh) 2011-01-26

Family

ID=34975788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800076086A Expired - Fee Related CN1930580B (zh) 2004-03-11 2005-03-09 半导体设备、无线芯片、ic卡、ic标签、应答器、帐单、证券、护照、电子设备、书包和服装

Country Status (5)

Country Link
US (1) US7675795B2 (zh)
JP (1) JP4652087B2 (zh)
KR (1) KR101098406B1 (zh)
CN (1) CN1930580B (zh)
WO (1) WO2005088532A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7699232B2 (en) * 2004-02-06 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7663473B2 (en) * 2004-02-12 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, IC card, IC tag, RFID, transponder, bills, securities, passport, electronic apparatus, bag, and clothes
US20060255159A1 (en) * 2005-05-11 2006-11-16 Fec Co., Ltd.., And The Government Of Malaysia Power supply circuit in IC chip for non-contact IC card
US7675796B2 (en) 2005-12-27 2010-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100764438B1 (ko) * 2006-07-18 2007-10-05 주식회사 하이닉스반도체 Ｒｆｉｄ 장치
US8463332B2 (en) * 2006-08-31 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Wireless communication device
KR100909801B1 (ko) * 2007-07-10 2009-07-29 주식회사 하이닉스반도체 Ｒｆｉｄ 태그 및 그의 동작 방법
KR100881823B1 (ko) * 2007-08-31 2009-02-03 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ 장치
US20090088618A1 (en) 2007-10-01 2009-04-02 Arneson Michael R System and Method for Manufacturing a Swallowable Sensor Device
JP5106031B2 (ja) * 2007-10-12 2012-12-26 パナソニック株式会社 半導体記憶装置及びその製造方法並びに半導体スイッチング装置
JP2009163843A (ja) * 2008-01-09 2009-07-23 Panasonic Corp 半導体記憶装置及びその製造方法
KR100983700B1 (ko) * 2008-04-18 2010-09-24 주식회사 하이닉스반도체 Ｒｆｉｄ 장치
CN102160178B (zh) * 2008-09-19 2013-06-19 株式会社半导体能源研究所 半导体器件
WO2010038601A1 (en) * 2008-09-30 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US7933138B2 (en) * 2009-01-30 2011-04-26 Texas Instruments Incorporated F-RAM device with current mirror sense amp
US9024761B2 (en) * 2009-03-17 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for persistent ID flag for RFID applications
JP2010231828A (ja) * 2009-03-26 2010-10-14 Elpida Memory Inc 半導体記憶装置
JP5524767B2 (ja) * 2009-09-02 2014-06-18 株式会社半導体エネルギー研究所 半導体装置及びその駆動方法
CN102751244B (zh) * 2011-04-20 2014-03-12 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法、射频识别芯片及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5525991A (en) * 1992-06-25 1996-06-11 Nippondenso Co., Ltd. Mobile object identification system

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3607032B2 (ja) * 1996-06-03 2005-01-05 東芝マイクロエレクトロニクス株式会社 不揮発性強誘電体メモリ及びその駆動方法
JPH1173481A (ja) 1997-08-28 1999-03-16 Hitachi Ltd 非接触型ｉｃカード
JPH11120797A (ja) * 1997-10-15 1999-04-30 Toshiba Microelectronics Corp 強誘電体メモリ及びそのスクリーニング方法
JPH11297963A (ja) * 1998-04-10 1999-10-29 Toshiba Corp 電荷蓄積容量素子及びその製造方法、半導体記憶装置及びこれを用いたｉｄカード
JP2000035991A (ja) * 1998-05-11 2000-02-02 Sony Corp 履歴情報記録装置及びこれを備えた製品
JP2000020665A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 半導体装置
JP4231148B2 (ja) * 1998-12-04 2009-02-25 大日本印刷株式会社 携帯可能記憶媒体及びその発行方法
JP3614747B2 (ja) * 2000-03-07 2005-01-26 Ｎｅｃエレクトロニクス株式会社 昇圧回路、それを搭載したｉｃカード及びそれを搭載した電子機器
JP2003163331A (ja) 2001-11-28 2003-06-06 Ricoh Co Ltd 不揮発性有機半導体記憶素子及びそれを有する非接触情報管理表示装置
JP3940014B2 (ja) * 2002-03-29 2007-07-04 富士通株式会社 半導体集積回路、無線タグ、および非接触型ｉｃカード
JP2004056089A (ja) * 2002-05-31 2004-02-19 Sharp Corp Ｉｃカード
US7699232B2 (en) * 2004-02-06 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7663473B2 (en) * 2004-02-12 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, IC card, IC tag, RFID, transponder, bills, securities, passport, electronic apparatus, bag, and clothes

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5525991A (en) * 1992-06-25 1996-06-11 Nippondenso Co., Ltd. Mobile object identification system

Also Published As

Publication number Publication date
WO2005088532A1 (en) 2005-09-22
KR20070008607A (ko) 2007-01-17
US20070171693A1 (en) 2007-07-26
CN1930580A (zh) 2007-03-14
JP4652087B2 (ja) 2011-03-16
US7675795B2 (en) 2010-03-09
JP2005293563A (ja) 2005-10-20
KR101098406B1 (ko) 2011-12-23

Similar Documents

Publication Publication Date Title
CN1930580B (zh) 半导体设备、无线芯片、ic卡、ic标签、应答器、帐单、证券、护照、电子设备、书包和服装
CN1655186B (zh) 半导体器件
CN1652151B (zh) 半导体器件
KR101105296B1 (ko) 집적회로, 반도체 장치 및 ｉｄ칩
CN1922727B (zh) 半导体器件及ic卡、ic标签、rfid、转发器、票据、证券、护照、电子装置、包和外衣的制造方法
JP4718850B2 (ja) 半導体装置、ｉｃカード、ｉｃタグ、ｒｆｉｄ、トランスポンダ、紙幣、有価証券、パスポート、電子機器、バッグ及び衣類
CN100485816C (zh) 非易失性存储器及其ic卡、id卡和id标签
CN100573569C (zh) 半导体装置
JP4836466B2 (ja) 半導体装置
JP4836523B2 (ja) 半導体装置、ｉｃカード、ｉｃタグ、ｒｆｉｄ、トランスポンダ、紙幣、有価証券類、パスポート、電子機器、バッグ及び衣類

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110126

Termination date: 20180309

CF01 Termination of patent right due to non-payment of annual fee