CN1924872A - 集成电路版图寄生参数的反标/分析流程 - Google Patents

集成电路版图寄生参数的反标/分析流程 Download PDF

Info

Publication number
CN1924872A
CN1924872A CNA2005100936667A CN200510093666A CN1924872A CN 1924872 A CN1924872 A CN 1924872A CN A2005100936667 A CNA2005100936667 A CN A2005100936667A CN 200510093666 A CN200510093666 A CN 200510093666A CN 1924872 A CN1924872 A CN 1924872A
Authority
CN
China
Prior art keywords
schematic diagram
parameter
domain
reactionary slogan
communist poster
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100936667A
Other languages
English (en)
Other versions
CN100414551C (zh
Inventor
苏毅
戴斌华
郑赟
江红英
张萍
王勇
侯劲松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Empyrean Technology Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CNB2005100936667A priority Critical patent/CN100414551C/zh
Publication of CN1924872A publication Critical patent/CN1924872A/zh
Application granted granted Critical
Publication of CN100414551C publication Critical patent/CN100414551C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明集成电路版图寄生参数的反标/分析流程是根据设计层次中的模块划分情况，将版图上的寄生参数处理后反标到原理图上，提供一种直观的了解版图寄生情况的方法，帮助设计者分析它们对电路的影响，快速定位错误，提高debug效率。

Description

集成电路版图寄生参数的反标/分析流程
技术领域
本发明将版图上的寄生参数处理后反标到原理图上，帮助设计者分析，是针对物理设计的辅助分析工具。
背景技术
寄生参数反标识集成电路设计流程中物理设计完成后检验电路的版图物理实现是否能满足设计要求的重要一环。高效而准确的寄生参数提取反标能够提高设计的效率，缩短设计到市场的时间，降低风险。然而，随着工艺的发展，设计的规模越来越大，版图的规模随之变大，版图中的寄生参数也急剧增加。面对越来越多寄生参数，虽然可以将他们反标到网表中作后模拟，对版图电路的性能有所了解，但对于定位错误来说还是有所不足。
这里将分散的寄生参数用信号集成的方法进行化简(参数集中化)，并将结果标到当前的原理图上。这样，通过察看原理图上的寄生参数的情况，就可以对版图上的网状分布寄生参数有直观的了解，帮助设计者快速找到问题的所在，提高设计效率。同时，还可以将反标的寄生参数重新提取出网表，直接传递给模拟器。
发明内容
本发明的目的在于：提供一种快速的方法，帮助设计者分析版图的寄生参数，并定位它们(反标于原理图中)，来提高设计效率。
本发明的思路是在版图和网表(原理图)之间通过LVS比较建立一个对应联系，然后根据当前设计的层次，在当前层次处理寄生参数的化简，并将化简后的结果反标到原理图上帮助设计者了解版图中寄生参数对当前原理图视图中的各个模块的影响。
流程所依赖的工具包有：LVS、寄生参数提取(PE)、RC网络约简(RCR)、原理图编辑器(SE)。流程包括如下步骤：①原理图当前层次的网表抽取(SE)；②生成版图单元和网表单元对照表(LVS)；③提取相关线网的寄生参数(PE)④将线网的寄生参数网络进行化简(RCR)⑤将化简后的寄生参数反标回原理图(SE)。
步骤①和步骤⑤都是由原理图编辑器(SE)来完成，①中负责完成当前原理图网表的抽取，同时保留当前设计的层次信息；调用后续工具包完成寄生参数的提取、网络化简；以及标回到原理图里。
步骤②通过在版图和原理图抽取的网表之间进行比较确定它们之间的对应关系，为PE提供信息。
步骤③根据SE提供的层次信息、提取要求和对应关系表进行提取，同时，为了可以将提取出来的寄生参数按照SE的要求进行化简，在网表的一些节点进行了合并。
步骤④利用PE中给出的信息，对分散的寄生参数网络按照模块的划分进行化简，给出各个端口的等价参数。
③中根据设计中的模块划分和模块端口的输入/输出性质进行合并，合并的方法是将同线网、属于同一个模块、同样输入输出属性的端合并到一起(将版图的线网向原理图的线网模型进行转换)。由于是针对当前层次进行的反标，所以，只有当前层次上的线网被反标到了原理图上，嵌套调用的模块之间按照当前层次划分的端点分布进行合并(如图3)。
附图说明
图1是工具包之间的关系图
图2是反标流程图
图3是根据模块对线网进行化简的示意图
具体实施方式
图1是反标流程所涉及到的调用功能包之间的关系图，
SE工具包，作为命令的发出者，调用其它工具，完成到版图到原理图的反标。
功能描述：
a)调用LVS得到版图到原理图之间的对应关系。
b)产生带调用层次路径的打散网表文件。
c)产生包含需要提取节点的命令文件*.sn，并传递给PE。
d)接受从RCR的输出，将化简后的参数反标到原理图上。
LVS工具包，为原理图网表和版图网表之间提供对应关系，两张网表都是打散的。
功能描述：
a)找到器件、网表的对应关系。
b)将器件的调用路径信息传递给PE。
PE工具包，根据SE的要求从版图中提取出所需要的寄生参数，生成带寄生的网表，
经处理后将网表创递给RCR进行化简。
功能描述：
e)接受SE输入的*.sn文件。
f)接受LVS输出的*.map文件。
g)解析、提取药反标的节点。
h)对输出文件*.rcr进行处理(给出端口信息)，并传递给RCR。
RCR工具包，接受PE输出的网表文件，对端口之间的RC参数进行约简。
功能描述：
a)对PE输出的网表文件进行约简。
b)将约简后的结果传递给SE。
图3是一个线网化简的示意图。为了分析模块B通过线网net0驱动模块A和C时，线网上的寄生因素的影响，图中的线网net0在模块A中的部分会合并成A`，B`是net0的输入，而A`和C`是线网的输出。

Claims (4)

1.集成电路版图寄生参数的反标/分析流程，它具有以下特征：①利用lvs确定版图和原理图的网表对应关系，保留原理图的层次关系，抽取版图上的寄生参数；②根据原理图的模块层次划分将分散参数通过网络等价变换成容易理解的集中参数；③将处理好的参数以寄生器件的形式反标到原理图上，用以抽取网表进行仿真。
2.根据权利要求1所述的反标流程，其特征在于，①利用lvs确定版图和原理图的网表对应关系，保留原理图的层次关系，抽取版图上的寄生参数。
3.根据权利要求1所述的反标流程，其特征在于，②根据原理图的模块层次划分将分散参数通过网络等价变换成容易理解的集中参数。
4.根据权利要求1所述的反标流程，其特征在于，所述的技术特征③将处理好的参数以寄生器件的形式反标到原理图上，用以抽取网表进行仿真。
CNB2005100936667A 2005-09-01 2005-09-01 一种集成电路版图寄生参数的反标/分析方法 Active CN100414551C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100936667A CN100414551C (zh) 2005-09-01 2005-09-01 一种集成电路版图寄生参数的反标/分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100936667A CN100414551C (zh) 2005-09-01 2005-09-01 一种集成电路版图寄生参数的反标/分析方法

Publications (2)

Publication Number Publication Date
CN1924872A true CN1924872A (zh) 2007-03-07
CN100414551C CN100414551C (zh) 2008-08-27

Family

ID=37817508

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100936667A Active CN100414551C (zh) 2005-09-01 2005-09-01 一种集成电路版图寄生参数的反标/分析方法

Country Status (1)

Country Link
CN (1) CN100414551C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101923595A (zh) * 2010-08-25 2010-12-22 清华大学 模拟集成电路版图寄生器件提取系统及方法
CN103093016A (zh) * 2011-11-04 2013-05-08 上海华虹Nec电子有限公司 简化存储器后仿网表来实现大容量存储器仿真的方法
CN103123656A (zh) * 2011-11-21 2013-05-29 上海华虹Nec电子有限公司 对简化电路网表进行负载反标的方法
CN103324768A (zh) * 2012-03-21 2013-09-25 苏州芯禾电子科技有限公司 一种电路原理图的快速标注方法
CN106875979A (zh) * 2015-12-11 2017-06-20 展讯通信（上海）有限公司 一种测量存储器ip核管脚电容的方法及装置
CN112765916A (zh) * 2021-01-22 2021-05-07 上海华虹宏力半导体制造有限公司 集成电路后仿真参数网表的生成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001125934A (ja) * 1999-10-25 2001-05-11 Matsushita Electric Ind Co Ltd レイアウトパターン検証方法およびバックアノテーションシステム
JP3735560B2 (ja) * 2001-11-09 2006-01-18 株式会社東芝 半導体集積回路の評価方法
CN1510737A (zh) * 2002-12-24 2004-07-07 北京艾克赛利微电子技术有限公司 模拟和射频集成电路的物理设计方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101923595A (zh) * 2010-08-25 2010-12-22 清华大学 模拟集成电路版图寄生器件提取系统及方法
CN101923595B (zh) * 2010-08-25 2012-10-24 清华大学 模拟集成电路版图寄生器件提取系统及方法
CN103093016A (zh) * 2011-11-04 2013-05-08 上海华虹Nec电子有限公司 简化存储器后仿网表来实现大容量存储器仿真的方法
CN103093016B (zh) * 2011-11-04 2016-06-08 上海华虹宏力半导体制造有限公司 简化存储器后仿网表来实现大容量存储器仿真的方法
CN103123656A (zh) * 2011-11-21 2013-05-29 上海华虹Nec电子有限公司 对简化电路网表进行负载反标的方法
CN103123656B (zh) * 2011-11-21 2015-10-14 上海华虹宏力半导体制造有限公司 对简化电路网表进行负载反标的方法
CN103324768A (zh) * 2012-03-21 2013-09-25 苏州芯禾电子科技有限公司 一种电路原理图的快速标注方法
CN106875979A (zh) * 2015-12-11 2017-06-20 展讯通信（上海）有限公司 一种测量存储器ip核管脚电容的方法及装置
CN106875979B (zh) * 2015-12-11 2020-04-14 展讯通信（上海）有限公司 一种测量存储器ip核管脚电容的方法及装置
CN112765916A (zh) * 2021-01-22 2021-05-07 上海华虹宏力半导体制造有限公司 集成电路后仿真参数网表的生成方法
CN112765916B (zh) * 2021-01-22 2024-02-20 上海华虹宏力半导体制造有限公司 集成电路后仿真参数网表的生成方法

Also Published As

Publication number Publication date
CN100414551C (zh) 2008-08-27

Similar Documents

Publication Publication Date Title
CN1924872A (zh) 集成电路版图寄生参数的反标/分析流程
CN107533577B (zh) 使用电路模板的生成和实例化的集成电路设计
US6311147B1 (en) Integrated circuit power net analysis
US20080148199A1 (en) Electrostatic Discharge Device Verification in an Integrated Circuit
US7159202B2 (en) Methods, apparatus and computer program products for generating selective netlists that include interconnection influences at pre-layout and post-layout design stages
CN101923595B (zh) 模拟集成电路版图寄生器件提取系统及方法
CN106649100A (zh) 一种自动化测试方法及系统
CN103679195B (zh) 基于局部边缘模式的纹理图像分类方法及系统
CN108509725A (zh) 可定制逻辑器件版图和网表的自动生成方法
CN105138769A (zh) 一种用于可编程电路的时序模型生成方法及装置
CN103810316B (zh) 降低寄生失配的方法
CN110134853A (zh) 数据爬取方法及系统
US7546565B2 (en) Method for comparing two designs of electronic circuits
Tarraf et al. Behavioral modeling of transistor-level circuits using automatic abstraction to hybrid automata
Raaijmakers et al. Run-time partial reconfiguration for removal, placement and routing on the Virtex-II Pro
CN110363248A (zh) 基于图像的移动众包测试报告的计算机识别装置及方法
CN109063026A (zh) 一种地理信息数据采集方法及系统
JP2003233637A (ja) 半導体集積回路の電源電圧ドロップ・シミュレーション方法及び装置
CN101963943B (zh) 寻找fpga配置文件与clb块配置资源的映射方法
Jong et al. ICCAD-2012 CAD contest in finding the minimal logic difference for functional ECO and benchmark suite
Clement Computer aided analysis of parasitic substrate coupling in mixed digital-analog cmos integrated circuits
DE102004020869A1 (de) System und Verfahren zum Bestimmen eines Signalnamens auf höchster Ebene in einem hierarchischen VLSI-Entwurf
CN106934141A (zh) 一种基于长边切割计算电阻的加速方法
CN101604342B (zh) 一种在集成电路仿真平台上标注mos管的方法及其装置
US6877140B1 (en) Method and system for generating a schematic representing bus structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING HUADAJIUTIAN SOFTWARE CO., LTD.

Free format text: FORMER OWNER: BEIJING ZHONGDIANHUADA ELEKTRON DESIGN LIMITED LIABILITY COMPANY

Effective date: 20090821

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090821

Address after: Beijing city Chaoyang District Gaojiayuan No. 1

Patentee after: Beijing Jiutian Digital Technology Co., Ltd.

Address before: Beijing city Chaoyang District District No. 1 Gaojiayuan

Patentee before: Beijing CEC Huada Electronic Design Co., Ltd.

C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: 100102 Beijing city two Chaoyang District Lize Road No. 2 A block 2 layer

Patentee after: Beijing Jiutian Digital Technology Co., Ltd.

Address before: 100015 Beijing city Chaoyang District Gaojiayuan No. 1

Patentee before: Beijing Jiutian Digital Technology Co., Ltd.

CP01 Change in the name or title of a patent holder

Address after: 100102 Beijing city two Chaoyang District Lize Road No. 2 A block 2 layer

Patentee after: Beijing Huada Jiutian Technology Co.,Ltd.

Address before: 100102 Beijing city two Chaoyang District Lize Road No. 2 A block 2 layer

Patentee before: HUADA EMPYREAN SOFTWARE Co.,Ltd.

CP01 Change in the name or title of a patent holder