CN1898796A - 划片路径中具有光学控制模块的晶片 - Google Patents

划片路径中具有光学控制模块的晶片 Download PDF

Info

Publication number
CN1898796A
CN1898796A CNA2004800384275A CN200480038427A CN1898796A CN 1898796 A CN1898796 A CN 1898796A CN A2004800384275 A CNA2004800384275 A CN A2004800384275A CN 200480038427 A CN200480038427 A CN 200480038427A CN 1898796 A CN1898796 A CN 1898796A
Authority
CN
China
Prior art keywords
ocm
field
wafer
control module
dicing paths
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800384275A
Other languages
English (en)
Other versions
CN100481438C (zh
Inventor
H·朔伊彻尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1898796A publication Critical patent/CN1898796A/zh
Application granted granted Critical
Publication of CN100481438C publication Critical patent/CN100481438C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

在具有多个曝光场(2)的晶片(1)中，每个曝光场(2)包括多个具有位于其中的IC(4)的栅格场(3)，提供两组(5，7)划片路径(6，8)并为每个曝光场(2)分配两个控制模块场(A1、A2、B1、B2、C1、D1、D2、E1、E2、F1)，每个控制模块场平行于第一方向(X)延伸并包含至少一个光学控制模块(OCM－A1、OCM－A2、OCM－B1、OCM－B2、OCM－C1、OCM－D1、OCM－D2、OCM－E1、OCM－E2、OCM－F1)，其中每个曝光场(2)的第一控制模块场(OCM－A1、OCM－B1、OCM－C1、OCM－E1、OCM－D1、OCM－F1)位于第一边(R1、S1、T1、U1、V1、Z1)和所讨论的曝光场(2)的栅格场(3)的行之间，且第二控制模块场(OCM－A2、OCM－B2、OCM－D2、OCM－E2)位于所讨论的曝光场(2)的两行栅格场(3)之间，这两行与第二边(R2、S1、U2、V2)相邻设置，且其中第一控制模块场(OCM－A1、OCM－B1、OCM－C1、OCM－D1、OCM－E1、OCM－F1)和第二控制模块场(OCM－A2、OCM－B2、OCM－D2、OCM－E2)每个都位于第一划片路径(6)中。

Description

划片路径中具有光学控制模块的晶片
本发明涉及一种晶片，该晶片包括多个曝光场(exposure field)且该晶片在每个曝光场中包括多个交叉的格子状(lattice-like)的划片路径部分以及多个栅格(lattice grid)，其中每个栅格场(lattice field)包含IC，且该晶片包括第一组第一划片路径(dicingpath)和第二组第二划片路径，其中第一组的所有第一划片路径平行于第一方向延伸并具有第一路径宽度，且其中第二组的所有第二划片路径平行于与第一方向相交的第二方向延伸并具有第二路径宽度，且其中第一划片路径包括多个在第一方向上彼此连续设置的第一划片路径部分，且第二划片路径包括多个在第二方向上彼此连续设置的第二划片路径部分，且其中提供和设计第一划片路径和第二划片路径以用于栅格场和其中包含的IC的后续分离，且其中每个曝光场具有平行于第一方向延伸的第一边和平行于第一方向延伸并与第一边相对的第二边，且其中为每个曝光场分配至少两个控制模块场(control modulefield)，每个控制模块场包含至少一个光学控制模块。
例如从专利说明书US 6,114,072A获知根据首段中所述设计的这种晶片，其中参考图21描述的设计值得特别的关注。已知的晶片是这样设计的：每个曝光场的第一控制模块场紧邻所讨论的曝光场的第一边，且每个曝光场的第二控制模块场紧邻所讨论的曝光场的第二边。每个控制模块场位于第一划片路径的一半中。这种设计的结果是，所讨论的两个曝光场的第一控制模块场和第二控制模块场位于两个曝光场的两行栅格场之间，这两行在第二方向上彼此直接相邻设置，所以在第二方向上彼此直接相邻设置的两个曝光场的两行栅格场之间在第二方向上延伸的距离，由控制模块场的宽度值的两倍决定。由于这样的事实：两个这种第一控制模块场位于在第二方向上彼此直接相邻设置的两个曝光场的两行栅格场之间，以及这样的事实：每个控制模块场位于第一划片路径的一半中，并且由此两个相邻控制模块场决定了整个第一划片路径的宽度，而且如果要在测试、划片和组装过程中精确完成晶片制作和IC的制作中所需的步进机步幅，晶片的所有平行的划片路径(包括每个曝光场内的栅格场之间的平行于第一方向延伸的第一划片路径)必须等宽度，因此在每个曝光场的IC之间延伸的第一划片路径也必须具有控制模块场的两倍宽度。因此，所有划片路径总体上需要的晶片表面部分不可忽略，这造成了不希望有的浪费。
本发明的一个目的是消除上述事实并制造改进的晶片。
为实现该目的，根据本发明的晶片中提供根据本发明的特征，从而根据本发明晶片的特征在于以下方式：
晶片，该晶片包括多个曝光场且该晶片在每个曝光场中包括多个交叉的格子状的划片路径部分以及多个栅格，其中每个栅格场包含IC，且该晶片包括第一组第一划片路径和第二组第二划片路径，其中第一组中的所有第一划片路径平行于第一方向延伸并具有第一路径宽度，且其中第二组中的所有第二划片路径平行于与第一方向相交的第二方向延伸并具有第二路径宽度，且其中第一划片路径包括多个在第一方向上彼此连续设置的第一划片路径部分，且第二划片路径包括多个在第二方向上彼此连续设置的第二划片路径部分，且其中提供和设计第一划片路径和第二划片路径以用于栅格场和其中包含的IC的后续分离，且其中每个曝光场具有平行于第一方向延伸的第一边和平行于第一方向延伸并与第一边相对的第二边，且其中为每个曝光场分配至少两个控制模块场，每个控制模块场包含至少一个光学控制模块，且其中每个曝光场的第一控制模块场与所讨论的曝光场的第一边紧邻，并位于第一边和平行于第一方向的栅格场的行之间的第一划片路径部分中并由此位于第一划片路径中，且其中每个曝光场的第二控制模块场在平行于第一方向延伸并彼此相邻设置的两行栅格场之间、与第二边相隔预设距离，因此同样在第一划片路径中。
通过提供根据本发明的特征，可以以简单的方法并且没有任何额外成本地实现：仅一个控制模块场(此为第一控制模块场)位于在第二方向上彼此紧邻设置的两行栅格场之间，该控制模块场位于第一划片路径中，从而在两个曝光场的两行栅格场之间沿第二方向延伸的距离仅由这种控制模块场的宽度决定。因此，在每个曝光场内的相邻栅格场之间提供的划片路径的宽度同样方便地仅由这种控制模块场的宽度决定，即由第一划片路径的单倍宽度决定，所以根据本发明的晶片的表面区域可以比根据现有技术的晶片的表面区域得到更好的利用。在根据现有技术的晶片中，已知在栅格场之间延伸的第一划片路径的宽度和控制模块场的宽度为90μm至120μm，而在根据本发明的晶片中-取决于所用的晶片制造技术和晶片工艺技术-第一划片路径的宽度和控制模块场的宽度分别是或可以减小到80μm和20μm或15μm或10μm之间的值，其中对于80μm和50μm之间的宽度使用特别薄的划片刀片，并且这些很小的宽度经历预处理，所谓的激光划片机用于栅格场或IC的后续分离，其中使用所谓的“红色激光器”或“蓝色激光器”。也可应用专家们已知的称为“隐性划片(stealth dicing)”和“划线&断裂切割(scribe & break dicing)”的技术。进一步可提及的是优选地每个曝光场具有矩形或正方形形状，然而，作为选择，也可以具有菱形或三角形形状。
在根据本发明的晶片中，每个曝光场的第二控制模块场可位于所讨论的曝光场的中心区域。已经发现如果每个曝光场的第二控制模块场与栅格场的行紧邻则是特别有利的，栅格场的该行与所讨论的曝光场的第二边紧邻。这样，确保了第一控制模块场和第二控制模块场之间的最大距离，当使用光学控制模块时，这对于可执行的或已经执行的工艺步骤的高度精确执行是有利的。
最后应当提及的是，已经发现或发现：如果所提供的晶片用来实现具有大约2.0～10.0mm×2.0～10.0mm，即大约4.0～100.0mm2的IC表面积的IC，则使用根据本发明的措施是最有用的。如果曝光场尺寸是大约21.0mm×21.0mm，且如果晶片直径例如是8.0英寸(折合大约32000mm2的IC可使用面积)时在晶片上实现大约320～128 000个IC(芯片)，则是更有利的。然而，根据本发明的措施还可以在直径为4.0、5.0、6.0和12.0英寸的晶片中应用。
参考下文描述的实施例，本发明的这些和其它方面将变得显而易见并将得到解释。
下面参考附图所示的实施例进一步描述本发明，然而本发明不限于该实施例。
在附图中，
图1是根据本发明的实施例的晶片的示意性顶视图。
图2是根据图1的晶片的一部分，与图1相比该部分被明显放大。
图1示出了晶片1。晶片1以已知的方式具有半导体特征。晶片1基于硅。然而，作为选择，晶片1可以基于聚合物以借助于该晶片获得所谓的聚合物IC。
晶片1包括多个曝光场2。在图1中，示出了曝光场2，没有示出它们包含的部件。图2借助虚线仅示出了两个完整的曝光场2。如图2所示，晶片1在每个曝光场2中具有多个交叉的和格子状划片路径部分6A、6B、6C、8A、8B、8C、8D。晶片1还包括划片路径部分6A、6B、6C、8A、8B、8C、8D之间的多个栅格场3，其中每个栅格场3包含一个IC 4。每个IC 4包括多个IC部件，其早已众所周知。图1和图2中没有示出这些IC部件。每个IC 4的小面积不包含任何IC部件。
晶片1包括第一组5的第一划片路径6和第二组7的第二划片路径8。第一组5的所有第一划片路径6平行于图1中的点划线表示的第一方向X延伸。第二组7的所有第二划片路径8平行于第二方向Y延伸，该第二方向Y与第一方向X相交并同样在图1中以点划线表示。在晶片1中，第一方向X和第二方向Y以直角相交。然而，不必绝对如此，这两个方向X和Y可以以不同于90°的角度相交，例如以85°、80°、75°或70°的角度相交。所有第一划片路径6具有第一路径宽度W1。所有第二划片路径8具有第二路径宽度W2。在晶片1中，这两个路径宽度W1、W2不同，第一路径宽度W1小于第二路径宽度W2。然而，不必绝对如此，这两个路径宽度W1和W2可以相等，这通常是优选的。还可以选择第一路径宽度W1大于第二路径宽度W2。第一划片路径6包括在第一方向X上连续设置的多个第一划片路径部分6A、6B、6C，而第二划片路径8包括在第二方向Y上连续设置的多个第二划片路径部分8A、8B、8C、8D。提供和设计第一划片路径6和第二划片路径8以用于栅格场3以及由此其中包含的IC的后续分离。
对于划片路径，这里应当提及的是在第一划片路径和第二划片路径以不同于90°的角度相交的晶片中，可以提供第三组第三划片路径，使得晶片具有三角形栅格场和三角形IC。在这种情况下，可以选择设计使得这三组划片路径以60°的角度相交，给栅格场和IC提供等边三角形的平面形状。然而，这不是必需的，因为其它角度关系并且由此其它三角形形状也是可行的。第一、第二和第三划片路径可以具有相同或不同的路径宽度。
每个曝光场2具有平行于第一方向X延伸的第一边R1、S1、T1、U1、V1、Zl和平行于第二方向Y延伸并与第一边R1、S1、T1、U1、V1、Z1相对的第二边R2、S2、U2、V2。被观察的曝光场2的第一边和沿第二方向与被观察的曝光场2紧邻设置的曝光场2的第二边实际上重合。图2中的下边，即第二边以及图2中的每个曝光场的右手边与栅格场3的下边和右手边重合，所述栅格场3与曝光场2的下边和右手边邻接，但为了高度清楚起见，在图2中分别使用虚线和点划线示出这些重合的边。
晶片1包括控制模块场，每个控制模块场包含光学控制模块。这样在晶片上提供光学控制模块已经知道一段时间了。这些光学控制模块包含正方形或矩形的干涉场(interference field)，取决于尺寸，这些干涉场要么可被肉眼要么可被计算机辅助检测设备检测，并用于掩模调整和层厚测试。下面参考图2详细描述根据图1的晶片1中的控制模块场和包含在其中的光学控制模块的设计。
在根据图1和图2的晶片1中，为每个曝光场2分配两个控制模块场A1、A2、B1、B2、C1、D1、D2、E1、E2、F1。控制模块场A1、A2、B1、B2、C1、D1、D2、E1、E2、F1中的每一个平行于第一方向X延伸，因此平行于第一划片路径6。控制模块场A1、A2、B1、B2、C1、D1、D2、E1、E2、F1中每一个包括光学控制模块。这种类型的光学控制模块具有已知的三维结构，因为在每个工艺步骤中实现控制模块部件，结果是至少在最后的工艺步骤中实现的光学控制模块的控制模块部件从晶片1的外部可见或可以通过基于计算机的检测设备检测，而在最后的工艺步骤之前已经执行的工艺步骤中已经实现的控制模块的任何控制模块部件不能从晶片的外部看见或检测。在图2中，控制模块场A1、A2、B1、B2、C1、D1、D2、E1、E2、F1中的控制模块以参考数字OCM-A1、OCM-A2、OCM-B1、OCM-B2、OCM-C1、OCM-D1、OCM-D2、OCM-E1、OCM-E2、OCM-F1标识。图2中仅为光学控制模块OCM-A2注明了控制模块部件的参考数字。位于晶片1内部更深处因此从晶片1的外部更不可见的由虚线表示的控制模块部件由参考数字10、11、12、13、14、15、16、17、18和19表示。位于晶片1中较高处因此从晶片1外部可见的两个控制模块部件以参考数字20和21表示。
如图2所示，每个曝光场2的第一控制模块场A1、B1、C1、D1、E1、F1位于所讨论的曝光场2的边缘区域中并与所讨论的曝光场2的第一边R1、S1、T1、U1、V1、Z1紧邻，且每个曝光场2的第一控制模块场A1、B1、C1、D1、E1、F1位于第一边R1、S1、T1、U1、V1、Z1和平行于第一方向X延伸的栅格场3的行之间。每个第一控制模块场A1、B1、C1、U1、V1、Z1位于第一划片路径部分6A、6B、6C中，因此位于第一划片路径6中。
如图2进一步所示，第二控制模块场A2、B2、D2、E2位于所讨论的曝光场2内。每个第二控制模块场A2、B2、D2、E2在平行于第一方向X延伸且彼此相邻设置的两行栅格场3之间、与所讨论的曝光场2的第二边R2、S2、U2、V2相隔预设距离，在第一划片路径部分6A、6B、6C中，由此同样在第一划片路径6中。晶片1被这样设置：每个曝光场2的第二控制模块场A2、B2、E2与平行于第一方向X延伸的栅格场3的行紧邻，栅格场3的该行与第二边R2、S2、U2、V2邻接，该第二边R2、S2、U2、V2与第一边R1、S1、U1、V1实际上重合。
晶片1提供极大的优势：每个控制模块场A1、A2、B1、B2、C1、D1、D2、E1、E2、F1位于第一划片路径6中，其中为此目的提供的每个划片路径6仅包含一个控制模块场A1、A2、B1、B2、C1、D1、D2、E1、E2、F1，由此仅包含一个控制模块OCM-A1、OCM-A2、OCM-B1、OCM-B2、OCM-C1、OCM-D1、OCM-D2、OCM-E1、OCM-E2、OCM-F1，所以所有的第一划片路径6可以并因此被设计得窄。在根据图1和图2的晶片1中，所有第一划片路径6具有60μm的第一路径宽度W1。因为第一路径宽度W1基本不由光学控制模块的宽度决定，而是由切割或分割晶片以分离IC的切割或分离设备决定，因此第一路径宽度可以选择为70μm或50μm或40μm或甚至更小，例如30μm或20μm或在未来技术中甚至仅为10μm。
对于控制模块OCM-A1、OCM-A2、OCM-B1、OCM-B2、OCM-C1、OCM-D1、OCM-D2、OCM-E1、OCM-E2、OCM-F1，最后应当提及的是，控制模块OCM-A1、OCM-A2、OCM-B1、OCM-B2、OCM-C1、OCM-D1、OCM-D2、OCM-E1、OCM-E2、OCM-F1优选地具有下述尺寸，即在第一方向X上具有10.0μm～60.0μm的尺寸，以及在第二方向Y上具有10.0μm～35.0μm的尺寸。实际的尺寸依赖于使用的技术。
在晶片1中，IC 4的表面积略小于栅格场3的表面积。然而，如果愿意，IC 4的表面积可以等于栅格场3的表面积。
在根据本发明的晶片中，代替总共两个控制模块场，在每一曝光场可以提供三个、四个、五个、六个或更多个控制模块场。
最后能够提及的是晶片1还包括位于平行于第二方向8延伸的第二划片路径8中的所谓的工艺控制模块(PCM)。然而，在专利说明书WO 02/069.389 A2中描述的解决方法可以作为替换提供。

Claims (2)

1.一种晶片(1)，该晶片(1)包括多个曝光场(2)且该晶片(1)在每个曝光场(2)中包括多个交叉的格子状的划片路径部分(6A、6B、6C、8A、8B、8C、8D)和多个栅格场(3)，其中每个栅格场(3)包含IC(4)，且该晶片(1)包括第一组(5)第一划片路径(6)和第二组(7)第二划片路径(8)，其中第一组(5)的所有第一划片路径(6)平行于第一方向(X)延伸并具有第一路径宽度(W1)，且其中第二组(7)的所有第二划片路径(8)平行于与第一方向(X)相交的第二方向(Y)延伸并具有第二路径宽度(W2)，且其中第一划片路径(6)包括多个在第一方向(X)上彼此连续设置的第一划片路径部分(6A、6B、6C)，且第二划片路径(8)包括多个在第二方向(Y)上彼此连续设置的第二划片路径部分(8A、8B、8C、8D)，并且其中提供和设计第一划片路径(6)和第二划片路径(8)以用于栅格场(3)和其中包含的IC(4)的后续分离，且其中每个曝光场(2)具有平行于第一方向(X)延伸的第一边(R1、S1、T1)和平行于第一方向(X)延伸并与第一边(R1、S1、T1)相对的第二边(R2、S2、T1)，且其中为每个曝光场(2)分配至少两个控制模块场(A1、A2、B1、B2、C1、D1、D2、E1、E2、F1)，每个控制模块场包含至少一个光学控制模块(OCM-A1、OCM-A2、OCM-B1、OCM-B2、OCM-C1、OCM-D1、OCM-D2、OCM-E1、OCM-E2、OCM-F1)，且其中每个曝光场(2)的第一控制模块场(OCM-A1、OCM-B1、OCM-C1、OCM-D1、OCM-E1、OCM-F1)与所讨论的曝光场(2)的第一边(R1、S1、T1)紧邻，并位于第一边(R1、S1、T1)和平行于第一方向(X)延伸的栅格场(3)的行之间、在第一划片路径部分(6A、6B、6C)中并由此在第一划片路径(6)中，且其中每个曝光场(2)的第二控制模块场(OCM-A2、OCM-B2、OCM-D2、OCM-E2)在平行于第一方向(X)延伸并彼此相邻设置的两行栅格场(3)之间、与第二边(R2、S2)相隔预设距离，因此同样在第一划片路径(6)中。
2.如权利要求1所述的晶片(1)，其中每个曝光场(2)的第二控制模块场(OCM-A2、OCM-B2、OCM-D2、OCM-E2)与栅格场(3)行紧邻，该栅格场(3)行与所讨论的曝光场(2)的第二边(R2、S2)紧邻。
CNB2004800384275A 2003-12-23 2004-12-09 划片路径中具有光学控制模块的晶片 Expired - Fee Related CN100481438C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03104953.9 2003-12-23
EP03104953 2003-12-23

Publications (2)

Publication Number Publication Date
CN1898796A true CN1898796A (zh) 2007-01-17
CN100481438C CN100481438C (zh) 2009-04-22

Family

ID=34717249

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800384275A Expired - Fee Related CN100481438C (zh) 2003-12-23 2004-12-09 划片路径中具有光学控制模块的晶片

Country Status (6)

Country Link
US (1) US7508051B2 (zh)
EP (1) EP1700340A1 (zh)
JP (1) JP2007516618A (zh)
KR (1) KR20060117974A (zh)
CN (1) CN100481438C (zh)
WO (1) WO2005064678A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108957960A (zh) * 2018-06-06 2018-12-07 中国电子科技集团公司第五十五研究所 一种提升衬底有效芯片数目的曝光方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602008003128D1 (de) 2007-07-12 2010-12-02 Nxp Bv Integrierte schaltungen auf einem wafer und verfahren zur herstellung integrierter schaltungen
JP5466820B2 (ja) * 2007-10-18 2014-04-09 ピーエスフォー ルクスコ エスエイアールエル 半導体基板、及び半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5129974A (en) * 1990-08-23 1992-07-14 Colorcode Unlimited Corporation Microlabelling system and method of making thin labels
JPH10274855A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp レチクルおよびそれによって転写されたパターンならびに補正方法
JP4301584B2 (ja) * 1998-01-14 2009-07-22 株式会社ルネサステクノロジ レチクル、それを用いた露光装置、露光方法および半導体装置の製造方法
US6400173B1 (en) * 1999-11-19 2002-06-04 Hitachi, Ltd. Test system and manufacturing of semiconductor device
US6699627B2 (en) * 2000-12-08 2004-03-02 Adlai Smith Reference wafer and process for manufacturing same
US6503765B1 (en) * 2001-07-31 2003-01-07 Xilinx, Inc. Testing vias and contacts in integrated circuit fabrication
US20030034489A1 (en) * 2001-08-16 2003-02-20 Broadcom Corporation Apparatus and method for a production testline to monitor CMOS SRAMs
JP4170220B2 (ja) * 2001-09-28 2008-10-22 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 集積回路を製造する方法と、この方法によって得られる集積回路と、この方法によって得られる集積回路が設けられているウェハと、この方法によって得られる集積回路を有するシステム
US6974653B2 (en) 2002-04-19 2005-12-13 Nikon Precision Inc. Methods for critical dimension and focus mapping using critical dimension test marks
US6967348B2 (en) * 2002-06-20 2005-11-22 Micron Technology, Inc. Signal sharing circuit with microelectric die isolation features
US7102363B2 (en) * 2003-11-21 2006-09-05 Neocera, Inc. Method and system for non-contact measurement of microwave capacitance of miniature structures of integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108957960A (zh) * 2018-06-06 2018-12-07 中国电子科技集团公司第五十五研究所 一种提升衬底有效芯片数目的曝光方法

Also Published As

Publication number Publication date
US7508051B2 (en) 2009-03-24
US20070111352A1 (en) 2007-05-17
EP1700340A1 (en) 2006-09-13
CN100481438C (zh) 2009-04-22
KR20060117974A (ko) 2006-11-17
WO2005064678A1 (en) 2005-07-14
JP2007516618A (ja) 2007-06-21

Similar Documents

Publication Publication Date Title
Kennedy Small worlds and mega-minds: effects of neighborhood topology on particle swarm performance
US10534493B2 (en) Mutual capacitive touch substrate, mutual capacitive touch panel, and mutual capacitive touch apparatus
JP2008523438A (ja) 低減されたモアレ効果を有するディスプレイ
Xiao et al. CrossRouter: A droplet router for cross-referencing digital microfluidic biochips
US20110004858A1 (en) Method for concurrent migration and decomposition of integrated circuit layout
CN106098577A (zh) 集成电路衬底及其制造方法
US20120199462A1 (en) Projected capacitive touch panel with sensitivity adjusting structure
CN1898796A (zh) 划片路径中具有光学控制模块的晶片
CN100477204C (zh) Ic场中具有光学控制模块的晶片
CN107863377B (zh) 半导体元件及其制造方法
JP4791819B2 (ja) スタンダードセルおよびそれを用いたセルライブラリ
CN107491598B (zh) 大规模微流控生物芯片快速布线方法及设备
US10996464B2 (en) Optical element and display device using the same
CN1898607A (zh) 在曝光场中具有光学控制模块的晶片
CN100347841C (zh) 具有过程控制组件的半导体晶片
KR101483788B1 (ko) 분기된 접지배선을 갖는 터치패널
CN101295711A (zh) 半导体器件及其制造方法
JP2021056128A (ja) 流路デバイスおよび流体中粒子解析システム
RU2362193C2 (ru) Устройство гомогенизации света, а также способ изготовления устройства
NL2015986B1 (en) Solar module.
WO2002059820A9 (en) Method and apparatus for determining fold difference significance
JP2008045359A (ja) フリーアクセスフロア用ボーダー部材
KR20070113391A (ko) 반도체 소자의 테스트 패턴
KR19980046611A (ko) 반도체소자
JPH11319413A (ja) 傾斜沈降流路機構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20070817

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070817

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090422

Termination date: 20201209

CF01 Termination of patent right due to non-payment of annual fee