CN1885436A - 多阶存储单元的编程方法 - Google Patents
多阶存储单元的编程方法 Download PDFInfo
- Publication number
- CN1885436A CN1885436A CN 200510077659 CN200510077659A CN1885436A CN 1885436 A CN1885436 A CN 1885436A CN 200510077659 CN200510077659 CN 200510077659 CN 200510077659 A CN200510077659 A CN 200510077659A CN 1885436 A CN1885436 A CN 1885436A
- Authority
- CN
- China
- Prior art keywords
- programming
- state
- threshold voltage
- memory location
- voltage value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
一种多阶存储单元的编程方法,其先提供存储单元,此存储单元包括有第一存储位置与第二存储位置。然后,对此存储单元进行擦除步骤,以提高第一存储位置与第二存储位置的阈值电压值。接着,进行判断步骤,比较第一存储位置与第二存储位置所欲编程的第一编程状态与第二编程状态,以选择合适的编程的步骤。
Description
技术领域
本发明涉及一种存储器的操作方法,且特别是涉及一种多阶存储单元(Multiple Level Cell,MLC)的编程方法。
背景技术
存储器元件依照断电后是否仍可保存数据,可分为易失性以及非易失性存储器两种。其中,非易失性存储器由于具有可写入、可擦除以及断电后仍可保存数据的优点,因此已成为个人计算机和电子设备所广泛采用的一种存储器元件。
一般来说,非易失性存储器是由多个存储单元构成,而每个存储单元是由底介电层(穿隧层)、电荷存储层、顶介电层(电荷阻挡层)与控制栅极层依次堆栈而成。而且,依照电荷存储层的材质的不同,一个非易失性存储单元可用于存储1或多位的数据。其中,若电荷存储层的材质为导电材料,则一个存储单元可以存储1位的数据。而若电荷存储层的材质为非导电材料,则在电荷存储层的左右两侧可视为具有两个存储位置,而使一个存储单元可以存储2位的数据。
然而,由于计算机的应用软件逐渐庞大,所需的存储器容量也就愈来愈大,因此公知的可用于存储1位或是2位的存储器元件已无法满足现今的需求。而且,由于现今对于元件集成度的需求越来越高,因此如何在不影响元件集成度的前提之下,提高存储器的容量,更是各界努力的目标。
发明内容
有鉴于此,本发明的目的就是提供一种多阶存储单元的编程方法,以在不影响元件集成度的前提之下,使得单一存储单元可以作为多阶存储单元使用。
本发明提出一种多阶存储单元的编程方法,此方法先提供存储单元,此存储单元包括有第一存储位置与第二存储位置,其中各个存储位置可存储n个位,而个别包含有2n个具有不同阈值电压值的状态,而且这些状态的阈值电压值由第1状态、第2状态......至第2n状态逐渐变小。起初,对存储单元进行擦除步骤(erase to high level),以提高第一存储位置与第二存储位置的阈值电压值,而使其大于这些状态的阈值电压值。接着,进行判断步骤,比较第一存储位置与第二存储位置所欲编程的第一编程状态与第二编程状态。当第一编程状态与第二编程状态相同时,则对存储单元进行双侧(Two-Side)编程步骤;当第一编程状态与第二编程状态中之一个为上述的第1状态,而另一个为第1状态以外的其它状态时,则对存储单元进行单侧(One-Side)编程步骤;当第一编程状态与第二编程状态不为上述第1状态,且此两状态所对应的阈值电压值不相等时,则对存储单元进行切换式双侧(Switched Two-Side)编程步骤。
依照本发明的较佳实施例所述的多阶存储单元的编程方法,上述双侧编程步骤包括:(a)对第一存储位置与第二存储位置中之一个进行时间间隔的编程。接着,(b)对另一存储位置进行同样时间间隔的编程。此外,在步骤(b)之后还包括:(c)进行检测步骤,以确认已编程的第一存储位置与第二存储位置的阈值电压值是否等于第一编程状态与第二编程状态所对应的阈值电压值,若此两数值不相等时,则重复至少一次步骤(a)与步骤(b),直到此两数值相等为止。
依照本发明的较佳实施例所述的多阶存储单元的编程方法,上述单侧编程步骤包括:(a)对第一存储位置与第二存储位置中之一个进行编程,其中所编程的存储位置,其所对应的编程状态不为第1状态。此外,在步骤(a)之后还包括:(b)进行检测步骤,以确认已编程的存储位置其阈值电压值是否等于所对应的编程状态的阈值电压值,若此数值不相等时,则重复至少一次步骤(a),直到此数值相等为止。
依照本发明的较佳实施例所述的多阶存储单元的编程方法,上述切换式双侧编程步骤包括:(a)比较第一编程状态与第二编程状态所对应的阈值电压值。接着,(b)选择具有较低阈值电压值的第一编程状态或第二编程状态,其所对应的存储位置进行第一编程,直到第一存储位置与第二存储位置的阈值电压值相距一差异值为止。然后,(c)对另一存储位置进行第二编程。此外,在步骤(b)之后以及在步骤(c)之前还包括:(b1)进行检测步骤,以确认已编程的第一存储位置与第二存储位置其阈值电压值之间的差距是否等于上述的差异值,若此两数值不相等时,则重复至少一次步骤(a),直到此两数值相等为止。另外,在步骤(c)之后还包括:(c1)进行检测步骤,以确认已编程的存储位置其阈值电压值是否等于所对应编程状态的阈值电压值,若此两数值不相等时,则重复至少一次步骤(c),直到此两数值相等为止。
由于本发明的存储单元在编程之前,会先进行欲编程的编程状态的判断,因此可以选择合适的编程步骤来进行数据写入,进而能够有效控制各个状态的阈值电压值的分布,而使单一存储单元可作为多阶存储单元使用。而且,利用合适的编程步骤来进行数据写入,还可以使得存储单元保有较佳的监测窗口,而有利于后续的存储单元读取操作。此外,利用本发明的方法也可以有效控制因第二位效应所造成的不良影响,进而减少在后续读取操作时数据的误判。
为让本发明的上述和其它目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合附图,作详细说明如下。
附图说明
图1为依照本发明的一较佳实施例的一种多阶存储单元的编程流程图。
图2为依照本发明的一较佳实施例的一种氮化硅只读存储器的剖面示意图。
图3为图2的氮化硅只读存储器在进行擦除之后所得的剖面示意图。
图4A为在对图2的氮化硅只读存储器的存储位置214b,进行编程之后所得的剖面示意图。
图4B为在对图2的氮化硅只读存储器的存储位置214b,进行编程之后所得的剖面示意图。
图5A为双侧编程步骤所适用的可编程的状态。
图5B为在进行双侧编程步骤时,阈值电压与编程时间的关系图。
图6A为单侧编程步骤所适用的可编程的状态。
图6B为在进行单侧编程步骤时,阈值电压与编程时间的关系图。
图7A、8A、9A为切换式双侧编程步骤所适用的可编程的状态。
图7B、8B、9B为在进行切换式双侧编程步骤时,阈值电压与编程时间的关系图。
主要元件标记说明
100、102、104、106、108a、108b、108c:步骤标号
200:氮化硅只读存储单元
202:基底
204:穿隧层
206:电荷存储层
208:电荷阻挡层
210:控制栅极层
212a、212b:掺杂区
214a、214b:存储位置
具体实施方式
本发明所提出的多阶存储单元的编程方法,适于电荷存储层为非导电性材料的非易失性存储单元,其例如是氮化硅只读存储单元。此外,本发明的编程的方法是一种空穴写入以及电子擦除的编程的方法。更进一步说,本发明的编程的方法是先将电子注入电荷存储层中,以提高整个存储器元件中的各个存储单元的阈值电压值。由于此操作方法是对整个存储器元件进行操作,因此又可将其视为一种利用电子的擦除操作。然后再对选定的存储单元注入合适量的空穴,以降低存储位置的阈值电压值,从而达到编程的目的。而上述空穴写入以及电子擦除的编程的方法又有「PHINES操作」之称。
请参照图1,其所示为依照本发明一较佳实施例的一种多阶存储单元的编程流程图。在本发明的编程的方法中,首先提供存储单元,且此存储单元包括有第一存储位置与第二存储位置(步骤100)。其中各个存储位置可存储n个位,而个别包含有2n个具有不同阈值电压值的状态,而且这些状态的阈值电压值由第1状态、第2状态......至第2n状态逐渐变小。值得一提的是,上述这些状态所对应的阈值电压值都不相同,且相邻两状态之间的阈值电压值的差异可以是相同,也可以是不同。
起初,对上述存储单元进行擦除步骤,以提高第一存储位置与第二存储位置的阈值电压值,而使其大小大于上述这些状态的阈值电压值(步骤102)。详细的说明是,步骤102是利用FN或-FN穿隧效应,将电子注入存储器元件中的各个存储单元中。也就是说,利用类似擦除操作的机制,使得全部的存储单元都处于一个高阈值电压值的状态。
接着,进行判断步骤,比较第一存储位置与第二存储位置所欲编程的第一编程状态与第二编程状态(步骤104)。其中,第一编程状态与第二编程状态是选自上述第1状态、第2状态......至第2n状态其中一种。而且,值得一提的是,第一编程状态与第二编程状态彼此可以是相同,也可以是不同。
之后,根据比较的结果选择合适的编程步骤(步骤106)。详细的说明是,步骤106是在对选定的存储单元进行空穴注入的操作。通过注入合适量的空穴使得第一存储位置与第二存储位置的阈值电压值作程度不一的下降,而达到对存储单元编程的目的。其中,可供选择的编程步骤包括:当第一编程状态与第二编程状态相同时,对存储单元进行双侧编程步骤(步骤108a);当第一编程状态与第二编程状态中之一个为上述的第1状态,而另一个为第1状态以外的其它状态时,则对存储单元进行单侧编程步骤(步骤108b);当第一编程状态与第二编程状态不为上述第1状态,且此两状态所对应的阈值电压值不相等时,则对存储单元进行切换式双侧编程步骤(步骤108c)。
以下以n值等于2为例来说明本发明,惟下述的内容仅是本发明的一种实施方式,非用以限定本发明。换言之,n值亦可是其它的整数值。
首先,进行图1的步骤100,提供具有两个存储位置的存储单元,其例如是如图2所示的氮化硅只读存储单元200,此存储单元200由基底202依次为穿隧层204、氮化硅电荷存储层206、电荷阻挡层208与控制栅极层210。此外,存储单元200还包括有掺杂区212a与212b设置在控制栅极层210两侧的基底202中。
值得一提的是,由于氮化硅电荷存储层206为非导电性的材料层,因此通过电压的施加,可以于其左右两侧分别注入电子或空穴,从而使得氮化硅电荷存储层206能够提供两个存储位置214a与214b供数据写入。此外,在本实施例中,假设各个存储位置214a、214b可以存储2个位,则各个存储位置214a、214b会包含有4个(22个)具有不同阈值电压值的状态,其例如是第1状态的(00)、第2状态的(01)、第3状态的(10)与第4状态的(11)。
此外,在本实施例中,将第1状态(00)的阈值电压值设定为4.2伏特(V)、第2状态(01)的阈值电压值设定为3.5伏特、第3状态(10)的阈值电压值设定为2.8伏特、第4状态(11)的阈值电压值设定为2.1伏特。因此,在本实施例中,阈值电压值是由第1状态往第4状态逐渐递减,且相邻两状态之间的阈值电压值差异皆为0.7伏特。不过,在其它的实施例中,相邻两状态之间的阈值电压值差异可以是不相同的。此外,为了使之后的存储单元读取操作能顺利进行,因此最大与最小的阈值电压差值不可太小,以保有较佳的监测窗口。在一较佳实施例中,最大与最小的阈值电压差值至少为2伏特,以提供较佳的监测窗口。
然后,进行图1的步骤102,对存储单元进行擦除步骤,以提高上述两存储位置的阈值电压值。详细的说明是,利用FN或-FN穿隧效应,使得电子注入电荷存储层206中,而使存储器元件中的各个存储单元都位于高的阈值电压值状态(如图3所示)。而且,此高的阈值电压值其大小会大于第1~4状态的阈值电压值。在一实施例中,擦除存储单元的方法例如是对控制栅极层210施加-20伏特的电压,掺杂区212a与212b施加0伏特的电压,而使各个存储单元的阈值电压上升至7伏特。
接着,进行图1的步骤104,进行判断步骤,比较上述两存储位置214a、2 14b所欲编程的第一编程状态与第二编程状态。其中,第一编程状态与第二编程状态是个别选自第1状态(00)、第2状态(01)、第3状态(10)与第4状态(11)中的一种。因此,通过此两存储位置所选择的编程状态的不同,存储单元将具有16种可能的编程型态。
之后,进行图1的步骤106,以根据比较的结果选择合适的编程步骤。在本实施例中,由于存储单元具有16种可能的编程状态,因此为了保有较佳的监测窗口,本发明将各种可能的编程状态予以分类,并依照不同的分类进行合适的编程步骤,其中可供选择的编程步骤包括图1中的步骤108a、108b与108c。
值得一提的是,在本发明中,所提出的各种编程步骤可以利用能带至能带的热空穴(Band-to-Band Hot Hole)效应来进行,以在存储位置214a、214b中分别注入合适量的空穴。其中,空穴的数量是由编程的时间来决定,且注入的空穴量越多,存储位置214a、214b的阈值电压值会下降越多。在一实施例中,利用能带至能带的热空穴效应所进行的编程例如是对控制栅极层210施加-10伏特,对掺杂区212b施加5伏特,对掺杂区212a施加0伏特,以在靠近掺杂区212b的存储位置214b注入空穴(如图4A所示)。在另一实施例中,利用能带至能带的热空穴效应所进行的编程例如是对控制栅极层210施加-10伏特,对掺杂区212a施加5伏特,对掺杂区212b施加0伏特,以在靠近掺杂区212a的存储位置214a注入空穴(如图4B所示)。
以下进一步说明上述可供选择的编程步骤。
请参照图5A,当存储位置214a、214b所欲编程的编程状态相同,例如存储位置214a、214b所欲写入的数据皆为(00)、(01)、(10)与(11)中之一个时,则对存储单元200进行双侧编程步骤。此双侧编程步骤是先对存储位置214a、214b中之一个进行时间间隔的编程(步骤500),之后再对另一存储位置214b、214a进行同样该时间间隔的编程(步骤502)。此外,对于16种可能的编程状态而言,此双侧编程步骤适用于当中的4种状态。
值得一提的是,当对其中一个存储位置(例如:存储位置214a)利用空穴写入来进行编程时,另一存储位置(例如:存储位置214b)的阈值电压值会因此两存储位置的相互作用,而随着正在进行编程的存储位置的阈值电压值而下降(如图5B所示)。由于这两个存储位置都要写入相同的数据,因此前后两次编程的时间必须相同,如此才能使阈值电压值下降的幅度相同。
此外,除了通过一次循环的步骤500与502的进行达到编程的目的外,在另一实施例中,在对存储位置214a、214b进行编程时,可以多次循环上述步骤500与502,而使阈值电压值逐渐下降至所欲编程的编程状态,其所对应的阈值电压值。而且,在每一循环步骤500与502之后,可以先进行检测步骤,以确认已编程的存储位置214a与214b的阈值电压值是否等于欲编程的编程状态所对应的阈值电压值,若此两数值不相等时,则再重复至少一次循环,直到此两数值相等为止。其中,此检测步骤类似一个读取步骤,通过所监测到的电流值,来判定是否已达到所欲编程的编程状态。
接着,请参照图6A,当存储位置214b所欲编程的编程状态为第1状态(00),而另一存储位置214a所欲编程的编程状态为第1状态(00)以外的其它状态,例如(01)、(10)、(11)时,则对存储单元200进行单侧编程步骤。此单侧编程步骤是对存储位置214a进行编程,直到存储位置214a的阈值电压值等于欲编程的状态其所对应的阈值电压值为止(步骤600)。当然,在另一实施例中,存储位置214a所欲编程的编程状态也可以是第1状态(00),而另一存储位置214b所欲编程的编程状态为第1状态(00)以外的其它状态,例如(01)、(10)、(11)。因此,对于16种可能的编程状态而言,此单侧编程步骤适用于当中的6种状态。
值得一提的是,当对存储位置214a利用空穴写入来进行编程时,另一存储位置214b的阈值电压值会因此两存储位置的相互作用,而随着正在进行编程的存储位置的阈值电压值而下降(如图6B所示)。而且,受影响的存储位置214b其阈值电压值的下降幅度会小于存储位置214a的下降幅度。
此外,除了通过进行一次的步骤600来达到编程的目的外,在另一实施例中,在对存储位置214a进行编程时,可以重复多次步骤600,而使阈值电压值逐渐下降至所欲编程的编程状态其所对应的阈值电压值。而且,在每一次步骤600之后,可以先进行检测步骤,以确认已编程的存储位置214a其阈值电压值是否等于所欲编程的编程状态的阈值电压值,若此两数值不相等时,则再重复至少一次步骤600,直到此两数值相等为止。其中,此检测步骤类似一个读取步骤,通过所监测到的电流值,来判定是否已达到所欲编程的编程状态。
之后,请参照图7A,当存储位置214a、214b所欲编程的编程状态不为上述第1状态,且此两状态所对应的阈值电压值不相等时,则对存储单元进行切换式双侧编程步骤。以图7A为例,存储位置214a、214b所欲编程的编程状态分别为(10)与(01),而此切换式双侧编程步骤是先比较此两欲编程的编程状态所对应的阈值电压值(步骤700),之后选择具有较低阈值电压值的编程状态,其所对应的存储位置(例如:存储位置214a)进行编程,直到存储位置214a与214b相距一差异值为止(步骤702),然后进行切换,对另一存储位置(例如:存储位置214b)进行另一次编程(步骤704)。当然,在其它实施例中,存储位置214a、214b所欲编程的编程状态可以分别为(11)与(10)(如图8A所示)、(11)与(01)(如图9A所示)、或是其它由(01)、(10)、(11)排列组合而成的型态。因此,对于16种可能的编程状态而言,扣除单侧编程以及双测编程所适用的编程状态,其余的可编程的状态适用于此切换式双侧编程步骤。
值得一提的是,当先对存储位置214a利用空穴写入来进行编程时,另一存储位置214b的阈值电压值会因此两存储位置的相互作用,而随着正在进行编程的存储位置的阈值电压值而下降(如图7B、8B与9B所示)。而且,受影响的存储位置214b其阈值电压值的下降幅度会小于存储位置214a的下降幅度。
此外,为了使选定编程的存储单元具有良好的监测窗口,因此步骤702切换至步骤704的切换点也需作合适的选择。以图7B与8B为例,假设相邻两状态之间的阈值电压值差值为一个阈值电压间隔,例如0.7伏特,且存储位置214a、214b所欲编程的编程状态其阈值电压值差异亦为0.7伏特时,则步骤702中的差异值至少应大于1伏特,以得到较佳的监测窗口。而以图9B为例,假设相邻两状态之间的阈值电压值差值为一个阈值电压间隔,例如0.7伏特,且存储位置214a、214b所欲编程的编程状态其阈值电压值差异为1.4伏特时,则步骤702中的差异值至少应大于1.6伏特,以得到较佳的监测窗口。
除此之外,除了通过进行一次的步骤702来达到编程的目的外,在另一实施例中,在对存储位置214a进行编程时,可以重复多次步骤702,而使阈值电压值逐渐下降至所欲编程的编程状态其所对应的阈值电压值。而且,在每一次步骤702之后,可以先进行检测步骤,以确认已编程的存储位置214a与214b其阈值电压值的差异是否等于上述差异值,若此两数值不相等时,则再重复至少一次步骤702,直到此两数值相等为止。其中,此检测步骤类似一个读取步骤,通过所监测到的电流值,来判定是否已达到所欲编程的编程状态。
同样地,除了通过进行一次的步骤704来达到编程的目的外,在另一实施例中,在对存储位置214b进行编程时,可以重复多次步骤704,而使阈值电压值逐渐下降至所欲编程的编程状态其所对应的阈值电压值。而且,在每一次步骤704之后,同样可以先进行检测步骤,以确认已编程的存储位置214b其阈值电压值是否等于欲编程的编程状态其所对应的电压值,若此两数值不相等时,则再重复至少一次步骤704,直到此两数值相等为止。其中,此检测步骤类似一个读取步骤,通过所监测到的电流值,来判定是否已达到所欲编程的编程状态。
综上所述,本发明至少具有下面的优点:
1.由于本发明的存储单元在编程之前,会先进行欲编程的编程状态的判断,因此可以选择合适的编程步骤来进行数据写入,进而能够有效控制各个状态的阈值电压值的分布,而使单一存储单元可作为多阶存储单元使用。
2.本发明由于利用合适的编程步骤来进行数据写入,因此可以使得存储单元保有较佳的监测窗口,而有利于后续的存储单元读取操作。
3.利用本发明的方法可以有效控制因第二位效应所造成的不良影响,进而减少在后续读取操作时数据的误判。
虽然本发明已以较佳实施例披露如上,然其并非用以限定本发明,任何所属领域技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与改进,因此本发明的保护范围当视权利要求所界定者为准。
Claims (16)
1.一种多阶存储单元的编程方法,其特征是包括:
提供存储单元,该存储单元包括有第一存储位置与第二存储位置,其中各该存储位置可存储n个位,而个别包含有2n个具有不同阈值电压值的状态,而且上述状态的阈值电压值由第1状态、第2状态......至第2n状态逐渐变小;
对该存储单元进行擦除步骤,以提高该第一存储位置与该第二存储位置的阈值电压值,而使其大于上述状态的阈值电压值;以及
进行判断步骤,比较该第一存储位置与该第二存储位置所欲编程的第一编程状态与第二编程状态,
当该第一编程状态与该第二编程状态相同时,则对该存储单元进行双侧(Two-Side)编程步骤;
当该第一编程状态与该第二编程状态中之一个为该第1状态,而另一个为该第1状态以外的其它状态时,则对该存储单元进行单侧(One-Side)编程步骤;
当该第一编程状态与该第二编程状态不为该第1状态,且该两状态所对应的阈值电压值不相等时,则对该存储单元进行切换式双侧(Switched Two-Side)编程步骤。
2.根据权利要求1所述的多阶存储单元的编程方法,其特征是该双侧编程步骤包括:
(a)对该第一存储位置与该第二存储位置中之一个进行时间间隔的编程;以及
(b)对另一存储位置进行同样该时间间隔编程。
3.根据权利要求2所述的多阶存储单元的编程方法,其特征是在该步骤(b)之后还包括:
(c)进行检测步骤,以确认已编程的该第一存储位置与该第二存储位置的阈值电压值是否等于该第一编程状态与该第二编程状态所对应的阈值电压值,若该两数值不相等时,则重复至少一次步骤(a)与步骤(b),直到该两数值相等为止。
4.根据权利要求2所述的多阶存储单元的编程方法,其特征是该步骤(a)与该步骤(b)是利用能带至能带的热空穴(Band-to-Band Hot Hole)效应来进行。
5.根据权利要求1所述的多阶存储单元的编程方法,其特征是该单侧编程步骤包括:
(a)编程该第一存储位置与该第二存储位置中之一个,其中所编程的该存储位置,其所对应的该编程状态不为该第1状态。
6.根据权利要求5所述的多阶存储单元的编程方法,其特征是在该步骤(a)之后还包括:
(b)进行检测步骤,以确认已编程的该存储位置其阈值电压值是否等于所对应的该编程状态的阈值电压值,若该两数值不相等时,则重复至少一次步骤(a),直到该两数值相等为止。
7.根据权利要求5所述的多阶存储单元的编程方法,其特征是该步骤(a)是利用能带至能带的热空穴效应来进行。
8.根据权利要求1所述的多阶存储单元的编程方法,其特征是该切换式双侧编程步骤包括:
(a)比较该第一编程状态与该第二编程状态所对应的阈值电压值;
(b)选择具有较低阈值电压值的该第一编程状态或该第二编程状态,其所对应的该存储位置进行第一编程,直到该第一存储位置与该第二存储位置的阈值电压值相距一差异值为止;以及
(c)对另一存储位置进行第二编程。
9.根据权利要求8所述的多阶存储单元的编程方法,其特征是在该步骤(b)之后以及在该步骤(c)之前还包括:
(b1)进行检测步骤,以确认已编程的该第一存储位置与该第二存储位置其阈值电压值之间的差距是否等于该差异值,若该两数值不相等时,则重复至少一次步骤(a),直到该两数值相等为止。
10.根据权利要求8所述的多阶存储单元的编程方法,其特征是相邻两状态之间的阈值电压值差值为一个阈值电压间隔,而当该第一编程状态与该第二编程状态相差一个阈值电压间隔时,则步骤(b)中的该差异值至少大于1伏特。
11.根据权利要求8所述的多阶存储单元的编程方法,其特征是相邻两该状态之间的阈值电压值差值为一个阈值电压间隔,而当该第一编程状态与该第二编程状态相差两个阈值电压间隔时,则步骤(b)中的该差异值至少大于1.6伏特。
12.根据权利要求8所述的多阶存储单元的编程方法,其特征是在步骤(c)之后还包括:
(c1)进行检测步骤,以确认已编程的该存储位置其阈值电压值是否等于所对应该编程状态的阈值电压值,若该两数值不相等时,则重复至少一次步骤(c),直到该两数值相等为止。
13.根据权利要求8所述的多阶存储单元的编程方法,其特征是该步骤(b)与该步骤(c)是利用能带至能带的热空穴效应来进行。
14.根据权利要求1所述的多阶存储单元的编程方法,其特征是该擦除步骤是利用FN穿隧效应来进行。
15.根据权利要求1所述的多阶存储单元的编程方法,其特征是该第1状态与该第2n状态的阈值电压差值至少为2伏特。
16.根据权利要求15所述的多阶存储单元的编程方法,其特征是该n值等于2,且各该状态的阈值电压值的差异为0.7。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100776598A CN100477011C (zh) | 2005-06-22 | 2005-06-22 | 多阶存储单元的编程方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100776598A CN100477011C (zh) | 2005-06-22 | 2005-06-22 | 多阶存储单元的编程方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1885436A true CN1885436A (zh) | 2006-12-27 |
CN100477011C CN100477011C (zh) | 2009-04-08 |
Family
ID=37583543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100776598A Expired - Fee Related CN100477011C (zh) | 2005-06-22 | 2005-06-22 | 多阶存储单元的编程方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100477011C (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101833993A (zh) * | 2008-12-17 | 2010-09-15 | 旺宏电子股份有限公司 | 扩大记忆胞操作区间的方法及应用其的非挥发记忆体阵列 |
CN103514096A (zh) * | 2012-06-18 | 2014-01-15 | 群联电子股份有限公司 | 数据储存方法、存储器控制器与存储器储存装置 |
-
2005
- 2005-06-22 CN CNB2005100776598A patent/CN100477011C/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101833993A (zh) * | 2008-12-17 | 2010-09-15 | 旺宏电子股份有限公司 | 扩大记忆胞操作区间的方法及应用其的非挥发记忆体阵列 |
CN103514096A (zh) * | 2012-06-18 | 2014-01-15 | 群联电子股份有限公司 | 数据储存方法、存储器控制器与存储器储存装置 |
CN103514096B (zh) * | 2012-06-18 | 2016-06-08 | 群联电子股份有限公司 | 数据储存方法、存储器控制器与存储器储存装置 |
Also Published As
Publication number | Publication date |
---|---|
CN100477011C (zh) | 2009-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1097268C (zh) | 动态每单元一位到多位转换的存贮器 | |
EP1735967B1 (en) | States encoding in multi-bit flash cells | |
EP1557841B1 (en) | Multilevel Resistive Memory device and its writing erasing method | |
CN1825484A (zh) | 一种存储设备的操作方法 | |
CN103477392B (zh) | 具有减少的验证的改进的编程的非易失性存储器和方法 | |
CN1101048C (zh) | 用于快速存储器的比特映象寻址方案 | |
JP4681559B2 (ja) | メモリ・システムのトラッキング・セル | |
CN1949393A (zh) | 闪存器件的编程方法 | |
CN1902711A (zh) | 用于对非易失性存储器阵列编程的方法、系统和电路 | |
CN1819055A (zh) | 非易失性存储器存储单元读取方法 | |
CN1499526A (zh) | 半导体存储装置及其制造方法 | |
US7532518B2 (en) | Compensation method to achieve uniform programming speed of flash memory devices | |
CN1613118A (zh) | 编程非易失存储器器件 | |
CN1460268A (zh) | 改进编程的非易失性存储器及为此的方法 | |
CN1917087A (zh) | 非易失性半导体存储器 | |
CN1770326A (zh) | 电荷捕获非易失性存储器的编程操作方法 | |
CN1478281A (zh) | 双位存储器擦除校验方法及系统 | |
CN1672218A (zh) | 在闪存器件的多扇区擦除期间用于控制擦除电压的系统与方法 | |
CN1902710A (zh) | 用于非易失性存储器阵列中的读取误差检测的方法、电路和系统 | |
CN1658329A (zh) | 非易失半导体存储设备以及在其中编程的方法 | |
CN1941204A (zh) | 同时编程与编程验证的非易失性存储器 | |
CN1754230A (zh) | 具有存储有循环计数值的大擦除块的非易失性半导体存储器 | |
CN1656567A (zh) | 使用预先擦除步骤擦除闪存的方法 | |
CN101044578A (zh) | 提供基于平均阈值的刷新机制的存储器件和方法 | |
CN1992083A (zh) | 控制存储器单元的临界电压分布的脉冲宽度收敛法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090408 Termination date: 20190622 |