CN1868972A - 陶瓷积层式晶片元件的陶瓷釉被覆结构和制造方法 - Google Patents

Abstract

本发明公开了一种晶片元件的陶瓷釉被覆结构及其制造方法，其主要特征在于：晶片元件的陶瓷釉被覆结构，于元件本体完整覆盖致密性高，光滑(smooth)且高阻抗的陶瓷釉(glaze)；而端电极部位是利用端电极材料，也就是银胶(silver paste)，与陶瓷釉之间独特的烧附特性，利用烧结而吸收去除端电极表面、端电极与陶瓷本体之间的陶瓷釉层，构成仅被覆着晶片元件本体的陶瓷釉被覆结构。

Description

陶瓷积层式晶片元件的陶瓷釉被覆结构和制造方法

技术领域

本发明涉及一种陶瓷积层式晶片元件的陶瓷釉被覆结构，尤其涉及一种以半导体性或不具有高绝缘特性的陶瓷材料作为本体的陶瓷积层式晶片元件，于端电极范围之外的元件本体存在一层致密、光滑(smooth)且高绝缘阻抗的陶瓷釉，使晶片元件的端电极可以实施电镀制造来达成。

背景技术

晶片元件，包括单一晶片(如图1所示)与阵列型晶片(如图2所示)已被广泛地应用于各种电子系统产品的线路中，其基本构造系包括一本体1、设于本体1内的内电极2、位于本体两相对端部的端电极3，以及具有良好焊接特性的焊接介面层5，其并依据元件物理特性上的需求而使用种种不同的材料例如：单一晶片型与阵列晶片型电容元件系使用陶瓷介质材料、单一晶片型与阵列晶片型磁珠元件系使用陶瓷来制造铁粉蕊材料、单一晶片型与阵列晶片型变阻器系使用陶瓷半导体材料等等。

而绝大部分的晶片元件，都是藉由焊锡制造，将晶片元件端电极与系统电路机板接合，以产生晶片元件于电子电路中应该发挥的功能。

在这些相关材料中，即使如单一晶片与阵列晶片型电容元件是使用绝缘特性相当好的陶瓷介质材料，但如果是设计在一高压条件下所使用，在应用上，元件表面，仍然会出现绝缘阻抗特性不够好的现象！而具有更低材料体电阻率的单一晶片型与阵列晶片型磁珠元件、单一晶片型与阵列晶片型变阻器元件，不但会有元件表面绝缘阻抗的问题，甚至于会引发元件制作制造上的相关问题。

单一晶片型与阵列晶片型元件若是元件表面的绝缘阻抗不够高，于制造中需要制作端电极焊接介面结构时，通常会在制作端电极时，由于考虑到制造的问题而无法制作出具有优异焊接特性的端电极结构，或是为了制作出具有要求焊接特性的端电极，而采用极为特殊的制造；而此两种情形都会引发元件制作过程或品质上的问题。

玻化(Vitreous)物质常被使用来作为某些基材的涂层，以改善基材的表面性质，进而增加其实用性及提高附加价值。例如：使基材更具抗化学侵蚀性、不透液体与气体、较光滑，更耐磨擦、磨耗、以及机械强度更佳的特性。

玻化涂层(Vitreous Coatings)则为一熔化(melt)于基材表面的薄膜、玻璃质(vitreous)的物质。对于一陶瓷性基材而言，此涂层称的为陶瓷釉(Glaze)。若使用的基材为金属，则称的为搪瓷(Enamel)，旧称珐琅。

任何表面涂层材料在决定作为何种用途时，光学上和外观的性质是主要的考量。因为玻化涂层可以是透明或不透明；高光泽，缎面，或无光泽；光滑，有图案，或有纹理；单色或多彩，故应当考虑结合各种性质的需求，以因应特殊使用上的要求。

陶瓷釉(Glaze)是指被涂施于陶瓷质基材表面的一种玻化涂层，其和玻璃一样，没有固定的化学成分，没有一定的熔点(melting point)，而是有熔化温度范围。其也没有固定的晶体结构，但许多性质和溶液很相似，可称的为超冷溶液，是为一复杂的混合物。其又也和其他玻璃一样，含有大量的氧化硅，若加入足量的其他物料，可以使它在期望的温度下熔化，且产生所需要的结构与颜色。而电子类的基材所使用的釉料烧成温度，一般在600℃至900℃之间。

对于以半导体或不具有高绝缘电阻率特性的材料作为本体的陶瓷积层式晶片元件，为了解决在端银表面制作电镀焊接介面层的问题，现有使用的解决方式有下列五种，兹将作法与特征分述如下：

1.调整电镀制造的电镀条件，尤其是：变更电镀液的型态种类，使得电子元件本体在进行电镀制造时，端电极以外的陶瓷本体表面，不会有电镀焊接介面层5的成长或附着，其元件结构如图3、4与5所示；此一技艺虽然可以达到利用电镀来制成端电极3，但是，因为其必须采用特殊的电镀制造生产线，往往无法与其他相关产品相容，除了投资的增加之外，特殊的电镀废水也需要用不同的方法来处理，造成制造者的困扰与设备成本的增加。

2.还有一种现有的技艺：其系如第3A图与第3B1图所示，将电子元件于完成端电极的制造后，于应该绝缘的部分制作绝缘被覆层4，使得进行电镀焊接介面层5制造的时，端电极3之外的陶瓷本体1表面，不会有电镀焊接介面层5的成长或附着；但是陶瓷积层式晶片型电子元件外观一般均为四方形，加上已经完成的端电极3的结构限制，以此一制造的结构方式来制造电子元件时，必须将电子元件以一个接一个的方式进行制造，故速度慢而使量产性非常差；因为制造设备的产能低因此需要相当多的设备投入才可以符合需求，其制造成本因此极为昂贵。另外，此技艺亦无法大量运用在阵列晶片元件的上，其情形如第1B四、第3A四与第3B1图所示。阵列型晶片元件要在端电极完成之后做绝缘结构，乃无法使用具量产的制造与设备来针对需要绝缘的部分一一逐步被覆，若要如此制作，则制造复杂，成本极高。

3.此种方法与第2种方法相似，再请参看第6、7图，其系将电子元件于完成端电极的制造后，于应该绝缘的部分制作绝缘被覆层4，而其绝缘层的产生乃利用化学反应的方法，应用只与本体发生化学反应而不与端电极层产生化学反应的药剂，将整颗元件浸泡于该药剂的中，让该药剂与本体产生化学反应，使得本体表面无电极层的区域反应生长出一层绝缘物质4，而因为是利用化学反应，因此，即使是如第2、6与7图所示阵列晶片型元件，也可以制作出被覆层。最常见的例子便是陶瓷积层式氧化锌变阻器，其以磷酸衍生的药剂处理，即可使该变阻器表面产生以磷酸锌为主的盐类化合物。但是此法所得的绝缘层表面粗糙，且厚度不均，有时还存在微细孔洞，使得元件在电镀过程的中，此粗糙表面与微细孔洞，容易在电镀制造中嵌入来自端电极的银金属，与来自陪镀物的锡金属。在下游客户正式采用而大量运用在电路机板时，还会吸附诸如助焊剂，湿气等容易造成元件劣化，失效的杂质。

4.如图9、图10、图11所示，为日本Panasonic的晶片元件的被覆层结构，其系另外一类制作绝缘层的方法，主要是利用陶瓷本体中，用来当作烧结助剂(flux)的玻璃相经由900℃以上的高温烧结，将该玻璃相从本体中排挤出来而聚集在元件表面，亦即，该玻璃层乃为本体1的一部分。其特征是该玻璃层乃存在于端电极3与本体1之间，包括内电极2露出的那一个平面，但是不存在于内电极与外电极的接合处。此种方法的缺点在于，并非每种陶瓷元件的本体的烧结都需要玻璃，也并非每种陶瓷元件烧结时，都可以排出足以覆盖全部本体的玻璃量，而且排挤出表面的玻璃并不如同陶瓷釉般的平坦光滑，因此如同第3种方法一般，会产生粗糙表面嵌入与吸附异物的问题。

5.如图12与13、14所示，申请人的中国台湾第176440号发明专利为一种陶瓷积层式晶片型电子元件的绝缘结构，其特征在于：是种陶瓷积层式晶片型电子元件的绝缘结构，系于以半导体或不具有高绝缘特性的材料作为本体的积层式晶片型电子元件中，于本体周面上被覆一层绝缘材料者。其中，绝缘结构并不存在于内电极外端与端电极之间，但亦存在于本体两端部的周面上；且绝缘结构层系于具有内电极的本体形成后，端电极形成前，被覆于整个本体的上者。此种绝缘结构的制作，系于具有内电极2的本体1形成后，端电极3形成前，被覆于整个本体1的上者。所以，绝缘层存在于所有端电极3与本体1的介面上，但是不存在于内电极2与端电极3的接合处。这种保护层的结构与方法4相同，且此保护层可以明显辨别出并非陶瓷本体的一部分。此法的另一个特征在于，内电极与端电极的接合处的被覆层，需要以喷沙、雷射、研磨、蚀刻等等加工制造去除，以使内电极与端电极之间具电流传导能力。因此对于端电极脚位复杂的陶瓷阵列晶片型电子元件，必须个案设计可去除被覆层的机构或治具。

发明内容

本发明的目的在于提供一种陶瓷积层式晶片元件的绝缘结构与被覆方法，将以半导体性或不具有高绝缘电阻率特性的材料作为陶瓷积层式晶片元件的主体，而于端电极制造实施之前或之后的电子元件本体上，制作一层陶瓷釉，使电子元件的端电极可以用电镀制造来形成焊接介面。

依照本发明的此种陶瓷积层式晶片元件的陶瓷釉被覆结构及其形成方法，可以使电子元件的端电极及电镀制造适用于任何电镀制造生产线，无须调整电镀制造的电镀条件，或利用特殊的电镀制造生产线，同时更能够以批次被覆的作业模式，以极少的设备投资，达到相当大量的电子元件产出，此外其端电极材料的制作仅需以一般使用的低成本材料即可达成，此为发明的一目的。

依本发明的此种陶瓷积层式晶片元件的陶瓷釉被覆结构，无需如一般电子元件于完成端电极的制造后，再于应该绝缘的位置制作绝缘被覆层而导致必须将电子元件以一个接一个的方式进行制作，故有速度慢而量产性差的缺点，此为本发明的另一目的。

依照本发明的此种陶瓷积层式晶片元件的陶瓷釉被覆结构，因为使用一般电镀制造即可在端电极表面制作焊接介面层，故无需使用含有特殊贵重金属的端电极材料，故不会受到贵金属材料价格大幅变动而影响其产制，此为本发明的又一目的。

本发明是采用以下技术手段实现的：

一种陶瓷积层式晶片元件的陶瓷釉被覆结构，包括有一本体、设于本体内的多数个部份则从本体两侧端巷内延伸的内电极、位于本体两相对侧端，而与内电极相接的端电极，陶瓷积层式晶片元件的陶瓷釉被覆结构，以半导体性或不具有高绝缘电阻率特性的陶瓷材料为本体的陶瓷积层式单一晶片型与阵列晶片型电子元件中，于本体周面上被覆一层陶瓷釉材料。

前述本体周面的内电极外端与端电极之间不存在陶瓷釉材料。

前述本体周面的本体与端电极之间不存在陶瓷釉材料。

前述本体周面的端电极表面不存在陶瓷釉材料。

前述本体周面上不存在陶瓷釉的区域，利用陶瓷釉与端电极的烧成反应而吸收去除。

前述的端电极之外并被覆一层焊接介面层。

前述的陶瓷釉(Glaze)组成的元素至少包括Pb、B、Si或Zn、B、Si元素。

前述的陶瓷釉的烧成温度在400≤℃≤900℃帽戴式耳罩帽戴式耳罩900℃。

前述的陶瓷釉与端电极的烧成反应的温度在400≤℃≤900℃。

依照本发明的此种陶瓷积层式晶片元件的陶瓷釉被覆结构，因为其表面使用高温烧成的陶瓷釉，因此具备一切陶瓷釉的特性：诸如致密、光滑、耐磨、耐高温；而不会有其他现有技艺常用的绝缘被覆材料，例如高分子聚合物(polymer)、磷酸锌衍生的化合物、二氧化硅或其他氧化物等等，通常具有粗糙、多孔隙、不耐高温、不耐有机溶剂的表面结构与特性。因此，陶瓷釉被覆结构不会因为粗糙表面而在电镀过程中，侵入来自端电极的银金属，与来自陪镀物的锡金属；也不被任何有机溶剂所影响；更不受诸如助焊剂或湿气的影响。而且与高分子聚合物(polymer)绝缘层的最大差异，在于该陶瓷釉层，即使在300℃以上的高温，依然存在于陶瓷本体之上。

依照本发明的此种陶瓷积层式晶片元件的陶瓷釉被覆结构，其端电极表面、端电极与陶瓷本体之间的陶瓷釉，并不需要利用喷沙、雷射、研磨、蚀刻等等加工制造去除，而利用银与釉的烧结反应而去除。因此端电极区域的表面、端电极区域与本体之间并不存在该陶瓷釉层，而使得内电极与端电极具备电学上的导通(conductance)能力。因此利用本发明的陶瓷积层式晶片电子元件，不论端电极的数量为何，端电极的位置为何，均不需额外的去除制造与治具，即可达成端电极区域以外的陶瓷本体具备陶瓷釉层的结构，且端电极区域的表面、端电极区域与本体之间由于没有该陶瓷釉层，使得内电极与端电极具导电性，此为本发明的一大特征。

本发明与现有技术相比具有明显的优势和有益效果：

1、本发明的陶瓷积层式单一晶片型与阵列晶片型电子元件的陶瓷釉被覆结构的制造，可以采用大量批次的作业方式进行，故能够以较少的设备投资达到相当大量的元件产出，有效降低设备投资与元件的制造成本。

2、因为绝缘结构的存在，不需要使用特殊的端电极材料，同时藉由陶瓷釉层结构的存在，制作焊接介面层的种种限制也可以因此而解除。

3、因为利用端电极与陶瓷釉的烧成反应，使得其端电极表面、端电极与陶瓷本体之间的陶瓷釉被端电极所吸收，因而并不需要利用喷沙、雷射、研磨、蚀刻等等加工制造去除。因此利用本发明的陶瓷积层式晶片元件，不论端电极的数量为何，端电极的位置为何，均不需额外的去除制造与治具，使陶瓷釉被覆结构可以衍生应用在其他各种不同位置、不限数量的端电极的陶瓷积层式电子元件上。

4.因为陶瓷釉烧成后呈现出表面光滑的特性，使得陶瓷釉被覆层表面不会嵌入任何异物；又因为陶瓷釉被覆层是致密玻璃质的无机物被覆层，不怕有机溶剂、湿气、水气、助焊剂以及300℃以上的高温。

5.本发明主要针对以半导体性或不具有高绝缘电阻率特性的陶瓷材料为本体的陶瓷积层式晶片元件者，此一绝缘结构的存在，除了解决端电极电镀焊接介面层的限制问题之外，同时也提供一层坚固的保护层在电子元件本体之外面，对电子元件使用的信赖性有极其正面的助益。

综上所述，本发明的陶瓷积层式晶片元件的陶瓷釉被覆结构，确实能够解决以半导体性或不具有高绝缘电阻率特性的陶瓷材料为本体的陶瓷积层式晶片元件的电镀焊接介面层限制问题，同时增强元件使用的信赖性，其不同于现有的各项技艺，也完全未曾见有利用陶瓷釉制作出相同结构的陶瓷积层式晶片元件。

附图说明

图1为现有陶瓷积层式单一晶片型电子元件的平面示意图；

图2为现有阵列型晶片元件的平面示意图；

图3为图1图2所示的现有陶瓷积层式单一晶片型电子元件与阵列型晶片元件从A-A线所视的剖面结构图；

图4为图1所示的现有陶瓷积层式单一晶片型电子元件从B-B线所视的剖面结构图；

图5为第图2所示的现有陶瓷积层式阵列型晶片元件从B-B线所视的剖面结构图；

图6为图1所示的现有陶瓷积层式单一晶片型电子元件从A-A线所视的另一实施例的剖面结构图；

图7为图1所示的现有陶瓷积层式单一晶片型电子元件从B-B线所视的另一实施例的剖面结构图；

图8为图2所示的本发明的陶瓷积层式阵列型晶片元件从B-B线所视的剖面结构图；

图9为图1所示的现有陶瓷积层式单一晶片型电子元件从A-A线所视的又一实施例的剖面结构图；以及第1B图所示的现有陶瓷积层式阵列型晶片排列型电子元件从A-A线所视的又一实施例的剖面结构图；

图10为图1所示的现有陶瓷积层式单一晶片型电子元件从B-B线所视的再一实施例的剖面结构图；

图11为图2所示的现有陶瓷积层式阵列型晶片元件从B-B线所视的再一实施例的剖面结构图；

图12为图1所示的申请人所有的中国台湾专利第176440号的陶瓷积层式晶片元件从A-A线所视的剖面结构图；

图13与图14为图2所示的申请人所有的中国台湾专利第176440号的陶瓷积层式晶片元件从A-A线与B-B线所视的剖面结构图；

图15为图2所示的本发明的单一晶片型电子元件，从A-A线所视的纵截面图；

图16为图2所示的本发明的阵列型晶片元件从A-A线所视的纵截面图；

图17为图2所示的本发明的阵列型晶片元件从B-B线所视的纵截面图；

图18-图20为本发明的制造方法实施例方块图。

具体实施方式：

图1至图14的现有陶瓷积层式单一晶片型与阵列晶片型电子元件的陶瓷绝缘结构，其详细构造与特征以如上所述，此处不再重复叙述。

本发明针对以半导体性或不具有高绝缘电阻率特性的陶瓷材料为本体的陶瓷积层式单一晶片型与阵列晶片型电子元件提出解决方案。

本发明的陶瓷积层式晶片元件的陶瓷釉被覆结构，如图15、图16、图17所示，于半导体性或不具有高绝缘电阻率特性的陶瓷材料为本体的陶瓷积层式晶片元件的本体1上，被覆一层陶瓷釉4，而本体两端的端电极3则与本体1内的内电极2两端形成接触的状态，端电极3之外，则为具有良好焊接特性的焊接介面层5。

本实施例的流程如图18、图19与图20所示，于完成具有材料本体1与内电极2的主体结构制造之后，于端电极3结构制造实施之前，或之后，或前后加入一陶瓷釉4的被覆制造，将整颗元件的每一个表面，皆被覆上陶瓷釉4。然后，端电极3经过高温烧成之后，即可用一般电子元件制造相同的电镀制造形成端电极3且使电子元件端电极具有良好焊接使用特性的焊接介面层5；陶瓷釉的烧成温度在400≤℃≤900℃。陶瓷釉与端电极的烧成反应的温度在400≤℃℃。

最后应说明的是：以上实施例仅用以说明本发明而并非限制本发明所描述的技术方案；因此，尽管本说明书参照上述的各个实施例对本发明已进行了详细的说明，但是，本领域的普通技术人员应当理解，仍然可以对本发明进行修改或等同替换；而一切不脱离发明的精神和范围的技术方案及其改进，其均应涵盖在本发明的权利要求范围当中。

Claims (9)

1、一种陶瓷积层式晶片元件的陶瓷釉被覆结构，包括有一本体、设于本体内的多数个部份则从本体两侧端巷内延伸的内电极、位于本体两相对侧端，而与内电极相接的端电极，其特征在于：陶瓷积层式晶片元件的陶瓷釉被覆结构，以半导体性或不具有高绝缘电阻率特性的陶瓷材料为本体的陶瓷积层式单一晶片型与阵列晶片型电子元件中，于本体周面上被覆一层陶瓷釉材料。

2、根据权利要求1所述的陶瓷积层式晶片元件的陶瓷釉被覆结构，其特征在于本体周面的内电极外端与端电极之间不存在陶瓷釉材料。

3、根据权利要求1所述的陶瓷积层式晶片元件的陶瓷釉被覆结构，其特征在于本体周面的本体与端电极之间不存在陶瓷釉材料。

4、根据权利要求1所述的陶瓷积层式晶片元件的陶瓷釉被覆结构，其特征在于本体周面的端电极表面不存在陶瓷釉材料。

5、一种陶瓷积层式晶片元件的陶瓷釉被覆制造方法，其特征在于：本体周面上不存在陶瓷釉的区域，利用陶瓷釉与端电极的烧成反应而吸收去除。

6、根据权利要求1所述的陶瓷釉被覆结构，其特征在于端电极之外并被覆一层焊接介面层。

7、根据权利要求5所述的陶瓷积层式晶片元件的陶瓷釉被覆制造方法，其特征在于陶瓷釉(Glaze)组成的元素至少包括Pb、B、Si或Zn、B、Si元素。

8、根据权利要求5所述的陶瓷积层式晶片元件的陶瓷釉被覆制造方法，其特征在于陶瓷釉的烧成温度在400≤℃≤900℃。

9、根据权利要求5所述的陶瓷积层式晶片元件的陶瓷釉被覆制造方法，其特征在于陶瓷釉与端电极的烧成反应的温度在400≤℃≤900℃。

Images