CN100481279C - 多层片式压敏电阻及其制造方法 - Google Patents

多层片式压敏电阻及其制造方法 Download PDF

Info

Publication number
CN100481279C
CN100481279C CNB2006100620480A CN200610062048A CN100481279C CN 100481279 C CN100481279 C CN 100481279C CN B2006100620480 A CNB2006100620480 A CN B2006100620480A CN 200610062048 A CN200610062048 A CN 200610062048A CN 100481279 C CN100481279 C CN 100481279C
Authority
CN
China
Prior art keywords
oxide
piezo
slurry
substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006100620480A
Other languages
English (en)
Other versions
CN1909122A (zh
Inventor
贾广平
成学军
施红阳
李蕾
郭海
李有云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Sunlord Electronics Co Ltd
Original Assignee
Shenzhen Sunlord Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Sunlord Electronics Co Ltd filed Critical Shenzhen Sunlord Electronics Co Ltd
Priority to CNB2006100620480A priority Critical patent/CN100481279C/zh
Publication of CN1909122A publication Critical patent/CN1909122A/zh
Application granted granted Critical
Publication of CN100481279C publication Critical patent/CN100481279C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Thermistors And Varistors (AREA)

Abstract

本发明公开了多层片式压敏电阻及其制造方法，包括内电极与端电极之间存在绝缘层的、内电极与端电极直接连接的、端电极与压敏电阻基片直接连接的多层片式压敏电阻，上述压敏电阻的制造方法包括以下共有的步骤：配制浆料、迭层、切割、排胶、烧结、基片绝缘浆料表面处理、制作两端电极和电镀。本发明对多层片式压敏电阻除端电极外的表面进行绝缘处理，形成的绝缘层致密均匀、不吸水、耐湿性强，使产品焊接于电路后的性能不受环境因素影响，而且在除端电极外的表面进行绝缘处理后，对多层片式压敏电阻的端电极的表面进行电镀镍、锡处理，不仅提高了产品在电路中使用的可焊接性和焊接的可靠性，不必采用可焊锡膏，可以降低成本，尤其适宜大批量生产。

Description

多层片式压敏电阻及其制造方法
技术领域
本发明涉及压敏电阻，尤其是涉及一种多层片式压敏电阻及其制造方法。
背景技术
随着电子信息系统的迅猛发展，小型片式压敏电阻得到广泛的应用，它通常由压敏电阻基片、基片内部内电极、基片表面的电极浆料、玻璃材料或其他材料构成。在制造过程中，上述材料、结构及其制造工艺都直接影响产品的性能。目前，片式压敏电阻表面材料无结构标准，个别处于实验阶段的多层片式压敏电阻采用可焊锡膏覆盖于端电极表面，没有采用电镀锡，不必电镀，非端电极部分也无浆料表面处理，这种实验品在使用时可焊接性较差，而且可焊锡膏的成本高，不适宜大批量生产。
发明内容
本发明所要解决的第一个技术问题是弥补上述现有技术的缺陷，提出一种内电极与端电极之间存在绝缘层的多层片式压敏电阻。
本发明所要解决的第二个技术问题是弥补上述现有技术的缺陷，提出一种内电极与端电极之间存在绝缘层的多层片式压敏电阻的制造方法。
本发明所要解决的第三个技术问题是弥补上述现有技术的缺陷，提出一种内电极与端电极直接连接的多层片式压敏电阻；
本发明所要解决的第四个技术问题是弥补上述现有技术的缺陷，提出一种内电极与端电极直接连接的多层片式压敏电阻的制造方法；
本发明所要解决的第五个技术问题是弥补上述现有技术的缺陷，提出一种端电极与压敏电阻基片直接连接的多层片式压敏电阻。
本发明所要解决的第六个技术问题是弥补上述现有技术的缺陷，提出一种端电极与压敏电阻基片直接连接的多层片式压敏电阻的制造方法
本发明的第一个技术问题通过以下技术方案予以解决；
这种多层片式压敏电阻，包括两个端电极、一个下基板和一个上基板。
这种多层片式压敏电阻的特点是：
所述上、下基板之间设有由重叠的多层包括内电极和压敏电阻膜的片式压敏电阻单元组成的压敏电阻基片；
在上、下基板表面，以及内电极与端电极之间设有绝缘层；
在所述压敏电阻基片的两端设有分别与一个端电极相连接的封端电极；
各个片式压敏电阻单元的一端的内电极与相应一端的封端电极相连接，各个片式压敏电阻单元的另一端的内电极与相应另一端的封端电极相连接。
本发明的第一个技术问题通过以下进一步的技术方案予以解决；
所述压敏电阻膜的材料组分及其重量百分比分别是：
氧化锌(ZnO)          70.00％～97.00％；
氧化铋(Bi2O3)        0.01％～20.00％；
氧化钴(Co2O3)        0.01％～18.00％；
碳酸锰(MnCO3)        0.01％～18.00％；
氧化铌(Nb2O5)        0.02％～16.00％；
氧化钛(TiO2)         0.01％～15.00％；
氧化铬(Cr2O3)        0.01％～13.00％；
氧化镍(Ni2O3)        0.01％～13.00％；
氧化锑(Sb2O3)        0.01％～13.00％；
氧化硼(B2O3)         0.01％～10.00％；
氧化铝(Al2O3)        0.001％～5.000％。
所述内电极的材料组分及其重量百分比分别是：
银(Ag)    50％～100％；
钯(Pd)    0％～50％。
所述绝缘层是玻璃绝缘层、有机高分子材料绝缘层中的一种，所述玻璃绝缘层的材料组分及其重量百分比分别是：
氧化硅(SiO2)                 40％～80％；
氧化铝(Al2O3)                10％～35％；
氧化硼(B2O3)                  5％～20％；
氧化钙(CaO)                   1％～20％；
氧化锌(ZnO)                   1％～15％；
氧化镁(MgO)                   1％～10％。
所述有机高分子材料是环氧树脂、有机硅树脂、聚酯树脂、酚醛树脂中的一种。
本发明的第二个技术问题通过以下技术方案予以解决；
这种内电极与端电极之间存在绝缘层的多层片式压敏电阻的制造方法，包括以下步骤：
(一)配制浆料
(1)将压敏电阻膜的材料组分及其重量百分比分别是：
氧化锌(ZnO)                 70.00％～97.00％；
氧化铋(Bi2O3)               0.01％～20.00％；
氧化钴(Co2O3)               0.01％～18.00％；
碳酸锰(MnCO3)               0.01％～18.00％；
氧化铌(Nb2O5)               0.02％～16.00％；
氧化钛(TiO2)               0.01％～15.00％；
氧化铬(Cr2O3)              0.01％～13.00％；
氧化镍(Ni2O3)              0.01％～13.00％；
氧化锑(Sb2O3)              0.01％～13.00％；
氧化硼(B2O3)               0.01％～10.00％；
氧化铝(Al2O3)              0.001％～5.000％混合、球磨，制成浆料；
(2)将内电极的材料组分及其重量百分比分别是：
银(Ag)  50％～100％；
钯(Pd)  0％～50％混合制成浆料；
(3)将玻璃绝缘材料、有机高分子绝缘材料中的一种制成浆料，
所述玻璃绝缘材料的材料组分及其重量百分比分别是：
氧化硅(SiO2)   40％～80％；
氧化铝(Al2O3)  10％～35％；
氧化硼(B2O3)   5％～20％；
氧化钙(CaO)    1％～20％；
氧化锌(ZnO)    1％～15％；
氧化镁(MgO)    1％～10％混合制成浆料；
所述有机高分子绝缘材料是环氧树脂、有机硅树脂、聚酯树脂、酚醛树脂中的一种；
(二)迭层
将压敏电阻膜浆料采用包括流延、印刷方式制作基片下基板的单层压敏电阻膜；
两端部将内电极银钯浆料采用印刷方式在下基板上制作设定图案的内电极；
将内电极银钯浆料采用包括烘干、晾干方式干燥；
在有设定图案的内电极表面采用包括流延、印刷方式制作中间单层压敏电阻膜；
根据压敏电阻基片中内电极图案的个数重复以上步骤继续制作内电极、中间单层压敏电阻膜；
最后将压敏电阻膜浆料采用包括流延、印刷方式在上述迭层的表面制作基片上基板的单层压敏电阻膜；
(三)切割
将迭层压敏电阻基片切割成符合产品标准外形尺寸，制成单只压敏电阻基片；
(四)排胶
将切割后的压敏电阻基片放置在排胶炉内排除其中的有机成分，排胶温度为100℃～500℃，排胶时间为12小时～36小时；
(五)烧结
将排胶后的压敏电阻基片放置在烧结炉内烧结成瓷体，烧结温度为1000℃～1200℃，烧结时间为0.5小时～5.0小时；
(六)制作封端电极
将烧结后的单只压敏电阻基片两端部位表面采用浸渍沾银方式涂覆电极浆料封端制作封端电极，烧银温度为500℃～900℃，烧银时间为0.16小时～2.00小时；
(七)基片绝缘浆料表面处理
将绝缘材料浆料采用印刷或浸入或喷雾涂覆方式涂覆在烧结成的瓷体表面，迭层压敏电阻基片两端部位和内电极表面除外；
将绝缘材料浆料采用包括烘干、晾干方式干燥；
将干燥后的表面有绝缘材料浆料的迭层压敏电阻基片放置在烧结炉内烧结/固化炉内固化成绝缘层，烧结/固化温度为400℃～1000℃/30℃～300℃，烧结/固化时间为0.1小时～4.0小时/0.16小时～1.50小时；
(八)制作两端电极
将烧结后的单只压敏电阻基片两端部位表面采用浸渍沾银方式涂覆电极浆料封端制作两端电极，烧银温度为500℃～900℃，烧银时间为0.16小时～2.00小时；
(九)电镀
将制作的两端电极依次电镀镍、锡，即制得成品。
本发明的第三个技术问题通过以下技术方案予以解决；
这种多层片式压敏电阻，包括两个端电极、一个下基板和一个上基板。
这种多层片式压敏电阻的特点是：
所述上、下基板之间设有由重叠的多层包括内电极和压敏电阻膜的片式压敏电阻单元组成的压敏电阻基片；
在上、下基板表面设有绝缘层；
各个片式压敏电阻单元的一端的内电极与相应一端的端电极直接连接，各个片式压敏电阻单元的另一端的内电极与相应另一端的端电极直接连接。
本发明的第三个技术问题通过以下进一步的技术方案予以解决；
所述压敏电阻膜的材料组分及其重量百分比分别是：
氧化锌(ZnO)           70.00％～97.00％；
氧化铋(Bi2O3)         0.01％～20.00％；
氧化钴(Co2O3)         0.01％～18.00％；
碳酸锰(MnCO3)         0.01％～18.00％；
氧化铌(Nb2O5)         0.02％～16.00％；
氧化钛(TiO2)          0.01％～15.00％；
氧化铬(Cr2O3)         0.01％～13.00％；
氧化镍(Ni2O3)         0.01％～13.00％；
氧化锑(Sb2O3)   0.01％～13.00％；
氧化硼(B2O3)    0.01％～10.00％；
氧化铝(Al2O3)   0.001％～5.000％。
所述内电极的材料组分及其重量百分比分别是：
银(Ag)  50％～100％；
钯(Pd)  0％～50％。
所述绝缘层是玻璃绝缘层、有机高分子材料绝缘层中的一种，
所述玻璃绝缘层的材料组分及其重量百分比分别是：
氧化硅(SiO2)    40％～80％；
氧化铝(Al2O3)   10％～35％；
氧化硼(B2O3)    5％～20％；
氧化钙(CaO)     1％～20％；
氧化锌(ZnO)     1％～15％；
氧化镁(MgO)     1％～10％。
所述有机高分子材料是环氧树脂、有机硅树脂、聚酯树脂、酚醛树脂中的一种。
本发明的第四个技术问题通过以下技术方案予以解决；
这种内电极与端电极直接连接的多层片式压敏电阻的制造方法，包括以下步骤：
(一)配制浆料
(1)将压敏电阻膜的材料组分及其重量百分比分别是：
氧化锌(ZnO)      70.00％～97.00％；
氧化铋(Bi2O3)    0.01％～20.00％；
氧化钴(Co2O3)    0.01％～18.00％；
碳酸锰(MnCO3)    0.01％～18.00％；
氧化铌(Nb2O5)    0.02％～16.00％；
氧化钛(TiO2 )    0.01％～15.00％；
氧化铬(Cr2O3)    0.01％～13.00％；
氧化镍(Ni2O3)    0.01％～13.00％；
氧化锑(Sb2O3)    0.01％～13.00％；
氧化硼(B2O3)     0.01％～10.00％；
氧化铝(Al2O3)    0.001％～5.000％混合、球磨，制成浆料；
(2)将内电极的材料组分及其重量百分比分别是：
银(Ag)  50％～100％；
钯(Pd)  0％～50％混合制成浆料；
(3)将玻璃绝缘材料、有机高分子绝缘材料中的一种制成浆料，
所述玻璃绝缘材料的材料组分及其重量百分比分别是：
氧化硅(SiO2)  40％～80％；
氧化铝(Al2O3)   10％～35％；
氧化硼(B2O3)    5％～20％；
氧化钙(CaO)     1％～20％；
氧化锌(ZnO)     1％～15％；
氧化镁(MgO)1％～10％混合制成浆料；
所述有机高分子绝缘材料是环氧树脂、有机硅树脂、聚酯树脂、酚醛树脂中的一种；
(二)迭层
将压敏电阻膜浆料采用包括流延、印刷方式制作基片下基板的单层压敏电阻膜；
将内电极银钯浆料采用印刷方式在下基板上制作设定图案的内电极；
将内电极银钯浆料采用包括烘干、晾干方式干燥；
在有设定图案的内电极表面采用包括流延、印刷方式制作中间单层压敏电阻膜；
根据压敏电阻基片中内电极图案的个数重复以上步骤继续制作内电极、中间单层压敏电阻膜；
最后将压敏电阻膜浆料采用包括流延、印刷方式在上述迭层的表面制作基片上基板的单层压敏电阻膜；
(三)切割
将迭层压敏电阻基片切割成符合产品标准外形尺寸，制成单只压敏电阻基片；
(四)排胶
将切割后的压敏电阻基片放置在排胶炉内排除其中的有机成分，排胶温度为100℃～500℃，排胶时间为12小时～36小时；
(五)烧结
将排胶后的压敏电阻基片放置在烧结炉内烧结成瓷体，烧结温度为1000℃～1200℃，烧结时间为0.5小时～5.0小时；
(六)基片绝缘浆料表面处理
将绝缘材料浆料采用印刷或浸入或喷雾涂覆方式涂覆在烧结成的瓷体表面，迭层压敏电阻基片两端部位和内电极表面除外；
将绝缘材料浆料采用包括烘干、晾干方式干燥；
将干燥后的表面有绝缘材料浆料的迭层压敏电阻基片放置在烧结/固化炉内烧结/固化成绝缘层，烧结/固化温度为400℃～1000℃/30℃～300℃，烧结/固化时间为0.1小时～4.0小时/0.16小时～1.50小时；
(七)制作两端电极
将烧结后的单只压敏电阻基片两端部位表面采用浸渍沾银方式涂覆电极浆料封端制作两端电极，烧银温度为500℃～900℃，烧银时间为0.16小时～2.00小时；
(八)电镀
将制作的两端电极依次电镀镍、锡，即制得成品。
本发明的第五个技术问题通过以下技术方案予以解决；
这种多层片式压敏电阻，包括两个端电极、一个下基板和一个上基板。
这种多层片式压敏电阻的特点是：
所述上、下基板之间设有由重叠的多层包括内电极和压敏电阻膜的片式压敏电阻单元组成的压敏电阻基片；
在上、下基板表面设有绝缘层；
所述压敏电阻基片的两端分别与两个端电极直接连接；
各个片式压敏电阻单元的一端的内电极与相应一端的端电极直接连接，各个片式压敏电阻单元的另一端的内电极与相应另一端的端电极直接连接。
本发明的第五个技术问题通过以下进一步的技术方案予以解决；
所述压敏电阻膜的材料组分及其重量百分比分别是：
氧化锌(ZnO)     70.00％～97.00％；
氧化铋(Bi2O3)   0.01％～20.00％；
氧化钴(Co2O3)   0.01％～18.00％；
碳酸锰(MnCO3)   0.01％～18.00％；
氧化铌(Nb2O5)   0.02％～16.00％；
氧化钛(TiO2)    0.01％～15.00％；
氧化铬(Cr2O3)   0.01％～13.00％；
氧化镍(Ni2O3)   0.01％～13.00％；
氧化锑(Sb2O3)   0.01％～13.00％；
氧化硼(B2O3)    0.01％～10.00％；
氧化铝(Al2O3)   0.001％～5.000％。
所述内电极的材料组分及其重量百分比分别是：
银(Ag)  50％～100％；
钯(Pd)  0％～50％。
所述绝缘层是玻璃绝缘层、有机高分子材料绝缘层中的一种，
所述玻璃绝缘层的材料组分及其重量百分比分别是：
氧化硅(SiO2)  40％～80％；
氧化铝(Al2O3) 10％～35％；
氧化硼(B2O3)  5％～20％；
氧化钙(CaO)   1％～20％；
氧化锌(ZnO)   1％～15％；
氧化镁(MgO)   1％～10％。
所述有机高分子材料是环氧树脂、有机硅树脂、聚酯树脂、酚醛树脂中的一种。
本发明的第六个技术问题通过以下技术方案予以解决；
这种端电极与压敏电阻基片直接连接的多层片式压敏电阻的制造方法，包括以下步骤：
(一)配制浆料
(1)将压敏电阻膜的材料组分及其重量百分比分别是：
氧化锌(ZnO)    70.00％～97.00％；
氧化铋(Bi2O3)  0.01％～20.00％；
氧化钴(Co2O3)  0.01％～18.00％；
碳酸锰(MnCO3)  0.01％～18.00％；
氧化铌(Nb2O5)  0.02％～16.00％；
氧化钛(TiO2)   0.01％～15.00％；
氧化铬(Cr2O3)  0.01％～13.00％；
氧化镍(Ni2O3)  0.01％～13.00％；
氧化锑(Sb2O3)  0.01％～13.00％；
氧化硼(B2O3)   0.01％～10.00％；
氧化铝(Al2O3)  0.001％～5.000％混合、球磨，制成浆料；
(2)将内电极的材料组分及其重量百分比分别是：
银(Ag)  50％～100％；
钯(Pd)  0％～50％混合制成浆料；
(3)将玻璃绝缘材料、有机高分子绝缘材料中的一种制成浆料，
所述玻璃绝缘材料的材料组分及其重量百分比分别是：
氧化硅(SiO2)           40％～80％；
氧化铝(Al2O3)          10％～35％；
氧化硼(B2O3)           5％～20％；
氧化钙(CaO)            1％～20％；
氧化锌(ZnO)            1％～15％；
氧化镁(MgO)            1％～10％混合制成浆料；
所述有机高分子绝缘材料是环氧树脂、有机硅树脂、聚酯树脂、酚醛树脂中的一种；
(二)迭层
将压敏电阻膜浆料采用包括流延、印刷方式制作基片下基板的单层压敏电阻膜；
将内电极银钯浆料采用印刷方式在下基板上制作设定图案的内电极；
将内电极银钯浆料采用包括烘干、晾干方式干燥；
在有设定图案的内电极表面采用包括流延、印刷方式制作中间单层压敏电阻膜；
根据压敏电阻基片中内电极图案的个数重复以上步骤继续制作内电极、中间单层压敏电阻膜；
最后将压敏电阻膜浆料采用包括流延、印刷方式在上述迭层的表面制作基片上基板的单层压敏电阻膜；
(三)切割
将迭层压敏电阻基片切割成符合产品标准外形尺寸，制成单只压敏电阻基片；
(四)排胶
将切割后的压敏电阻基片放置在排胶炉内排除其中的有机成分，排胶温度为100℃～500℃，排胶时间为12小时～36小时；
(五)烧结
将排胶后的压敏电阻基片放置在烧结炉内烧结成瓷体，烧结温度为1000℃～1200℃，烧结时间为0.5小时～5.0小时；
(六)制作两端电极
将烧结后的单只压敏电阻基片两端部位表面采用浸渍沾银方式涂覆电极浆料封端制作两端电极，烧银温度为500℃～900℃，烧银时间为0.16小时～2.00小时；
(七)基片绝缘浆料表面处理
将绝缘材料浆料采用印刷或浸入或喷雾涂覆方式涂覆在烧结成的瓷体表面，迭层压敏电阻基片两端部位和内电极表面除外；
将绝缘材料浆料采用包括烘干、晾干方式干燥；
将干燥后的表面有绝缘材料浆料的迭层压敏电阻基片放置在烧结/固化炉内烧结/固化成绝缘层，烧结/固化温度为400℃～1000℃/30℃～300℃，烧结/固化时间为0.1小时～4.0小时/0.16小时～1.50小时；
(八)电镀
将制作的两端电极依次电镀镍、锡，即制得成品。
本发明与现有技术对比的有益效果如下：本发明对多层片式压敏电阻除端电极外的表面进行绝缘处理，形成的绝缘层致密均匀、不吸水、耐湿性强，使产品焊接于电路后的性能不受环境因素影响，而且在除端电极外的表面进行绝缘处理后，对多层片式压敏电阻的端电极的表面进行电镀镍、锡处理，不仅提高了产品在电路中使用的可焊接性和焊接的可靠性，不必采用可焊锡膏，可以降低成本，尤其适宜大批量生产。
附图说明
下面对照附图并结合具体实施方式对本发明进行说明。
图1是本发明的多层片式压敏电阻的结构示意图；
图2是本发明的多层片式压敏电阻的基片结构示意图；
图3是本发明的实施例1：内电极与端电极之间存在绝缘层的压敏电阻结构示意图；
图4是本发明的具体实施方式二：内电极与端电极直接连接的压敏电阻结构示意图；
图5是本发明的具体实施方式三：端电极与压敏电阻基片直接连接的压敏电阻结构示意图。
具体实施方式
如图1、2所示的多层片式压敏电阻，包括两个端电极1、一个下基板6和一个上基板5。上、下基板5、6之间设有由重叠的多层包括内电极2和压敏电阻膜7的片式压敏电阻单元组成的压敏电阻基片3。在上、下基板5、6表面，以及内电极2与端电极1之间设有绝缘层4。
实施例1：内电极与端电极之间存在绝缘层的多层片式压敏电阻。
如图3所示的内电极与端电极之间存在绝缘层的压敏电阻，由压敏电阻基片3、封端电极8、玻璃绝缘层4和端电极1组成。
在压敏电阻基片3的两端设有分别与一个端电极1相连接的封端电极8，各个片式压敏电阻单元的一端的内电极2与相应一端的封端电极8相连接，各个片式压敏电阻单元的另一端的内电极2与相应另一端的封端电极8相连接。
其制造方法，包括以下步骤：
(一)配制浆料
(1)将压敏电阻膜的材料组分及其重量百分比分别是：
氧化锌(ZnO)     83.70％；
氧化铋(Bi2O3)   4.70％；
氧化钴(Co2O3)   1.32％；
碳酸锰(MnCO3)  2.38％；
氧化铌(Nb2O5)  1.20％；
氧化钛(TiO2)   1.64％；
氧化铬(Cr2O3)  0.80％；
氧化镍(Ni2O3)  1.24％；
氧化锑(Sb2O3)  2.66％；
氧化硼(B2O3)   0.35％；
氧化铝(Al2O3)  0.01％混合、球磨，制成浆料；
(2)将内电极的材料组分及其重量百分比分别是60％的银(Ag)和40％钯(Pd)混合制成浆料；
(3)将玻璃绝缘材料制成浆料，所述玻璃绝缘材料的材料组分及其重量百分比分别是：
氧化硅(SiO2)   54％；
氧化铝(A12O3)  18％；
氧化硼(B2O3)   13％；
氧化钙(CaO)    5％；
氧化锌(ZnO)    8％；
氧化镁(MgO)    2％混合制成浆料；
(二)迭层
将压敏电阻膜浆料采用包括流延、印刷方式制作基片下基板的单层压敏电阻膜；
两端部将内电极银钯浆料采用印刷方式在下基板上制作设定图案的内电极；
将内电极银钯浆料采用包括烘干、晾干方式干燥；
在有设定图案的内电极表面采用包括流延、印刷方式制作中间单层压敏电阻膜；
根据压敏电阻基片中内电极图案的个数重复以上步骤继续制作内电极、中间单层压敏电阻膜；
最后将压敏电阻膜浆料采用包括流延、印刷方式在上述迭层的表面制作基片上基板的单层压敏电阻膜；
(三)切割
将迭层压敏电阻基片切割成符合产品标准外形尺寸，制成单只压敏电阻基片；
(四)排胶
将切割后的压敏电阻基片放置在排胶炉内排除其中的有机成分，排胶温度为380℃，排胶时间为24小时；
(五)烧结
将排胶后的压敏电阻基片放置在烧结炉内烧结成瓷体，烧结温度为1120℃，烧结时间为2小时；
(六)制作封端电极
将烧结后的单只压敏电阻基片两端部位表面采用浸渍沾银方式涂覆电极浆料封端制作封端电极2，烧银温度为780℃，烧银时间为1小时；
(七)基片绝缘浆料表面处理
将绝缘材料浆料采用印刷或浸入或喷雾涂覆方式涂覆在烧结成的瓷体表面，迭层压敏电阻基片两端部位和内电极表面除外；
将绝缘材料浆料采用包括烘干、晾干方式干燥；
将干燥后的表面处理有绝缘浆料的压敏电阻基片放置在烧结炉内烧结成绝缘层，烧结温度为950℃，烧结时间为2小时；
(八)制作两端电极
将烧结后的单只压敏电阻基片两端部位表面采用浸渍沾银方式涂覆电极浆料封端制作两端电极，烧银温度为780℃，烧银时间为1小时；
(九)电镀
将制作的两端电极依次电镀镍、锡，即制得成品。
实施例2：内电极与端电极直接连接的多层片式压敏电阻。
如图4所示的内电极与端电极直接连接的压敏电阻，由压敏电阻基片3、玻璃绝缘层4和端电极1组成。
各个片式压敏电阻单元的一端的内电极与相应一端的端电极1直接连接，各个片式压敏电阻单元的另一端的内电极与相应另一端的端电极1直接连接。
其制造方法，包括以下步骤：
(一)配制浆料，同实施例1的(一)；
(二)迭层，同实施例1的(二)；
(三)切割，同实施例1的(三)；
(四)排胶，同实施例1的(四)；
(五)烧结，同实施例1的(五)；
(六)基片绝缘浆料表面处理，同实施例1的(七)
(七)制作两端电极
将烧结后的单只压敏电阻基片两端部位表面采用浸渍沾银方式涂覆电极浆料封端制作两端电极，烧银温度为780℃，烧银时间为1小时；
(八)电镀，同实施例1的(九)。
实施例3：端电极与压敏电阻基片直接连接的多层片式压敏电阻。
如图5所示的端电极与压敏电阻基片直接连接的压敏电阻，由压敏电阻基片3、有机材料绝缘层9和端电极1组成。
压敏电阻基片的两端分别与两个端电极1直接连接；
各个片式压敏电阻单元的一端的内电极与相应一端的端电极1直接连接，各个片式压敏电阻单元的另一端的内电极与相应另一端的端电极1直接连接。
其制造方法，包括以下步骤：
(一)配制浆料
(1)将压敏电阻膜的材料制成浆料，同实施例1的(一)(1)；
(2)将内电极的材料制成浆料，同实施例1的(一)(2)；
(3)将有机高分子绝缘材料制成浆料，所述有机高分子绝缘材料是环氧树脂；
(二)迭层，同实施例1的(二)；
(三)切割，同实施例1的(三)；
(四)排胶，同实施例1的(四)；
(五)烧结，同实施例1的(五)；
(六)制作两端电极，同实施例2的(七)；
(七)基片绝缘浆料表面处理
将绝缘材料浆料采用印刷或浸入或喷雾涂覆方式涂覆在烧结成的
瓷体表面，迭层压敏电阻基片两端部位和内电极表面除外；
将绝缘材料浆料采用包括烘干、晾干方式干燥；
将干燥后的表面有绝缘材料浆料的迭层压敏电阻基片放置在固化炉内固化成绝缘层，固化温度为150℃，固化时间为1小时；
(八)电镀，同实施例1的(九)。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，只是做出若干简单推演或替换，都应当视为属于本发明由所提交的权利要求书确定的专利保护范围。

Claims (11)

1.一种多层片式压敏电阻，包括两个端电极、一个下基板和一个上基板，其特征在于：
所述上、下基板之间设有由重叠的多层包括内电极和压敏电阻膜的片式压敏电阻单元组成的压敏电阻基片；
在上、下基板表面，以及内电极与端电极之间设有绝缘层；
在所述压敏电阻基片的两端设有分别与一个端电极相连接的封端电极；
各个片式压敏电阻单元的一端的内电极与相应一端的封端电极相连接，各个片式压敏电阻单元的另一端的内电极与相应另一端的封端电极相连接。
2.根据权利要求1所述的多层片式压敏电阻，其特征在于：
所述压敏电阻膜的材料组分及其重量百分比分别是：
氧化锌(ZnO)    70.00％～97.00％；
氧化铋(Bi2O3)  0.01％～20.00％；
氧化钴(Co2O3)  0.01％～18.00％；
碳酸锰(MnCO3)  0.01％～18.00％；
氧化铌(Nb2O5)  0.02％～16.00％；
氧化钛(TiO2)   0.01％～15.00％；
氧化铬(Cr2O3)  0.01％～13.00％；
氧化镍(Ni2O3)  0.01％～13.00％；
氧化锑(Sb2O3)  0.01％～13.00％；
氧化硼(B2O3)   0.01％～10.00％；
氧化铝(Al2O3)  0.001％～5.000％。
3.根据权利要求1或2所述的多层片式压敏电阻，其特征在于：
所述内电极的材料组分及其重量百分比分别是：
银(Ag)  50％～100％；
钯(Pd)  0％～50％。
4.根据权利要求3所述的多层片式压敏电阻，其特征在于：
所述绝缘层是玻璃绝缘层、有机高分子材料绝缘层中的一种，
所述玻璃绝缘层的材料组分及其重量百分比分别是：
氧化硅(SiO2)   40％～80％；
氧化铝(Al2O3)  10％～35％；
氧化硼(B2O3)   5％～20％；
氧化钙(CaO)    1％～20％；
氧化锌(ZnO)    1％～15％；
氧化镁(MgO)    1％～10％；
所述有机高分子材料是环氧树脂、有机硅树脂、聚酯树脂、酚醛树脂中的一种。
5.一种内电极与端电极之间存在玻璃绝缘层的多层片式压敏电阻的制造方法，包括以下步骤：
(一)配制浆料
(1)将压敏电阻膜的材料组分及其重量百分比分别是：
氧化锌(ZnO)    70.00％～97.00％；
氧化铋(Bi2O3)  0.01％～20.00％；
氧化钴(Co2O3)  0.01％～18.00％；
碳酸锰(MnCO3)  0.01％～18.00％；
氧化铌(Nb2O5)  0.02％～16.00％；
氧化钛(TiO2)   0.01％～15.00％；
氧化铬(Cr2O3)  0.01％～13.00％；
氧化镍(Ni2O3)  0.01％～13.00％；
氧化锑(Sb2O3)  0.01％～13.00％；
氧化硼(B2O3)   0.01％～10.00％；
氧化铝(Al2O3)  0.001％～5.000％混合、球磨，制成浆料；
(2)将内电极的材料组分及其重量百分比分别是：
银(Ag)  50％～100％；
钯(Pd)  0％～50％混合制成浆料；
(3)将玻璃绝缘材料、有机高分子绝缘材料中的一种制成浆料，
所述玻璃绝缘材料的材料组分及其重量百分比分别是：
氧化硅(SiO2)   40％～80％；
氧化铝(Al2O3)  10％～35％；
氧化硼(B2O3)   5％～20％；
氧化钙(CaO)    1％～20％；
氧化锌(ZnO)    1％～15％；
氧化镁(MgO)    1％～10％混合制成浆料；
所述有机高分子绝缘材料是环氧树脂、有机硅树脂、聚酯树脂、酚醛树脂中的一种；
(二)迭层
将压敏电阻膜浆料采用包括流延、印刷方式制作基片下基板的单层压敏电阻膜；
两端部将内电极银钯浆料采用印刷方式在下基板上制作设定图案的内电极；
将内电极银钯浆料采用包括烘干、晾干方式干燥；
在有设定图案的内电极表面采用包括流延、印刷方式制作中间单层压敏电阻膜；
根据压敏电阻基片中内电极图案的个数重复以上步骤继续制作内电极、中间单层压敏电阻膜；
最后将压敏电阻膜浆料采用包括流延、印刷方式在上述迭层的表面制作基片上基板的单层压敏电阻膜；
(三)切割
将迭层压敏电阻基片切割成符合产品标准外形尺寸，制成单只压敏电阻基片；
(四)排胶
将切割后的压敏电阻基片放置在排胶炉内排除其中的有机成分，排胶温度为100℃～500℃，排胶时间为12小时～36小时；
(五)烧结
将排胶后的压敏电阻基片放置在烧结炉内烧结成瓷体，烧结温度为1000℃～1200℃，烧结时间为0.5小时～5.0小时；
(六)制作封端电极
将烧结后的单只压敏电阻基片两端部位表面采用浸渍沾银方式涂覆电极浆料封端制作封端电极，烧银温度为500℃～900℃，烧银时间为0.16小时～2.00小时；
(七)基片绝缘浆料表面处理
将绝缘材料浆料采用印刷或浸入或喷雾涂覆方式涂覆在烧结成的瓷体表面，迭层压敏电阻基片两端部位和内电极表面除外；
将绝缘材料浆料采用包括烘干、晾干方式干燥；
将干燥后的表面有绝缘材料浆料的迭层压敏电阻基片放置在烧结/固化炉内烧结/固化成绝缘层，烧结/固化温度为400℃～1000℃/30℃～300℃，烧结/固化时间为0.1小时～4.0小时/0.16小时～1.50小时；
(八)制作两端电极
将烧结后的单只压敏电阻基片两端部位表面采用浸渍沾银方式涂覆电极浆料封端制作两端电极，烧银温度为500℃～900℃，烧银时间为0.16小时～2.00小时；
(九)电镀
将制作的两端电极依次电镀镍、锡，即制得成品。
6.一种多层片式压敏电阻，包括两个端电极、一个下基板和一个上基板，其特征在于：
所述上、下基板之间设有由重叠的多层包括内电极和压敏电阻膜的片式压敏电阻单元组成的压敏电阻基片；
在上、下基板表面设有绝缘层；
各个片式压敏电阻单元的一端的内电极与相应一端的端电极直接连接，各个片式压敏电阻单元的另一端的内电极与相应另一端的端电极直接连接。
7.根据权利要求6所述的多层片式压敏电阻，其特征在于：
所述压敏电阻膜的材料组分及其重量百分比分别是：
氧化锌(ZnO)   70.00％～97.00％；
氧化铋(Bi2O3)  0.01％～20.00％；
氧化钴(Co2O3)  0.01％～18.00％；
碳酸锰(MnCO3)  0.01％～18.00％；
氧化铌(Nb2O5)  0.02％～16.00％；
氧化钛(TiO2)   0.01％～15.00％；
氧化铬(Cr2O3)  0.01％～13.00％；
氧化镍(Ni2O3)  0.01％～13.00％；
氧化锑(Sb2O3)  0.01％～13.00％；
氧化硼(B2O3)   0.01％～10.00％；
氧化铝(Al2O3)  0.001％～5.000％；
所述内电极的材料组分及其重量百分比分别是：
银(Ag)  50％～100％；
钯(Pd)  0％～50％；
所述绝缘层是玻璃绝缘层、有机高分子材料绝缘层中的一种，
所述玻璃绝缘层的材料组分及其重量百分比分别是：
氧化硅(SiO2)   40％～80％；
氧化铝(Al2O3)  10％～35％；
氧化硼(B2O3)   5％～20％；
氧化钙(CaO)    1％～20％；
氧化锌(ZnO)    1％～15％；
氧化镁(MgO)    1％～10％；
所述有机高分子材料是环氧树脂、有机硅树脂、聚酯树脂、酚醛树脂中的一种。
8，一种内电极与端电极直接连接的多层片式压敏电阻的制造方法，包括以下步骤：
(一)配制浆料
(1)将压敏电阻膜的材料组分及其重量百分比分别是：
氧化锌(ZnO)    70.00％～97.00％；
氧化铋(Bi2O3)  0.01％～20.00％；
氧化钴(Co2O3)  0.01％～18.00％；
碳酸锰(MnCO3)  0.01％～18.00％；
氧化铌(Nb2O5)  0.02％～16.00％；
氧化钛(TiO2)   0.01％～15.00％；
氧化铬(Cr2O3)  0.01％～13.00％；
氧化镍(Ni2O3)  0.01％～13.00％；
氧化锑(Sb2O3)  0.01％～13.00％；
氧化硼(B2O3)   0.01％～10.00％；
氧化铝(Al2O3)  0.001％～5.000％混合、球磨，制成浆料；
(2)将内电极的材料组分及其重量百分比分别是：
银(Ag)  50％～100％；
钯(Pd)  0％～50％混合制成浆料；
(3)将玻璃绝缘材料、有机高分子绝缘材料中的一种制成浆料，
所述玻璃绝缘材料的材料组分及其重量百分比分别是：
氧化硅(SiO2)   40％～80％；
氧化铝(Al2O3)  10％～35％；
氧化硼(B2O3)   5％～20％；
氧化钙(CaO)    1％～20％；
氧化锌(ZnO)    1％～15％；
氧化镁(MgO)    1％～10％混合制成浆料；
所述有机高分子绝缘材料是环氧树脂、有机硅树脂、聚酯树脂、酚醛树脂中的一种；
(二)迭层
将压敏电阻膜浆料采用包括流延、印刷方式制作基片下基板的单层压敏电阻膜；
将内电极银钯浆料采用印刷方式在下基板上制作设定图案的内电极；
将内电极银钯浆料采用包括烘干、晾干方式干燥；
在有设定图案的内电极表面采用包括流延、印刷方式制作中间单层压敏电阻膜；
根据压敏电阻基片中内电极图案的个数重复以上步骤继续制作内电极、中间单层压敏电阻膜；
最后将压敏电阻膜浆料采用包括流延、印刷方式在上述迭层的表面制作基片上基板的单层压敏电阻膜；
(三)切割
将迭层压敏电阻基片切割成符合产品标准外形尺寸，制成单只压敏电阻基片；
(四)排胶
将切割后的压敏电阻基片放置在排胶炉内排除其中的有机成分，排胶温度为100℃～500℃，排胶时间为12小时～36小时；
(五)烧结
将排胶后的压敏电阻基片放置在烧结炉内烧结成瓷体，烧结温度为1000℃～1200℃，烧结时间为0.5小时～5.0小时；
(六)基片绝缘浆料表面处理
将绝缘材料浆料采用印刷或浸入或喷雾涂覆方式涂覆在烧结成的瓷体表面，迭层压敏电阻基片两端部位和内电极表面除外；
将绝缘材料浆料采用包括烘干、晾干方式干燥；
将干燥后的表面有绝缘材料浆料的迭层压敏电阻基片放置在烧结/固化炉内烧结/固化成绝缘层，烧结/固化温度为400℃～1000℃/30℃～300℃，烧结/固化时间为0.1小时～4.0小时/0.16小时～1.50小时；
(七)制作两端电极
将烧结后的单只压敏电阻基片两端部位表面采用浸渍沾银方式涂覆电极浆料封端制作两端电极，烧银温度为500℃～900℃，烧银时间为0.16小时～2.00小时；
(八)电镀
将制作的两端电极依次电镀镍、锡，即制得成品。
9.一种多层片式压敏电阻，包括两个端电极、一个下基板和一个上基板，其特征在于：
所述上、下基板之间设有由重叠的多层包括内电极和压敏电阻膜的片式压敏电阻单元组成的压敏电阻基片；
在上、下基板表面设有绝缘层；
所述压敏电阻基片的两端分别与两个端电极直接连接；
各个片式压敏电阻单元的一端的内电极与相应一端的端电极直接连接，各个片式压敏电阻单元的另一端的内电极与相应另一端的端电极直接连接。
10.根据权利要求9所述的多层片式压敏电阻，其特征在于：
所述压敏电阻膜的材料组分及其重量百分比分别是：
氧化锌(ZnO)   70.00％～97.00％；
氧化铋(Bi2O3)  0.01％～20.00％；
氧化钴(Co2O3)  0.01％～18.00％；
碳酸锰(MnCO3)  0.01％～18.00％；
氧化铌(Nb2O5)  0.02％～16.00％；
氧化钛(TiO2)   0.01％～15.00％；
氧化铬(Cr2O3)  0.01％～13.00％；
氧化镍(Ni2O3)  0.01％～13.00％；
氧化锑(Sb2O3)  0.01％～13.00％；
氧化硼(B2O3)   0.01％～10.00％；
氧化铝(Al2O3)  0.001％～5.000％；
所述内电极的材料组分及其重量百分比分别是：
银(Ag)  50％～100％；
钯(Pd)  0％～50％；
所述绝缘层是玻璃绝缘层、有机高分子材料绝缘层中的一种，
所述玻璃绝缘层的材料组分及其重量百分比分别是：
氧化硅(SiO2)   40％～80％；
氧化铝(Al2O3)  10％～35％；
氧化硼(B2O3)   5％～20％；
氧化钙(CaO)    1％～20％；
氧化锌(ZnO)    1％～15％；
氧化镁(MgO)    1％～10％；
所述有机高分子材料是环氧树脂、有机硅树脂、聚酯树脂、酚醛树脂中的一种。
11.一种端电极与元件基片直接连接的多层片式压敏电阻的制造方法，包括以下步骤：
(一)配制浆料
(1)将压敏电阻膜的材料组分及其重量百分比分别是：
氧化锌(ZnO)    70.00％～97.00％；
氧化铋(Bi2O3)  0.01％～20.00％；
氧化钴(Co2O3)  0.01％～18.00％；
碳酸锰(MnCO3)  0.01％～18.00％；
氧化铌(Nb2O5)  0.02％～16.00％；
氧化钛(TiO2)   0.01％～15.00％；
氧化铬(Cr2O3)  0.01％～13.00％；
氧化镍(Ni2O3)  0.01％～13.00％；
氧化锑(Sb2O3)  0.01％～13.00％；
氧化硼(B2O3)   0.01％～10.00％；
氧化铝(Al2O3)  0.001％～5.000％混合、球磨，制成浆料；
(2)将内电极的材料组分及其重量百分比分别是：
银(Ag)  50％～100％；
钯(Pd)  0％～50％混合制成浆料；
(3)将玻璃绝缘材料、有机高分子绝缘材料中的一种制成浆料，
所述玻璃绝缘材料的材料组分及其重量百分比分别是：
氧化硅(SiO2)  40％～80％；
氧化铝(Al2O3) 10％～35％；
氧化硼(B2O3)  5％～20％；
氧化钙(CaO)   1％～20％；
氧化锌(ZnO)   1％～15％；
氧化镁(MgO)   1％～10％混合制成浆料；
所述有机高分子绝缘材料是环氧树脂、有机硅树脂、聚酯树脂、酚醛树脂中的一种；
(二)迭层
将压敏电阻膜浆料采用包括流延、印刷方式制作基片下基板的单层压敏电阻膜；
将内电极银钯浆料采用印刷方式在下基板上制作设定图案的内电极；
将内电极银钯浆料采用包括烘干、晾干方式干燥；
在有设定图案的内电极表面采用包括流延、印刷方式制作中间单层压敏电阻膜；
根据压敏电阻基片中内电极图案的个数重复以上步骤继续制作内电极、中间单层压敏电阻膜；
最后将压敏电阻膜浆料采用包括流延、印刷方式在上述迭层的表面制作基片上基板的单层压敏电阻膜；
(三)切割
将迭层压敏电阻基片切割成符合产品标准外形尺寸，制成单只压敏电阻基片；
(四)排胶
将切割后的压敏电阻基片放置在排胶炉内排除其中的有机成分，排胶温度为100℃～500℃，排胶时间为12小时～36小时；
(五)烧结
将排胶后的压敏电阻基片放置在烧结炉内烧结成瓷体，烧结温度为1000℃～1200℃，烧结时间为0.5小时～5.0小时；
(六)制作两端电极
将烧结后的单只压敏电阻基片两端部位表面采用浸渍沾银方式涂覆电极浆料封端制作两端电极，烧银温度为500℃～900℃，烧银时间为0.16小时～2.00小时；
(七)基片绝缘浆料表面处理
将绝缘材料浆料采用印刷或浸入或喷雾涂覆方式涂覆在烧结成的瓷体表面，迭层压敏电阻基片两端部位和内电极表面除外；
将绝缘材料浆料采用包括烘干、晾干方式干燥；
将干燥后的表面有绝缘材料浆料的迭层压敏电阻基片放置在烧结/固化炉内烧结/固化成绝缘层，烧结/固化温度为400℃～1000℃/30℃～300℃，烧结/固化时间为0.1小时～4.0小时/0.16小时～1.50小时；
(八)电镀
将制作的两端电极依次电镀镍、锡，即制得成品。
CNB2006100620480A 2006-08-08 2006-08-08 多层片式压敏电阻及其制造方法 Active CN100481279C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100620480A CN100481279C (zh) 2006-08-08 2006-08-08 多层片式压敏电阻及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100620480A CN100481279C (zh) 2006-08-08 2006-08-08 多层片式压敏电阻及其制造方法

Publications (2)

Publication Number Publication Date
CN1909122A CN1909122A (zh) 2007-02-07
CN100481279C true CN100481279C (zh) 2009-04-22

Family

ID=37700181

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100620480A Active CN100481279C (zh) 2006-08-08 2006-08-08 多层片式压敏电阻及其制造方法

Country Status (1)

Country Link
CN (1) CN100481279C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101620902B (zh) * 2009-07-30 2011-06-29 深圳振华富电子有限公司 一种叠层片式压敏电阻网络及其制作方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024541A (zh) * 2010-12-09 2011-04-20 深圳顺络电子股份有限公司 一种多层片式压敏电阻及其制造方法
CN102810372A (zh) * 2012-08-10 2012-12-05 深圳顺络电子股份有限公司 负温度系数热敏电阻及其制备方法
CN104947163A (zh) * 2015-05-15 2015-09-30 西安工程大学 对叠层片式ZnO压敏陶瓷电阻片进行电镀处理的方法
DE102015120640A1 (de) * 2015-11-27 2017-06-01 Epcos Ag Vielschichtbauelement und Verfahren zur Herstellung eines Vielschichtbauelements
CN110911073B (zh) * 2019-11-14 2021-04-23 深圳顺络电子股份有限公司 一种叠层片式压敏电阻及其制作方法
CN112951533B (zh) * 2019-12-10 2022-08-23 广州创天电子科技有限公司 一种高压压敏电阻的制备方法及高压压敏电阻
CN111710488B (zh) * 2020-06-21 2021-10-22 广东风华邦科电子有限公司 一种片式精密电阻器的制备方法
CN114300208A (zh) * 2021-12-24 2022-04-08 杭州光之神科技发展有限公司 一种压敏电阻的散热绝缘保护层的制备方法
CN114361757B (zh) * 2021-12-31 2023-06-02 深圳顺络电子股份有限公司 一种用于制作含悬空端类电子元器件的方法
CN115512916A (zh) * 2022-10-20 2022-12-23 东莞易力禾电子有限公司 一种适用于低温烧结的氧化锌压敏电阻材料及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101620902B (zh) * 2009-07-30 2011-06-29 深圳振华富电子有限公司 一种叠层片式压敏电阻网络及其制作方法

Also Published As

Publication number Publication date
CN1909122A (zh) 2007-02-07

Similar Documents

Publication Publication Date Title
CN100481279C (zh) 多层片式压敏电阻及其制造方法
CN209962815U (zh) 层叠线圈部件
JP5903671B2 (ja) コモンモードノイズフィルター
CN101030476B (zh) 电子部件
CN108364786B (zh) 积层陶瓷电容器及其制造方法
KR101535838B1 (ko) 세라믹 전자부품
CN101350240B (zh) 一种叠层片式压敏电阻器及其制造方法
WO2006003755A1 (ja) 導電性ペースト及びそれを用いたセラミック電子部品
US7211533B2 (en) Oxide porcelain composition, ceramic multilayer substrate, and ceramic electronic component
CN112420386B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN102810372A (zh) 负温度系数热敏电阻及其制备方法
JP5724262B2 (ja) 電子部品
CN102024541A (zh) 一种多层片式压敏电阻及其制造方法
CN109311734B (zh) 感光性玻璃膏、电子部件和电子部件的制造方法
CN102122553B (zh) 卧式结构的低阻值片式负温度系数热敏电阻及其制造方法
CN101937747A (zh) 一种贴片电阻器及其制作方法及通信设备
CN102129899A (zh) 立式结构的低阻值片式负温度系数热敏电阻及其制造方法
JPH03296205A (ja) セラミックコンデンサ
JPH06334282A (ja) セラミック多層基板用グリーンシート
KR20040006445A (ko) 적층 세라믹 커패시터 및 그 전극 조성물
KR100490500B1 (ko) 도금 특성이 우수한 칩부품 및 그 제조방법
KR100940375B1 (ko) 서지 흡수기 및 그의 제조방법
JP2011124403A (ja) 電子部品の製造方法
JP2006093485A (ja) ガラスセラミック基板
CN102945728A (zh) 一种高温焊接溅射电感骨架

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant