CN1841740A - 可控式变容器 - Google Patents
可控式变容器 Download PDFInfo
- Publication number
- CN1841740A CN1841740A CNA2005101350959A CN200510135095A CN1841740A CN 1841740 A CN1841740 A CN 1841740A CN A2005101350959 A CNA2005101350959 A CN A2005101350959A CN 200510135095 A CN200510135095 A CN 200510135095A CN 1841740 A CN1841740 A CN 1841740A
- Authority
- CN
- China
- Prior art keywords
- platform area
- wellblock
- polarity
- integrated circuit
- platform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 229910021332 silicide Inorganic materials 0.000 claims description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 13
- 238000009413 insulation Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 229910001096 P alloy Inorganic materials 0.000 claims description 4
- 229910001199 N alloy Inorganic materials 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 5
- 238000002955 isolation Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 13
- 230000006872 improvement Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000001808 coupling effect Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000008034 disappearance Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000002715 modification method Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910003092 TiS2 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/93—Variable capacitance diodes, e.g. varactors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
- H01L27/0808—Varactor diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本案揭示一种用以改良CMP制程及改良与主动区域电气绝缘的空白区域变容器以及其形成方法，该变容器包含具有一空白区域的一半导体基板，该空白区域包含具有一第一极性的一第一井区；一浅沟渠绝缘(STI)结构，是位于该基板中，以定义含有第一、第二及第三平台区的相邻平台区；以及一第二井区，是具有第二极性，位于具有该第二极性的该第一平台下方，以形成一PN接面界面；其中具有该第一极性的该第二及第三平台区是形成于相邻该第一平台区的每一侧。
Description
技术领域
本发明涉及一种集成电路装置制程，特别是涉及一种用以改良CMP制程的空白基板图案，包含于空白图案内形成可调整式变容器，用于逻辑及混合信号应用。
背景技术
于STI形成过程中，于STI结构形成时的上方STI氧化物的CMP通常造成STI结构上方部分相对于周围基板的浅碟化或优先抛光。
此外，于逻辑及混合信号操作中，装置元件(例如电阻器)形成于主动装置区。先前技术已揭示形成空白区域于活性区域周围，以避免于形成STI结构的CMP程序中的浅碟化效应，以及改良例如于闸电极蚀刻程序中的多晶硅均匀性。
先前技术中的问题是空白基板的形成不利地影响在主动区中形成的装置的电气效能(经由寄生偶合现象)。
因此，于半导体装置集成电路制程中，有必要发展出一种形成空白基板的改良方法，以避免主动装置效能降低。
因此，本发明的目的为提供一种形成空白基板的改良方法，以避免主动装置效能降低，同时克服先前技术的其他缺失及缺点。
由此可见，上述现有的形成空白基板的方法在方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决形成空白基板的方法存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般方法又没有适切的方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种形成空白基板的改良方法，便成了当前业界急需改进的目标。
有鉴于上述现有的形成空白基板的方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的形成空白基板的方法，能够改进一般现有的形成空白基板的方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的形成空白基板的方法存在的缺陷，而提供一种用以改良CMP制程及改良与主动区电绝缘的空白区域变容器及其形成方法，所要解决的技术问题是使其能避免主动装置效能降低，同时克服先前技术的其他缺失及缺点，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种集成电路装置，其包括：一半导体基板，包括具有一第一极性的一第一井区；一浅沟渠绝缘(STI)结构，位于该基板中，以定义含有第一、第二及第三平台区的相邻平台区；以及一第二井区，具有第二极性，位于具有该第二极性的该第一平台下方，以形成一PN接面界面；其中具有该第一极性的该第二及第三平台区是形成于相邻该第一平台区的每一侧。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的集成电路装置，进一步包括用以运送电压信号的电连接线，该电连接线是电连接于个别的第一、第二及第三平台区，以形成一变容器。
前述的集成电路装置，进一步包括用以供应第一极性电压信号通过该第二及第三平台区以及供应第二极性电压至该第一平台区的电连接线，从而调整含有该PN接面界面的空乏区。
前述的集成电路装置，其中该第一井区是经N掺杂，该第二井区是经P掺杂。
前述的集成电路装置，其中相较于在该PN接面界面的该第二井区，该第一平台区的上方部分具有相对较高含量的P掺杂物。
前述的集成电路装置，其中相较于该第一井区，该第二及第三平台区具有相对较高含量的N掺杂物。
前述的集成电路装置，其中该平台区包含由金属硅化物所形成的上方部分。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种集成电路装置，其包括：一半导体基板，包括具有一第一极性的一第一井区；一浅沟渠绝缘(STI)结构，位于该基板中，以定义含有第一、第二及第三平台区的相邻平台区；以及一第二井区，是具有第二极性，位于具有该第二极性的该第一平台下方，以形成一PN接面界面；其中具有该第一极性的该第二及第三平台区是形成于相邻该第一平台区的每一侧；且其中具有用以运送电压信号的电连接线，以连接于个别的第一、第二及第三平台区，从而形成一变容器。
本发明的目的及解决其技术问题采用以下技术方案来实现的。依据本发明提出的一种形成集成电路装置的方法，其包括下列步骤：提供具有一空白区域的一半导体基板，该空白区域包含具有一第一极性的一第一井区；形成一浅沟渠绝缘(STI)结构于该空白区域中，以定义含有第一、第二及第三平台区的相邻平台区；其中具有该第一极性的该第二及第三平台区是形成于相邻该第一平台区的每一侧；以及形成一第二井区，是具有第二极性，位于具有该第二极性的该第一平台下方，以形成一PN接面界面。
前述的形成集成电路装置的方法，一电连接线经形成，用以供应第一极性电压信号通过该第二及第三平台区以及供应第二极性电压至该第一平台区，以调整含有该PN接面界面的空乏区。
前述的形成集成电路装置的方法，其中该第一井区是于STI结构形成的后根据一离子布植程序经N掺杂。
前述的形成集成电路装置的方法，其中相较于该第二井区，该第一平台区的上方部分是根据一离子布植程序掺杂，以具有相对较高含量的P掺杂物。
本发明与现有技术相比具有明显的优点和有益效果。
借由上述技术方案，本发明可控式变容器至少具有下列优点：能避免主动装置效能降低，同时克服先前技术的其他缺失及缺点。
综上所述，本发明特殊结构的可控式变容器，避免主动装置效能降低，同时克服先前技术的其他缺失及缺点。其具有上述诸多的优点及实用价值，并在同类产品及方法中未见有类似的结构设计及方法公开发表或使用而确属创新，其不论在产品结构或制造方法上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的可控式变容器具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1A-1D是在根据本发明一实施例的制造半导体的阶段的具代表性的断面图。
图2是包括本发明若干实施例的流程图。
12：基板 14A、14B：浅沟渠绝缘结构
15：介电衬垫 16：牺牲氧化物层
18A：N-井区 18B：P-井区
18C：PN接面边界线 20A、20B及20C：平台区
22：图案化的光阻层 24A：金属硅化物区
24B：金属硅化物区 24C：金属硅化物区
28A、28B及28C：接触孔 30A、30B及30C：内连接线
32：等效可变电阻电路 PN：PN接面区
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的可控式变容器其具体实施方式、结构、特征及其功效，详细说明如后。
请参阅第图1A，是显示半导体基板12的空白区部分。举例来说，基板12可包含(但不限于)硅、绝缘硅(SOI)、堆叠的SOI(SSOI)、堆叠的绝缘SiGe(S-SiGeOI)、SiGeOI及GeOI以及其组合。应理解可形成具有埋入式通道区的半导体基板。于一较佳实施例中，半导体基板是由较佳具有P型磊晶硅区域的硅所形成。
请再参阅图1A，浅沟渠绝缘(STI)结构14A、14B是经由习知方法于半导体基板12的空白区域中形成，且可平行于含主动区域的主动装置中的STI结构而形成。举例来说，首先将垫氧化物层(未显示)形成于基板12上，接着形成硬光罩氮化物层(未显示)(例如氮化硅及/或氧基氮化硅)，接着形成用以蚀刻STI结构的图案化的光阻层(未显示)，接着进行干式(电浆)蚀刻程序以于半导体基板12中蚀刻出STI开口。接着以非导电材料，例如透过HDP-CVD、LPCVD或PECVD程序沉积的TEOS氧化物或其他氧化硅材料(称为STI氧化物氧化物)，回填STI开口。于以氧化硅回填之前，可视情况以介电衬垫15(例如SiO2、SiN、SiON或其组合)填衬开口。接着可首先进行反相光罩法以回蚀(去除)部分过度沉积的STI氧化物，接着进行STI氧化物CMP程序，以终止于硬光罩层上。借着经由习知的湿式蚀刻法去除硬光罩层及垫氧化物层(例如针对硬光罩为H3PO4，且针对垫氧化物为HF)，接着于半导体基板12表面上成长牺牲氧化物层16。
请再参阅图1A，接着进行习知的深N-井离子布植程序，以于基板12中形成N-井区18A(未显示边界)。举例来说，经由形成图案化的光阻层(未显示)使晶圆制程表面被遮住，以于如所示含有基板12的整个空白区域部分的选择性露出区域下方选择性地于基板中形成N-井区。
请再参阅图1B，于本发明的一重要态样中，根据第二离子布植程序的一P-井区18B形成于平台区20B下方，其是由形成于PN接面区(例如具有接近线18C分开N-井区18A及P-井区(反相井)18B的界面边界)的每一侧上的STI结构14A和14B所定义。举例来说，图案化的光阻层22经形成，以露出平台区20B，且实质上覆盖相邻的STI结构14A和14B，以及相邻的平台区20A及20C。接着经由习知的离子布植程序布植习知的P型掺杂物，以形成具有接近线18C的较低边界的P-井区18B。
于形成P-井区18B之后，较佳于本发明的重要态样中，选择性地(例如使用图案化的光阻层)于平台区20A及20C上方进行接续额外的N型离子布植程序(例如N+布植)，以及选择性地于平台区20B上方进行额外的P型离子布植(例如P+布植)，以于由STI结构14A和14B所定义的个别平台区20A、20B及20C下方的区域中获致所需的掺杂物含量。于离子布植之后，接着进行习知的置入(drive in)程序，例如快速热退火(RTA)，以较佳定义掺杂区域。应可理解于含有逻辑及/或类比装置的主动区域之中形成装置的同时，可进行一或更多个别的离子布植程序。
应可理解板片电阻(Rsh)是存在于介于平台区20A与20B之间的基板N-井区18A中。举例来说，顷发现空白区域内的N-井Rsh成分具有寄生偶合效应，例如与相邻的主动装置区(未显示)产生并联电容及/或电阻，因而降低装置效能。举例来说，顷发现透过寄生偶合效应，此相邻空白区域的N-井主动区域部分(例如18A)中的Rsh成分可转移至较低串联电阻值，例如将电阻器元件的有效串联电阻转移至较低数值达约100％。应可理解于主动区域中的相邻的主动装置可能具有与空白区域部分中实质上相同的结构，而没有反相P-掺杂区18B，例如形成含有供应电压信号至平台区(由STI结构所分开)的电阻元件。
根据本发明的一态样，以嵌入式反相井区(例如嵌入式P-井区18B)形成空白井区(例如经掺杂的N-井区18A)有利地生成PN接面界面(接近线18C)，是适用于绝缘及降低空白区域18A的寄生偶合效应。应理解透过以上概述的类似方法，反相N-井区亦可产生(嵌入)深N-井区内，但个别布植程序的极性(例如N型或P型)相反。
请参阅图1C，于本发明的另一态样中，接着进行习知的自行对准硅化物(salicide)形成法(接在去除牺牲氧化物层16之后)，以于平台区20A、20B及20C的上方部分形成金属硅化物区24A、24B及24C。举例来说，金属硅化物可由硅化钛、硅化钴、硅化镍、硅化钨、硅化铂及类似物形成，最佳者为TiS2、CoS2或NiS。
请参阅图1D，接着经由习知方法形成孔及金属连接线，以形成可调式变容器。举例来说，形成一或更多介电绝缘层(亦称为层间介电层(ILD))26之后，形成与硅化物区24A、24B及24C电连接的接触孔28A、28B及28C。接着经由习知方法，例如镶嵌法或金属线蚀刻法，形成与接触孔相通的内连接线(电极)30A、30B及30C。
有利地，于本发明之一重要态样中，可有利地供应电压信号(例如V+、V-)于平台区20A、20B及20C，以便选择性控制PN接面空乏区(约为PN接面边界线18C附近的虚线PN)的大小，以形成变容器，进而生成可变的N-井区18A Rsh元件，大致为通过信号于N-井区18A的等效可变电阻电路32。
举例来说，藉改变N-井Rsh，可降低或避免主动区装置的寄生偶合效应，以及形成变容器装置，同时仍保留空白区域用以于STI氧化物平坦化程序中改良CMP制程平坦度的利益。藉供应不同电压水准于不同的硅化物接触区，可有利地形成可控式/可调式变容器。举例来说，平台区20A可提供正电压信号(V+)，平台区20C位于相对电接地点，而含有下方PN接面区PN的平台区20B则供应相对负电压(V-)。
因此，本案已揭示一装置及其形成方法。藉改良主动装置区域的CMP抛光，以避免浅碟化效应，可实现根据较佳实施例形成空白区域的方法的优点。此外，根据较佳实施例藉形成反相井区，可降低或避免对于相邻主动区域的寄生偶合效应，使得得以更灵活置放空白区域，从而进一步改良主动装置区域的CMP抛光，以及改良主动区域上的蚀刻程序。再者，藉供应适当的金属内连接线及电压信号，根据较佳实施例所形成的具有嵌入式反相井区的空白区域可有利地发挥可调式变容器的作用，以调整PN接面的空乏区。
请参阅图2，其为包括本发明若干实施例的流程图。于程序201中，提供包括STI结构(定义相邻主动区域的空白平台区)的半导体基板。于程序203中，将深井区(例如N-井)形成于空白区域中。于程序205中，将相反极性(例如P-井)的嵌入井区(反相井区)形成于深井区内，从而于第一空白平台区下方形成PN接面区(例如介于N掺杂的空白平台区)。于程序207中，使空白平台区离子布植(掺杂)个别的P型及N型掺杂物，以形成P+空白平台区，例如第二及第三N+掺杂的平台区(相邻于P+掺杂的第一平台区)。于程序209中，将金属硅化物接触区形成于空白平台区上。于程序211中，将含有电极的金属连接线形成于接触区，以提供可调式电压信号，进行形成变容器。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (12)
1、一种集成电路装置，其特征在于其包括：
一半导体基板，包括具有一第一极性的一第一井区；
一浅沟渠绝缘(STI)结构，位于所述的基板中，以定义包括第一、第二及第三平台区的相邻平台区；以及
一第二井区，具有第二极性，位于具有所述的第二极性的所述的第一平台下方，以形成一PN接面界面；
其中具有所述的第一极性的所述的第二及第三平台区是形成于相邻所述的第一平台区的每一侧。
2、根据权利要求1所述的集成电路装置，其特征在于进一步包括用以运送电压信号的电连接线，所述的电连接线是电连接于个别的第一、第二及第三平台区，以形成一变容器。
3、根据权利要求1所述的集成电路装置，其特征在于进一步包括用以供应第一极性电压信号通过所述的第二及第三平台区以及供应第二极性电压至所述的第一平台区的电连接线，从而调整包括所述的PN接面界面的空乏区。
4、根据权利要求1所述的集成电路装置，其特征在于其中所述的第一井区是经N掺杂，所述的第二井区是经P掺杂。
5、根据权利要求4所述的集成电路装置，其特征在于其中相较于在所述的PN接面界面的所述的第二井区，所述的第一平台区的上方部分具有相对较高含量的P掺杂物。
6、根据权利要求4所述的集成电路装置，其特征在于其中相较于所述的第一井区，所述的第二及第三平台区具有相对较高含量的N掺杂物。
7、根据权利要求1所述的集成电路装置，其特征在于其中所述的平台区包括由金属硅化物所形成的上方部分。
8、一种集成电路装置，其特征在于包括：
一半导体基板，包括具有一第一极性的一第一井区；
一浅沟渠绝缘(STI)结构，位于所述的基板中，以定义包括第一、第二及第三平台区的相邻平台区；以及
一第二井区，具有第二极性，位于具有所述的第二极性的所述的第一平台下方，以形成一PN接面界面；
其中具有所述的第一极性的所述的第二及第三平台区是形成于相邻所述的第一平台区的每一侧；且
其中具有用以运送电压信号的电连接线，以连接于个别的第一、第二及第三平台区，从而形成一变容器。
9、一种形成集成电路装置的方法，其特征在于其包括下列步骤：
提供具有一空白区域的一半导体基板，所述的空白区域包括具有一第一极性的一第一井区；
形成一浅沟渠绝缘(STI)结构于所述的空白区域中，以定义包括第一、第二及第三平台区的相邻平台区；
其中具有所述的第一极性的所述的第二及第三平台区是形成于相邻所述的第一平台区的每一侧；以及
形成一第二井区，具有第二极性，位于具有所述的第二极性的所述的第一平台下方，以形成一PN接面界面。
10、根据权利要求9所述的形成集成电路装置的方法，其特征在于一电连接线经形成，用以供应第一极性电压信号通过所述的第二及第三平台区以及供应第二极性电压至所述的第一平台区，从而调整包括所述的PN接面界面的空乏区。
11、根据权利要求9所述的形成集成电路装置的方法，其特征在于其中所述的第一井区是于STI结构形成之后根据一离子布植程序经N掺杂。
12、根据权利要求9所述的集成电路装置，其特征在于其中相较于所述的第二井区，所述的第一平台区的上方部分是根据一离子布植程序掺杂，以具有相对较高含量的P掺杂物。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/097,743 | 2005-04-01 | ||
| US11/097,743 US7525177B2 (en) | 2005-04-01 | 2005-04-01 | Controllable varactor within dummy substrate pattern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1841740A true CN1841740A (zh) | 2006-10-04 |
| CN100481456C CN100481456C (zh) | 2009-04-22 |
Family
ID=37030666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101350959A Expired - Fee Related CN100481456C (zh) | 2005-04-01 | 2005-12-23 | 一种变容器装置及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7525177B2 (zh) |
| CN (1) | CN100481456C (zh) |
| TW (1) | TWI268625B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101026196B (zh) * | 2006-02-24 | 2011-11-23 | 精工电子有限公司 | 半导体器件以及制造半导体器件的方法 |
| CN113241345A (zh) * | 2021-07-12 | 2021-08-10 | 广州粤芯半导体技术有限公司 | 半导体器件结构及其形成方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7981800B1 (en) * | 2006-08-25 | 2011-07-19 | Cypress Semiconductor Corporation | Shallow trench isolation structures and methods for forming the same |
| US7892942B2 (en) * | 2007-07-09 | 2011-02-22 | Micron Technology Inc. | Methods of forming semiconductor constructions, and methods of forming isolation regions |
| US8053866B2 (en) * | 2009-08-06 | 2011-11-08 | Freescale Semiconductor, Inc. | Varactor structures |
| US8232624B2 (en) * | 2009-09-14 | 2012-07-31 | International Business Machines Corporation | Semiconductor structure having varactor with parallel DC path adjacent thereto |
| US8604542B2 (en) * | 2011-08-23 | 2013-12-10 | Nan Ya Technology Corporation | Circuit structure with conductive and depletion regions to form tunable capacitors and resistors |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7053465B2 (en) * | 2000-11-28 | 2006-05-30 | Texas Instruments Incorporated | Semiconductor varactor with reduced parasitic resistance |
| US6600199B2 (en) * | 2000-12-29 | 2003-07-29 | International Business Machines Corporation | Deep trench-buried layer array and integrated device structures for noise isolation and latch up immunity |
| US6642607B2 (en) * | 2001-02-05 | 2003-11-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| US7518215B2 (en) * | 2005-01-06 | 2009-04-14 | International Business Machines Corporation | One mask hyperabrupt junction varactor using a compensated cathode contact |
-
2005
- 2005-04-01 US US11/097,743 patent/US7525177B2/en not_active Expired - Fee Related
- 2005-12-08 TW TW094143422A patent/TWI268625B/zh not_active IP Right Cessation
- 2005-12-23 CN CNB2005101350959A patent/CN100481456C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101026196B (zh) * | 2006-02-24 | 2011-11-23 | 精工电子有限公司 | 半导体器件以及制造半导体器件的方法 |
| CN113241345A (zh) * | 2021-07-12 | 2021-08-10 | 广州粤芯半导体技术有限公司 | 半导体器件结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI268625B (en) | 2006-12-11 |
| TW200637013A (en) | 2006-10-16 |
| CN100481456C (zh) | 2009-04-22 |
| US20060220181A1 (en) | 2006-10-05 |
| US7525177B2 (en) | 2009-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10916468B2 (en) | Semiconductor device with buried local interconnects | |
| KR101175342B1 (ko) | 다수의 스택화된 하이브리드 배향 층들을 포함하는 반도체 디바이스 및 그 제조 방법 | |
| US9324859B2 (en) | Semiconductor device and method of forming the same | |
| CN1841740A (zh) | 可控式变容器 | |
| JP2002083975A (ja) | フローティングボディ効果を除去するためのボディ接触部を含むｓｏｉ電界効果トランジスタ及びその製造方法。 | |
| US10930765B2 (en) | Method of manufacturing FinFET device with non-recessed STI | |
| CN1806340A (zh) | 用于化学机械研磨平面化的双硅层鳍状场效应晶体管 | |
| CN101346819B (zh) | 具有凹陷场板的半导体器件及其制作方法 | |
| JP2008533705A (ja) | 高電圧コンポーネントを備えた、トレンチ絶縁されたｓｏｉ集積回路へのキャリア基板コンタクトの作製 | |
| CN103489784B (zh) | 具有改良的栅极高度均匀性的半导体装置及其制造方法 | |
| US6159807A (en) | Self-aligned dynamic threshold CMOS device | |
| US7638376B2 (en) | Method for forming SOI device | |
| CN1697155A (zh) | 构造集成电路的方法和相应的集成电路 | |
| CN1219329C (zh) | 具有分离栅的自对准双栅金属氧化物半导体场效应晶体管 | |
| CN100524688C (zh) | 具有前侧接触和垂直沟槽隔离的半导体器件及其制作方法 | |
| CN1499624A (zh) | 具有伪结构的半导体器件 | |
| CN1577888A (zh) | 垂直双沟道绝缘硅晶体管及其制造方法 | |
| CN1300854C (zh) | 镶嵌栅极多台面式金氧半场效应晶体管及其制造方法 | |
| US6677657B2 (en) | High-voltage periphery | |
| CN116913782A (zh) | 复合场板结构的ldmos器件制备方法 | |
| US20040229426A1 (en) | [shallow trench isolation structure and dynamic random access memory, and fabricating methods thereof] | |
| US8963281B1 (en) | Simultaneous isolation trench and handle wafer contact formation | |
| KR100724199B1 (ko) | 에스오아이 소자의 섀로우 트렌치 분리막 형성 방법 | |
| US7714382B2 (en) | Trench gate semiconductor with NPN junctions beneath shallow trench isolation structures | |
| US7635896B2 (en) | SOI device with contact trenches formed during epitaxial growing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090422 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |