CN1841678A - 肖特基二极管及其制造方法 - Google Patents

肖特基二极管及其制造方法 Download PDF

Info

Publication number
CN1841678A
CN1841678A CNA2006100598699A CN200610059869A CN1841678A CN 1841678 A CN1841678 A CN 1841678A CN A2006100598699 A CNA2006100598699 A CN A2006100598699A CN 200610059869 A CN200610059869 A CN 200610059869A CN 1841678 A CN1841678 A CN 1841678A
Authority
CN
China
Prior art keywords
epitaxial loayer
guard ring
conducting material
type
microns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100598699A
Other languages
English (en)
Other versions
CN100594590C (zh
Inventor
马克·杜斯金
布兰卡·克鲁斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN1841678A publication Critical patent/CN1841678A/zh
Application granted granted Critical
Publication of CN100594590C publication Critical patent/CN100594590C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Abstract

能够维持击穿电压使其高于大约250伏的肖特基二极管及其制造方法。一个设置在半导体基片上的外延层的厚度至少约为15微米，杂质浓度范围从每立方厘米大约1×1014个原子到每立方厘米大约1×1015个原子。一个护圈向外延层中延伸大约3微米到大约15微米。在外延层上形成介电材料，并且介电材料的一部分被去除，以使护圈的一部分和外延层位于护圈内的一部分曝露出来。在外延层曝露出来部分上形成导电材料，并且形成与半导体基片的底部表面相接触的导电材料。

Description

肖特基二极管及其制造方法
技术领域
本发明总体上涉及一种半导体设备，更具体地说，涉及一种肖特基二极管。
背景技术
肖特基二极管非常适用于高频应用，因为它们具有很短的反向恢复时间和很低的前向电压，即具有低损耗。但是，它们的击穿电压低于200伏，这限制了它们只能用于低压应用。肖特基二极管典型地包括一种具有高功函数的金属，它与一个在N型导电性基片材料上生长的N型导电外延层相接触。
因此，有利的是需要有一种能够抵御大的反向偏置电压、同时保持低的前向电压降和快速的开关特性的肖特基二极管。另外有利的是需要有一种在成本和时间上具有优势的、与多种肖特基二极管制造方法兼容的肖特基二极管制造方法。
发明内容
本发明通过提供一种击穿电压高于大约250伏的肖特基二极管和用于制造这种肖特基二极管的方法满足了上述需求。根据一个实施例，本发明包括一种用于制造击穿电压至少约为250伏的肖特基二极管的方法。提供了一种具有第一和第二主表面的、第一种导电类型的半导体材料，其中该半导体材料包括一个厚度至少约为16微米的外延层，以及浓度范围从每立方厘米大约1×1014个原子到每立方厘米大约1×1015个原子的杂质，其设置在半导体基片上。在半导体材料中形成第二种导电类型的护圈，其中该护圈从第一主表面开始向半导体材料中延伸大约3微米到大约15微米。在所述护圈上方形成第一介电材料，并在主表面的一部分和护圈上方形成导电的材料。
根据另一个实施例，本发明包括一种用于制造反向击穿电压至少约为250伏的肖特基二极管的方法，该方法包括：提供具有第一和第二主表面的、第一种导电类型的半导体基片。一个外延层从第一主表面开始生长，其中该外延层具有一个表面，厚度至少约为15微米，并且第一种导电类型的杂质的浓度范围是从每立方厘米大约1×1014个原子到每立方厘米大约1×1015个原子。第一层介电材料在所述外延层上形成，并在所述第一层介电材料中形成一个开口，其中所述开口使所述外延层的第一个部分曝露出来。在所述外延层中形成第二种导电类型的护圈。所述护圈从外延层的表面开始向该外延层中延伸大约3微米到大约15微米，其中所述外延层的厚度、所述外延层的杂质浓度、以及所述护圈延伸到外延层中的深度共同作用，以提供至少约为250伏的击穿电压。第一种导电材料设置在外延层的一个部分上的护圈之内，第二种导电材料设置在半导体基片的第二主表面上。
附图说明
通过与所附的图片结合，阅读下面的详细说明，将更好地理解本发明，在附图中相同的附图标记用来表示相同的元件，图中：
图1是根据本发明的第一个实施例的、在最初制造阶段的肖特基二极管的横截面侧视图；
图2是在下一个制造阶段的图1所示肖特基二极管的横截面侧视图；
图3是在下一个制造阶段的图2所示肖特基二极管的横截面侧视图；
图4是在下一个制造阶段的图3所示肖特基二极管的横截面侧视图；
图5是在下一个制造阶段的图4所示肖特基二极管的横截面侧视图；
图6是在下一个制造阶段的图5所示肖特基二极管的横截面侧视图；
图7是在下一个制造阶段的图6所示肖特基二极管的横截面侧视图；
图8是在下一个制造阶段的图7所示肖特基二极管的横截面侧视图；
图9是在下一个制造阶段的图8所示肖特基二极管的横截面侧视图；以及
图10是图9所示肖特基二极管的顶视图。
具体实施方式
总体上，本发明提供了一种反向击穿电压高于大约250伏的肖特基二极管，以及一种用于制造该肖特基二极管的方法。在现有技术中，肖特基二极管包括一种与N型导电材料层相接触的金属，该N型导电材料层设置在N型导电基片上，还包括一个具有P型导电性的护圈，这种肖特基二极管的击穿电压低于200伏。在这些装置中，当击穿电压超过200伏时，它们的开关速度将低得让人不能接受。本发明公开了击穿电压高于大约250伏、同时保持其开关速度的所得到的肖特基二极管的参数组合。这种预想不到的结果允许利用适合于用在高频、低前向电压和高击穿电压应用中的硅来制造肖特基二极管。
图1是根据本发明的第一个实施例的、在最初制造阶段的肖特基二极管10的一部分的横截面侧视图。图1所示的是一种包括单晶半导体基片14的半导体材料12，该半导体基片具有设置在其上的外延层16。外延层16具有一个用作半导体材料12的顶层表面的主表面18，并且基片14具有一个用作半导体材料12的底层表面的主表面20。优选地，半导体基片14和外延层16都是N型导电的，其中半导体基片14中的N型掺杂物或杂质材料的浓度高于外延层16的浓度。根据本发明的一个实施例，外延层16的厚度至少约为15微米(μm)。优选地，基片14用浓度至少为每立方厘米1×1018个原子(原子数/cm3)的磷来掺杂，外延层16用浓度范围从大约1×1014原子数/cm3到大约1×1015原子数/cm3的磷来掺杂。更为优选的是，外延层16用浓度约为5×1014原子数/cm3的磷来掺杂。应当理解，基片14和外延层16的杂质材料并不仅限于磷，也可以是砷、锑或其他具有N型导电性的材料。此外，基片14和外延层16也可以用具有P型导电性的材料来掺杂，而不是用具有N型导电性的材料。还应当理解，基片14是可选的，并可以从半导体元件10中省略。
在外延层16上形成厚度范围从大约20埃()到大约15000的介电材料层22。作为举例，介电层22是由原硅酸四乙酯的分解而形成的TEOS层。其他适当的介电材料包括热生长的氧化物、沉积的氧化物、氮化硅(SiN)、氧氮化硅(SiON)、富氮化硅(SiRN)、碳化硅(SiC)、氢氧化硅碳材料(SiCOH)或类似材料。在介电层22上形成一个光致抗蚀层24，其被构图从而具有使介电层22的一部分曝露出来的开口26。根据一个实施例，开口26具有环形的形状。因此，图1的横截面视图中示出了开口26的两个部分。应当理解，开口26的形状并非对本发明构成限制，即它可以是圆形、三角形、四边形、五边形或其他多边形形状。
现在参考图2，例如使用各向异性的反应性离子腐蚀来对介电层22被曝露出来的部分进行腐蚀。根据一个实施例，外延层16作为腐蚀停止层，其中所述腐蚀在介电层22中形成了一个环形的开口或凹槽30，它将外延层16的一部分曝露出来。应当理解，所述腐蚀既可以是各向同性的腐蚀也可以是各向异性的腐蚀。可以在外延层16的曝露出来的部分上形成一个薄的屏蔽氧化层。作为替代，所述腐蚀可以被终止，以留下一个很薄的介电层22的部分，用作屏蔽氧化层。
现在参考图3，一种P型导电性的杂质材料，例如硼，通过开口30被植入到外延层16曝露出来的部分中，以形成一个护圈32。其他适合的P型导电性杂质材料包括铝、铟等。由于开口30具有环形的形状，因此护圈32的形状也是环形的。作为举例，所植入的硼的剂量范围从每平方厘米大约7×1012个原子(原子数/cm2)到大约3×1014原子数/cm2，其植入能量范围从大约40千电子伏特(KeV)到大约150KeV。形成护圈32的掺杂物从表面18开始向外延层16中至少延伸大约5μm。优选地，护圈32是一个分级的结构。
在外延层32曝露出来的部分上形成一个厚度范围从大约500到大约10000的介电层34。根据一个实施例，护圈32和介电层34相互间同时形成。换句话说，形成护圈32的掺杂物的扩散过程同时也氧化了外延层16曝露出来的部分，从而形成了介电层34。像护圈32一样，介电层34也具有环形的形状。应当注意的是，在形成介电层34的过程中，位于介电层22和外延层16之间的交界处的硅被氧化，从而增加了介电层22的厚度。
现在参考图4，在介电层22和34上设置了一个光致抗蚀层，并对其进行构图以形成一个腐蚀掩模36，该腐蚀掩模的一侧38从介电层34的一个部分开始向上延伸。腐蚀掩模36覆盖了介电层22和34的外围区域，并且没有覆盖介电层22设置在外延层16上护圈32内的部分。
现在参考图5，介电层22和34未由腐蚀掩模36所保护的部分例如使用各向异性反应性离子腐蚀来进行腐蚀。在各向异性腐蚀之后，外延层16的表面18上位于护圈32之内的部分以及护圈32的一部分被曝露出来。尽管所述腐蚀已经被描述为各向异性腐蚀，但这并非对本发明的限制，即也可以采用各向同性腐蚀。
现在参考图6，一个高熔点金属层40，例如铂，被均匀地沉积在外延层16、护圈32、以及介电层22的曝露出来的部分上。适合的高熔点金属包括铂、钨、钛、镍、钴等。高熔点金属层40被加热，从而在所述高熔点金属与硅接触的所有区域内形成金属硅化物(如图7中所示)。高熔点金属层58可以在沉积期间或者在后续的处理步骤中在一个炉中被加热。
现在参考图7，从外延层16位于护圈32内的部分以及护圈32和介电层34侧向相邻的部分开始形成一个金属硅化物层42。在没有硅的区域上的高熔点金属部分保持不发生反应。然后使用本领域技术人员所熟知的方法来去除未发生反应的高熔点金属。应当理解的是，硅化物的种类并未构成对本发明的限制。适合的硅化物包括钛硅化物、铂硅化物、镍硅化物、钨硅化物、钨硅化物、它们的组合等等。还应当理解的是，硅化物层42是一个可选的层，也可以被省略。例如，高熔点金属层40的一部分可以用作导电金属，而高熔点金属层40形成硅化物的部分用作阻隔层。
现在参考图8，在硅化物层42和介电层22上形成一个金属层44。在金属层44上形成了一个电致耐蚀层，并对其进行构图以形成一个腐蚀掩模42，该腐蚀掩模设置在位于硅化物层42上的金属层44部分上、设置在介电层34的其余部分上、以及设置在介电层22与介电层34侧向相邻的部分上。
现在参考图9，金属层44未由腐蚀掩模46所保护的部分被腐蚀，以形成一个环形的金属触点48。结合图10描述了环52、54和56。在基片14的表面20上设置了一个导电材料层50。
现在参考图10，示出了图9所示肖特基二极管10的顶视图。图10所示的是与肖特基二极管10相关的环状或圆环形结构。更具体地说，环形区域52由从金属触点48的外围部分和介电层22的一部分所反射的光而形成。环形区域54由从环形介电层34和设置在介电层34上的触点48部分所反射的光而形成。环形区域56由从与介电层34侧向相邻的护圈32部分和位于护圈32之上或上方的硅化物层42和金属触点48部分所反射的光而形成。
现在应当知道，已经提供了击穿电压高于大约250伏、开关速度低于大约200纳秒的肖特基二极管，以及制造这种肖特基二极管的方法。本发明所述的肖特基二极管提供了上述性能优点，同时使用了常规的半导体工艺来制造。因此，在制造时成本低廉。根据本发明，外延层的厚度与护圈延伸到外延层中的距离相结合，使肖特基二极管的反向击穿电压至少约为250伏。
尽管这里公开了特定的优选实施例和方法，本领域技术人员可以很容易地根据上述公开内容对这些实施例和方法做出各种变化和改进，而不会背离本发明的构思和保护范围。例如，导电材料并不局限为设置在硅化物层上的金属层，也可以是不带有硅化物的金属层，或者也可以是高度掺杂的多晶硅。本发明仅通过所附权利要求的保护范围以及适用的法律条文和规则来限定。

Claims (10)

1.一种用于制造击穿电压高于大约250伏的肖特基二极管的方法，包括：
提供具有第一和第二主表面的、第一种导电类型的半导体材料，该半导体材料包括一个设置在半导体基片上的外延层，该外延层的厚度至少约为15微米，其杂质浓度范围为从每立方厘米大约1×1014个原子到每立方厘米大约1×1015个原子；
在所述半导体材料中形成第二种导电类型的护圈，其中该护圈从第一主表面开始向半导体材料中延伸大约3微米到大约15微米；
在所述护圈上方形成第一介电材料；并且
在所述第一主表面的一部分和护圈上方形成导电材料。
2.如权利要求1所述的方法，其中形成护圈的步骤包括形成环形形状的护圈。
3.如权利要求2所述的方法，其中形成导电材料的步骤包括在主表面的位于环形护圈内的部分上形成导电材料，并且其中在主表面的一部分和护圈上方形成导电材料的步骤包括：
从外延层的位于环形护圈内的部分开始形成一个硅化物层；并且
在所述硅化物层上形成一个金属层。
4.如权利要求1所述的方法，还包括
形成具有第一种厚度的氧化层和具有第二种厚度的第一介电材料，所述的第一种厚度大于第二种厚度；并且
其中在外延层中的杂质材料的浓度约为每立方厘米5×1014个原子。
5.如权利要求1所述的方法，其中在主表面的一部分和护圈上方形成导电材料的步骤包括：
从外延层的一部分开始形成一个硅化物层；并且
在所述硅化物层上形成一个金属层。
6.一种用于制造反向击穿电压至少约为250伏的肖特基二极管的方法，包括：
提供具有第一和第二主表面的半导体基片，该半导体基片为第一种导电类型；
从第一主表面开始生长一个外延层，该外延层具有一个表面，厚度至少约为15微米，并且第一种导电类型的杂质的浓度范围为从每立方厘米大约1×1014个原子到每立方厘米大约1×1015个原子；
在所述外延层上形成第一个介电材料层；
在第一个介电材料层中形成一个开口，所述开口将外延层的第一个部分曝露出来；
在所述外延层中形成第二种导电类型的护圈，该护圈从外延层的表面开始向外延层中延伸大约3微米到大约15微米；
在护圈的曝露出来的部分上形成第二个介电材料层；并且
形成与外延层位于护圈内的部分相接触的导电材料。
7.如权利要求6所述的方法，其中形成导电材料的步骤包括：
从外延层的表面开始形成金属硅化物；并且
在所述金属硅化物上设置一个金属层。
8.如权利要求7所述的方法，还包括在半导体基片的第二主表面上形成导电材料。
9.一种反向击穿电压至少约为250伏的肖特基二极管，包括：
具有第一和第二主表面的、第一种导电类型的半导体基片；
设置在半导体基片的第一主表面上的、第一种导电类型的外延层，该外延层具有一个表面，厚度至少约为15微米，并且杂质浓度范围为从每立方厘米大约1×1014个原子到每立方厘米大约1×1015个原子；
第一种导电类型的护圈，该护圈从外延层的表面开始向外延层中延伸的距离范围为大约3微米到大约15微米，其中外延层的厚度、外延层的杂质浓度、以及护圈延伸到外延层中的距离共同作用，使得击穿电压至少约为250伏；
设置在外延层位于护圈内的部分上的第一导电材料；以及
设置在半导体基片的第二主表面上的第二导电材料。
10.如权利要求9所述的肖特基二极管，其中所述护圈是一个分级的结构。
CN200610059869A 2005-03-21 2006-03-20 肖特基二极管及其制造方法 Active CN100594590C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/084,471 US7279390B2 (en) 2005-03-21 2005-03-21 Schottky diode and method of manufacture
US11/084,471 2005-03-21

Publications (2)

Publication Number Publication Date
CN1841678A true CN1841678A (zh) 2006-10-04
CN100594590C CN100594590C (zh) 2010-03-17

Family

ID=37009426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610059869A Active CN100594590C (zh) 2005-03-21 2006-03-20 肖特基二极管及其制造方法

Country Status (4)

Country Link
US (1) US7279390B2 (zh)
CN (1) CN100594590C (zh)
HK (1) HK1097097A1 (zh)
TW (1) TWI388012B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594524A (zh) * 2013-11-25 2014-02-19 杭州士兰集成电路有限公司 肖特基二极管及其制作方法
CN105322027A (zh) * 2014-07-17 2016-02-10 东部Hitek株式会社 肖特基二极管及其制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466481B2 (en) 2006-04-07 2016-10-11 Sixpoint Materials, Inc. Electronic device and epitaxial multilayer wafer of group III nitride semiconductor having specified dislocation density, oxygen/electron concentration, and active layer thickness
US8138033B2 (en) * 2007-05-09 2012-03-20 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
JP4375439B2 (ja) * 2007-05-30 2009-12-02 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US8338906B2 (en) * 2008-01-30 2012-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Schottky device
US7808069B2 (en) * 2008-12-31 2010-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Robust structure for HVPW Schottky diode
TWM410988U (en) * 2011-02-11 2011-09-01 Pynmax Technology Co Ltd Reducing positive ON voltage drop Schottky diode
TWM410989U (en) * 2011-02-11 2011-09-01 Pynmax Technology Co Ltd Low forward ON voltage drop Schottky diode
US8884432B2 (en) 2011-06-08 2014-11-11 Tessera, Inc. Substrate and assembly thereof with dielectric removal for increased post height
US8362585B1 (en) * 2011-07-15 2013-01-29 Alpha & Omega Semiconductor, Inc. Junction barrier Schottky diode with enforced upper contact structure and method for robust packaging
US9859234B2 (en) 2015-08-06 2018-01-02 Invensas Corporation Methods and structures to repair device warpage
TWI597853B (zh) * 2016-04-25 2017-09-01 雋佾科技有限公司 蕭基二極體結構及其形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3541403A (en) * 1967-10-19 1970-11-17 Bell Telephone Labor Inc Guard ring for schottky barrier devices
US3821772A (en) * 1971-10-22 1974-06-28 Motorola Inc Schottky diode with minimal metal guard ring overlap
US4110775A (en) * 1976-08-23 1978-08-29 Festa Thomas A Schottky diode with voltage limiting guard band
US4357178A (en) 1978-12-20 1982-11-02 Ibm Corporation Schottky barrier diode with controlled characteristics and fabrication method
DE3279779D1 (en) 1981-09-11 1989-07-27 Nippon Telegraph & Telephone Low-loss and high-speed diodes
US4899199A (en) 1983-09-30 1990-02-06 International Rectifier Corporation Schottky diode with titanium or like layer contacting the dielectric layer
FR2650122B1 (fr) 1989-07-21 1991-11-08 Motorola Semiconducteurs Dispositif semi-conducteur a haute tension et son procede de fabrication
US5075740A (en) 1991-01-28 1991-12-24 Sanken Electric Co., Ltd. High speed, high voltage schottky semiconductor device
US5614755A (en) 1993-04-30 1997-03-25 Texas Instruments Incorporated High voltage Shottky diode
US5859465A (en) 1996-10-15 1999-01-12 International Rectifier Corporation High voltage power schottky with aluminum barrier metal spaced from first diffused ring
KR100343151B1 (ko) 1999-10-28 2002-07-05 김덕중 Ｓｉｐｏｓ를 이용한 고전압 반도체소자 및 그 제조방법
GB0003186D0 (en) 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv A semiconductor device
US6825073B1 (en) * 2003-09-17 2004-11-30 Chip Integration Tech Co., Ltd. Schottky diode with high field breakdown and low reverse leakage current

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594524A (zh) * 2013-11-25 2014-02-19 杭州士兰集成电路有限公司 肖特基二极管及其制作方法
CN105322027A (zh) * 2014-07-17 2016-02-10 东部Hitek株式会社 肖特基二极管及其制造方法
CN105322027B (zh) * 2014-07-17 2018-09-11 DB HiTek株式会社 肖特基二极管及其制造方法

Also Published As

Publication number Publication date
TWI388012B (zh) 2013-03-01
US20060208332A1 (en) 2006-09-21
TW200723404A (en) 2007-06-16
US7279390B2 (en) 2007-10-09
CN100594590C (zh) 2010-03-17
HK1097097A1 (en) 2007-06-15

Similar Documents

Publication Publication Date Title
CN1841678A (zh) 肖特基二极管及其制造方法
US9202888B2 (en) Trench high electron mobility transistor device
TWI791835B (zh) 高壓崩潰漸縮型垂直導電接面電晶體
US20090212321A1 (en) Trench IGBT with trench gates underneath contact areas of protection diodes
CN1870301A (zh) 氮化镓半导体器件
US20080230867A1 (en) Method of forming ohmic contact to a semiconductor body
CN1956186A (zh) 半导体装置及其制造方法
CN1599041A (zh) 具高崩溃电压及低逆向漏电流的萧特基二极管及制造方法
JP4126359B2 (ja) 炭化けい素ショットキーダイオードおよびその製造方法
CN104465348A (zh) 半导体装置的制造方法
TWI440096B (zh) 尚特基二極體及製造方法
US8546918B2 (en) Semiconductor device
CN103474348A (zh) 一种穿通型沟槽肖特基器件结构及其制造方法
CN102097354A (zh) 功率器件耐压区的形成方法
CN1625809A (zh) 半导体器件及其制造方法
CN103456796A (zh) 一种沟槽型肖特基功率器件结构及其制造方法
CN207602570U (zh) 半导体器件结构
CN106876259B (zh) 一种柔性导电线及设置有所述柔性导电性的柔性背板
CN1675776A (zh) 制造垂直栅极半导体器件的方法
CN102412306B (zh) 沟槽栅结型场效应晶体管及其制作方法
TWI469352B (zh) 碳化矽半導體裝置及其製造方法
TW201114035A (en) Improved trench termination structure
US9041143B2 (en) Semiconductor devices
CN1841682A (zh) 半导体装置及其制造方法
JP7198931B2 (ja) パワー半導体デバイス及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1097097

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1097097

Country of ref document: HK