CN1834608B - 以半导体硅加工技术制备的样品支架 - Google Patents

Abstract

本发明的样品支架这样制备，把硅基层用作原材料，采用半导体硅加工技术制备具有一定形状并且厚度为10μm或更少的厚度结构。本发明的样品支架以样件不粘接的状态粘接到部分切去的筛网上。进一步，安装样品的多个部分设置在相同的基底上。

Description

以半导体硅加工技术制备的样品支架

技术领域

本发明涉及一种固定诸如精确定点取样的TEM观察样品的微细样品的样品支架，这种样品支架便于附加加工。

背景技术

通常，关于采用聚焦离子束(FIB)设备从样品的特定部分切去微细样件的精确定点取样和把样件固定到样品支架上的技术，已经提出各种类型。例如，已经提出：1)包含特定部分的晶片的一部分被机械切割成块状并且所述块由FIB薄片化的方法2)由FIB在晶片特定部分的前面和后面的部分上形成洞，由FIB对晶片进行薄片化精加工，形成的样品运到筛网并固定到筛网上的方法(一种取出(lift-out)方法，参见专利文献1)，3)由FIB在晶片的特定部分的前面和后面的部分上形成洞，然后微细块状的样品被拾取并固定在样品支架上，随后由FIB进行薄片化精加工的方法(参见专利文献2)。由于所述样品由方法1)中的切块步骤形成，出现例如裂纹和碎片的缺陷，即使有专门技术时，厚度形成步骤所得到的厚度限于10μm。关于方法2)，样品薄片极为精细并且因此一旦样品薄片丢失，就不可能再恢复，同时拾取操作后的再加工是不可能的。把样品薄片以微细块形式拾取的方法3)使得有必要进行需要专门技术的繁琐操作。也就是说，在方法3)中，样品被以微细块形式拾取，所述微细块一旦通过FIBCVD固定到由微操纵器操作的探针的远端，就转移到样品支架上，然后通过切割进行分离。

在非专利文献1中，公开了能够进行再加工的方法3)。方法3)如下制备样品。由于把取出(lift-out)样品粘到碳筛网的方法2)不能进行再加工，首先，准备了替代所述筛网的样品支架。也就是说，直到通过薄片化使硅晶片的厚度接近于10μm 才对Si晶片进行抛光，并且，随后在Si晶片中由FIB形成防止Si晶片在电子迁移过程中在进行TEM观测时成为阻碍的槽和悬挂取出(lift-out)样品的壁，这样形成如图7左上部分中所示的样品支架a。尽管直到样品被取出(lift-out)的步骤与取出(lift-out)方法中相应步骤相似，仍有必要在取出(lift-out)步骤后进行附加的加工，并且因此在留下2到3μm厚的观测部分时施加到所述样品FIB加工暂时完成。精细样品部件开口(观测部分)从FIB加工部分通过操作微控制器举起并且所述精细样品部件开口从上述的由Si晶片制备的样品支架a悬伸(一种示于图7右上角部分的状态)。放置在样品支架a上的所述精细样品部件开口再一次和样品支架一起返回FIB加工部分(如图7左下部分所示的状态)，并且样品b的两端和底部通过采用钨或类似物的FIB沉积被固定到样品支架b(如图7右下部分所示的状态)。当所述样品部件开口被固定时，薄片化再加工被再次施加到所述样品上。

在把附加的整形应用于由精确定点取样所获得的样品时，已经提出这样的概念，即：大尺寸的样品支架以降低例如筛网的样品支架的本底、减少所述筛网的厚度以减少加工部分、以及减少在其上通过薄片化制备样品支架来放置所述样品的部分的厚度。然而，当所述筛网的厚度减少时，所述筛网的操作变得困难并且所述筛网降低强度，因此所述筛网易于弯曲。进一步地，通过蚀刻形成的筛网的表面不均匀并包括波浪形和不规则形，并且因此所述筛网不适用于把微小片垂直固定。进一步地，当通过由薄片化形成Si晶片而制备所述样品支架时，将可能制备高质量样品支架。然而，薄片化是手工进行的，并且因此薄片化需要专门技术，由此存在这样的缺点，即难于大规模制造所述样品支架，因此提高了成本。进一步地，薄片化加工易于造成碎屑(裂纹和缺口)并且因此尽最大努力也难于把样品固定表面的厚度制成10μm或更低，因此样品固定表面的厚度设置为大约20μm。在制备TEM样品中，为降低样品支架的本底，所述样品支架也要进行蚀刻，因此当所述样品支架厚时存在这样的缺陷，即加工时间对应于厚度而延长。

[专利文献1]JP-A-2001-141620“用于发射电子显微镜的样品的切削加工方法”，2001年5月25日公开。

[专利文献2]JP-A-2003-35682“样品托架和样品分析方法”，2003年2月7日公开。

[非专利文献1]Daisuke Sakata，“实现附加的加工的FIB取出(lift-out)方法”，“在第58届日本电子显微镜协会会议上进行的演讲书面摘要”(WrittenSummary of Lectures presented in the 58^th Meeting of Japan Electronic MicroscopeSociety)，247页，5月14到16，2002年，日本电子显微镜协会。

本发明要解决的任务为提供能对样品进行附加加工而不产生例如在筛网表面平整度和本底噪声的产生方面的缺陷，并且能够固定薄样品而在制备样品中不需要专门技术的样品支架。

发明内容

本发明的样品支架通过半导体硅加工技术把硅基底用作原材料而制备具备两维形状和10μm或更小厚度的厚度结构。

进一步地，两维形状厚度结构形成为阶梯外形并且样品固定部分形成在阶梯的最上阶。

进一步地，本发明的样品支架以样件不放置于筛网上的状态粘接到部分切去的筛网上。

进一步地，本发明的样品支架中，样品固定在其上的多个部分设置在相同的基底上。

本发明的样品支架通过半导体硅加工技术把硅基层用作原材料而制备10μm或更小厚度的厚度结构(MEMS：微机电系统)，因此，能在样品固定表面获取具备亚微米水平精确度的平整度而不需要专门技术，同时，能在把样品固定表面的宽度限制在5μm左右而进行加工。由于样品支架本身的尺寸可通过加工而减小，由于辐射电子的散射作用能制备具备小本底的TEM样品。这意味着用于降低样品支架本身厚度以降低本底噪声的加工通常不必要进行从而缩短了加工时间。进一步，由于大量样品支架可一次制备，可以实现每一件加工时间的缩短从而可以低成本提供高品质样品支架。

进一步地，由于本发明样品支架为以相应样件垂直地固定在样品支架上的状态固定在样品固定表面的支架，即使在固定样品后和观测完之后也能进行附加加工。

进一步地，本发明样品支架的形状采用阶梯外形而且样品固定部分形成在阶梯的最高阶，因此能容易地通过使硅基底上待蚀刻的部分以阶梯形式变窄以形成样品支架。

进一步地，本发明的样品支架中，样品支架以样件不放置于所述筛网的状态粘接于部分切去的筛网上。因此，即使当样品支架本身是精细的，样品支架可容易的处理，同时，由于样件中没有所述筛网，不会产生本底噪声。

进一步地，在本发明的样品支架中，其上固定样品的多个部分设置在相同的基底上，因此能把一系列相关样品放置在一个样品支架上从而比较观察或类似的试验可在短时间内容易进行，并且样品支架可在样品的清点和质量控制中常规地应用。进一步地，即使在进行附加加工时，由于多个样件固定到一个样品支架上，在维持例如真空状态的腔内环境条件的同时能顺序地加工多个样品，从而可缩短加工时间。

附图说明

图1为表示由本发明MEMS制备的样品支架的示图。

图2为解释其中样品支架被粘到筛网上的模式的示图。

图3为表示由本发明MEMS制备的样品支架的实施例的示图。

图4A-4D为解释在制备实施例的样品支架时使用的掩模图案的示图。

图5A-5K为解释制备实施例样品支架过程的示图。

图6是表明允许Ar离子束从下方辐射的样品支架的厚度解释性示图。

图7为解释可进行附加加工的常规取出(lift-out)方法的示图。

[标号和符号的说明]

1：硅基底

11：单硅层

12：基层

2：掩模

3：抗蚀膜

31：优化抗蚀膜

4：MEMS样品支架

5：筛网

具体实施方式

根据本发明，把具备100到120μm厚度的硅晶片用作原材料，样品支架通过半导体硅加工技术形成。本发明的样品支架总体结构具备图1所示的阶梯形，其中阶梯形的最上阶构成样品固定表面。阶梯形状在硅晶片的厚度方向上由光刻方法形成。即，1)在硅晶片表面形成抗蚀膜，2)通过使用掩模图案使维持现有厚度的区域曝光而形成保护膜，以及3)去除抗蚀膜，同时，没有形成保护膜的区域内的硅被蚀刻到需要的厚度。4)抗蚀膜在晶片表面再次形成，5)通过使用掩模图案使维持现有厚度的区域曝光而形成保护膜，6)去除抗蚀膜，同时，没有形成保护膜的区域内的硅被蚀刻到需要的厚度。之后，附加进行必要的蚀刻从而形成晶片，直到构成样品固定表面的最上阶具备10μm或更少的厚度。一个样品支架的尺寸这样确定，纵向尺寸为1000μm或更少而横向尺寸为1000μm到1500μm。如图2所示，样品支架被粘接并固定到直径3mm厚度约50μm的筛网上。该实施例中使用的筛网不具备完整圆的形状但为一个部分切去的筛网，其中样品固定部分是有凹口的。进行这样的预备以防止发射电子在进行TEM观测时经过所述筛网成为本底噪声。用这种技术形成的样品支架的表面精度为0.1μm或更少而且样品支架的表面粗糙度也为±0.1μm或更少。另一方面，通过常规的薄片化而形成的样品支架的表面精度为几到几十μm或更少而且这样的样品支架的表面粗糙度大约为几μm或更少。这里，图中的尺寸并非限制本发明的数值而是为使得本领域技术人员总体上掌握该尺寸而描述。

[实施例1]

图3所示的根据本发明的样品支架的一个实施例的制造步骤结合图4A-4D和图5A-5J进行解释。硅基底1用作原材料，该基底在基层11上形成具备100μm厚度的单硅层12。掩模2在如图5A所示的硅基底1的单硅层12表面形成，而且用于光刻的抗蚀膜3在掩模2上形成。其次，制备用于光刻的掩模，以把阶梯型的最低阶的前表面形成为纵向尺寸为400μm和横向尺寸为1100μm。掩模的形状与图4A所示的形状一致。当然，掩模图案的数目不限于一个，而且对应于可在晶片上形成的样品支架个数的大量掩模图案排列成一个矩阵阵列。掩模的图案通过紫外线辐射转移到上述抗蚀膜3。由于这些步骤，如图5B所示，对应于阶梯型最低阶前表面部分的区域在掩模2上覆盖有抗蚀剂31，而掩模2在其它部分暴露。当掩模2以这样的状态蚀刻，如图5C所示，硅层12在除了覆盖抗蚀剂31区域的部分外暴露。然后，抗蚀剂剥离液体被注入抗蚀膜31以去除抗蚀剂31。随后，在垂直于所述表面的方向上各向异性的蚀刻施加于硅层12直到蚀刻深度达到50μm。通过这些步骤，具备50μm宽度的最低阶梯表面如图5D所示而形成。

随后，如图5E所示，在基底表面上，掩模2形成并且抗蚀膜3在掩模2上再次形成。这次，制备用于光刻的掩模以把阶梯型的第二阶的前面形成为纵向尺寸为180μm和横向尺寸为1100μm，并且所示掩模的一个图案通过紫外线的照射传递到上述抗蚀膜3上。所述掩模的形状(A+B)是通过把图4B所示的形状加到图4A所示的之前的形状而形成的。通过这些步骤，如图5F所示，对应阶梯型第一阶前表面部分和阶梯型第二阶前表面部分的区域在掩模2上覆盖以抗蚀剂31，而掩模2在其它部分暴露。当掩模2以这样的状态蚀刻时，所述硅层12在除了覆盖以抗蚀剂31的区域以外的部分暴露。然后，抗蚀膜31去除而且各向异性的蚀刻在与所述表面垂直的方向上施加到所述硅层12直到蚀刻深度达到30μm。经过这些步骤，另一个阶梯型表面如图5G形成。

随后，如图5H中以特别放大的方式所示，在基底的表面，掩模2形成，并且抗蚀膜3在掩模2上第三次形成。这次，制备用于光刻的掩模以形成阶梯的第三阶。所述掩模的形状，如图3中C所示，为通过把纵向尺寸为90μm和横向尺寸为1100μm的矩形图案加到以前的掩模的形状而形成的形状(A+B+C)，掩模的图案通过紫外线辐射传递到上述抗蚀膜3。通过这些步骤，如图5I所示，对应于所述阶梯的第一到第三阶的前表面部分的区域在掩模2上覆盖以抗蚀剂31，而掩模2在其它部分暴露。当掩模2以这样的状态蚀刻时，硅层12在除了覆盖以抗蚀剂31的区域以外的部分暴露。然后，抗蚀膜31被去除并且在垂直于所述表面的方向上把各向异性的蚀刻施加在硅层12上直到蚀刻深度达到15μm。经过这些步骤，一个第三阶梯形表面和最上阶梯形表面如图5J所示而形成。

随后，如图5K所示，在基底的表面，形成掩模2而且抗蚀膜3在掩模2上第4次形成。这次，制备用于光刻的掩模以分离地形成构成阶梯的最上阶的样品固定部分。如图4D所示，由于最上阶和第三阶部分在该实施例中相互分离，掩模的形状将符合两阶的120μm高度，通过叠加五种矩形图案而形加工状(A+B+D)，这五种图案包括：具备纵向尺寸120μm和横向尺寸1100μm的图案、具备纵向尺寸120μm和横向尺寸50μm并在横向上以200μm的间隔分隔开的图案、具备纵向尺寸120μm和横向尺寸20μm并在横向上以200μm的间隔分隔开的图案、具备纵向尺寸120μm和横向尺寸30μm并在横向上以200μm的间隔分隔开的图案、具备纵向尺寸120μm和横向尺寸100μm并在横向上以200μm的间隔相对图案A和B分隔开的图案，并且掩模的图案通过紫外线辐射传递到上述抗蚀膜3上。通过这些步骤，掩模2以这样的状态暴露，即只有构成阶梯型的第三阶的前表面部分和最上阶部分并相互隔开的区域不在掩模2上覆盖抗蚀膜31。当掩模2以这样的状态蚀刻时，硅层12在不覆盖抗蚀膜31的部分暴露。随后，各向异性的蚀刻在和表面垂直的方向上施加到硅层12直到硅层12去除和基层11暴露。这里，要蚀刻的部分形成沿图5K中所示虚线右侧的部分。经过这样的加工，阶梯形的第三阶和最上阶分成五份。

在完成硅形成步骤以及上述过程时，抗蚀剂通过使用抗蚀剂剥离液体除去，随后，掩模2被除去。这种方式中，根据该实施例的大量硅样品支架在基底11的基层11上形成。

这种方式中，根据本发明，采用MEMS技术制备样品支架4，因此，能形成极薄的样品固定表面。表面精度为±1μm或更少以及表面粗糙度也为0.1μm或更少。样品支架4采用导电粘接剂如图2所示粘接到部分切去的厚度大约50μm直径大约3mm的圆形筛网5上。导电粘接剂用于防止所述样品发生由于带电粒子辐射储存电荷而发生的电漂移。为替代导电粘接材料，可进行应用导电涂层的处理。

通过精确定点取样而获得的微细样品部件固定到阶梯形的最高阶。例如，微细样品固定到本发明的样品支架上，之后，在用于TEM观测的样品的情况下，采用Ga离子通过FIB而进行薄片化加工。该加工中，产生如离子滞留的缺点。为处理这样的缺点，执行采用Ar离子来去除在FIB中产生的残余Ga离子的精加工。在这样的处理中，由于本发明的样品支架可以极小厚度来制备，该加工可通过下面如图6所示的离子辐射来进行。即，假设氩束和筛网5之间的角为10度或更小，即使可得到样品支架，仍能够对所述样品进行氩离子束的辐射，因此，离子束的照射可以在这样的方向进行，即在那里根本不可能存在Ga离子的再粘接。

尽管前面对本发明的样品支架用于TEM观测的精确定点取样的例子进行了说明，本发明不限于这些观测并且广泛的用在适用于其它表面分析仪的DEM样品或微细样品。

Claims (4)

1.一种样品支架，其中通过半导体硅加工技术把硅基底用作原材料制备具备两维形状并且厚度为10μm或更少的厚度结构。

2.如权利要求1所述样品支架，其中具备两维形状的厚度结构形成为阶梯状外形而且样品固定部分形成在阶梯形的最高阶上。

3.如权利要求1或2所述的样品支架，其中样品支架以样品不放置于筛网上的状态粘接到部分切去的筛网上。

4.如权利要求1或2所述的样品支架，其中安装样品的多个部分设置在同一硅基底上。

Images