CN1825589A - 半导体集成电路及其检查方法和电磁波检测装置 - Google Patents

半导体集成电路及其检查方法和电磁波检测装置 Download PDF

Info

Publication number
CN1825589A
CN1825589A CNA2006100092865A CN200610009286A CN1825589A CN 1825589 A CN1825589 A CN 1825589A CN A2006100092865 A CNA2006100092865 A CN A2006100092865A CN 200610009286 A CN200610009286 A CN 200610009286A CN 1825589 A CN1825589 A CN 1825589A
Authority
CN
China
Prior art keywords
integrated circuit
semiconductor integrated
electromagnetic wave
chip information
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100092865A
Other languages
English (en)
Other versions
CN100514642C (zh
Inventor
三嶌智史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1825589A publication Critical patent/CN1825589A/zh
Application granted granted Critical
Publication of CN100514642C publication Critical patent/CN100514642C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明接受一种半导体集成电路及其检查方法和电磁波检测装置，半导体集成电路不设定多余的外部测试端，设置输出芯片信息用的控制电路(107)、以及被驱动产生电磁波的一种即热能的电阻(106)，使得非接触地取出制造信息及检查信息，将该半导体集成电路与作为电磁波检测装置的热检测装置组合，形成与自动试验装置联动的系统，从而在实际的半导体集成电路中，能够既确保安全性，又提高质量。

Description

半导体集成电路及其检查方法和电磁波检测装置
技术领域
本发明涉及强调少引脚及安全性的半导体集成电路的检查容易性。
背景技术
在由于引脚数限制、芯片尺寸及安全性等情况而强调少引脚的安全性的半导体集成电路中，难以安装测试电路，形成的状况是难取得以每年检查的信息。
在以往的检查方法中，为了以实际产品级确认半导体集成电路的完成程度，设置另外设计的用产品前的半导体集成电路取得检查信息的手段、或测试专用输入输出端，而且设置测试专用模式，一般是以边界扫描测试为代表的、以串行输出测试结果的检查信息的手段。
另外，为了确定实际的故障部位，利用捕捉发热或发光现象的热跟踪装置或发射显微镜等分析装置，能够高精度地捕捉各种各样的不正常内容。随着半导体器件越来越复杂，由于确定不正常内容的难度也增加，因此也开始出现将发射显微镜与作为自动试验装置(Automated Test Equipment)的LSI测试器连接的系统。
[专利文献1]特公平6-87476号公报(图1)
[专利文献2]特开2000-311929号公报(图1)
[非专利文献1]集成电路的诊断方法发射显微镜供应商主页等独立行政法人理化学研究所“使用兆兆赫波发射的集成电路诊断法的开发”[2004年9月1日检索]、互联网<URL：http：//www.riken.go.jp/r-world/info/release/press/2004/040122-21>
但是，可以预想今后希望更多强调少引脚及安全性的半导体集成电路，随着半导体器件进一步复杂化，可以预测产生的问题是，不能取得芯片信息，或者即使能够安装扫描电路，但取得芯片信息需要更多的时间等。另外，由于有向外部的输出口，因此从安全性的观点来看，也担心有很大的危险性。
本发明的目的在于提供一种半导体集成电路及其检查方法，它不是以实际故障部位的图像确定为目的，并且不设定多余的外部测试端，能够既确保安全性，同时能提高半导体集成电路的质量。
发明内容
本发明第1方面所述的半导体集成电路，具有利用规定的输入信号，激活半导体基板的控制电路、以及利用所述控制电路的输出，将芯片信息作为电磁波输出的元件。
本发明第2方面所述的半导体集成电路，是在第1方面中，芯片信息是制造信息或试验信息。
本发明第3方面所述的半导体集成电路，是在第1方面中，一维或二维地配置元件。
本发明第4方面所述的半导体集成电路，是在第1方面中，元件的输出为可变量。
本发明第5方面所述的半导体集成电路，是在第1方面中，利用控制电路的激活，连续多次输出电磁波。
本发明第6方面所述的半导体集成电路，是在第1方面中，在控制电路非激活时，元件为任意的输出状态。
本发明第7方面所述的半导体集成电路，是在第1方面中，在控制电路非激活时，元件为任意的输出状态，该任意的输出状态为全部被选择并输出电磁波的状态。
本发明第8方面所述的半导体集成电路，是在第1方面中，在控制电路非激活时，元件为任意的输出状态，该任意的输出状态为全部被选择并不输出电磁波的状态。
本发明第9方面所述的半导体集成电路，是在第1方面中，具有与元件串联的熔丝，在输出芯片信息后，切断所述熔丝。
本发明第10方面所述的半导体集成电路，是在第1方面中，具有与元件串联的非易失性存储器，在输出芯片信息后，使所述非易失性存储器的数据为非输出状态。
本发明第11方面所述的电磁波检测装置，是对将芯片信息作为电磁波输出的半导体集成电路进行读取而使用的电磁波检测装置，具有捕捉来自所述半导体集成电路的电磁波的电磁波装置单元、以及将所述电磁波装置单元检测的信息进行数据变换而取出芯片信息的处理单元。
本发明第12方面所述的电磁波检测装置，是在第11方面中，所述电磁波是热能，具有捕捉来自所述半导体集成电路的热能作为红外光的光学装置单元、以及将所述光学装置单元检测的信息进行数据变换而取出芯片信息的处理单元。
本发明第13方面所述的半导体集成电路，是在第11方面中，所述电磁波是光信号，具有捕捉来自所述半导体集成电路的发光的光学装置单元、以及将所述光学装置单元受光的信息进行数据变换而取出芯片信息的处理单元。
本发明第14方面所述的半导体集成电路，是在第11方面中，所述电磁波是磁力线，具有捕捉来自所述半导体集成电路的磁力线的磁场检测装置单元、以及将所述磁场检测装置单元检测的信息进行数据变换而取出芯片信息的处理单元。
本发明第15方面所述的半导体集成电路的检测方法，是在第11方面所述的电磁波检测装置与自动试验装置联动，利用自动试验装置分析所述电磁波检测装置读取的芯片信息。
本发明第16方面所述的半导体集成电路的检查方法，是在第15方面中，根据芯片信息来控制处理流程。
本发明第17方面所述的半导体集成电路的检查方法，是在第15方面中，所述电磁波检测装置是对将芯片信息作为热能输出的半导体集成电路进行读取而使用的热检测装置，使该热检测装置与自动试验装置联动，利用自动试验装置分析所述热检测装置读取的芯片信息。
本发明第18方面所述的半导体集成电路的检查方法，是在第15方面中，所述电磁波检测装置是对将芯片信息作为光信号输出的半导体集成电路进行读取而使用的光检测装置，使该光检测装置与自动试验装置联动，利用自动试验装置分析所述检测装置读取的芯片信息。
本发明第19方面所述的半导体集成电路的检查方法，是在第15方面中，所述电磁波检测装置是对将芯片信息作为磁力线输出的半导体集成电路进行读取而使用的磁场检测装置，使该磁场检测装置与自动试验装置联动，利用自动试验装置分析所述检测装置读取的芯片信息。
本发明第20方面所述的半导体集成电路的检查方法，其中半导体集成电路具有利用规定的输入信号激活半导体基板的控制电路、以及利用所述控制电路的输出将芯片信息作为电磁波输出的元件，而且具有与所述元件串联的熔丝，在检查所述半导体集成电路时，使具有捕捉来自所述半导体集成电路的电磁波的电磁波装置单元、以及将所述电磁波装置单元检测的信息进行数据变换而取出芯片信息的处理单元的电磁波检测装置与自动试验装置联动，在出厂前的检查工序中切断所述熔丝。
本发明第21方面所述的半导体集成电路的检查方法，其中半导体集成电路具有利用规定的输入信号激活半导体基板的控制电路、以及利用所述控制电路的输出将芯片信息作为电磁波输出的元件，而且具有与所述元件串联的非易失性存储器，在检查所述半导体集成电路时，使具有捕捉来自所述半导体集成电路的电磁波的电磁波装置单元、以及将所述电磁波装置单元检测的信息进行数据变换而取出芯片信息的处理单元的电磁波检测装置与自动试验装置联动，在出厂前的检查工序中使所述非易失性存储器的数据为非输出状态。
本发明第22方面所述的半导体集成电路的检查方法，其中半导体集成电路具有利用规定的输入信号激活半导体基板的控制电路、以及利用所述控制电路的输出将芯片信息作为电磁波输出的元件，而且具有与所述元件串联的非易失性存储器，在检查所述半导体集成电路时，使具有捕捉来自所述半导体集成电路的电磁波的电磁波装置单元、以及将所述电磁波装置单元检测的信息进行数据变换而取出芯片信息的处理单元的电磁波检测装置与自动试验装置联动，在出厂前的检查工序中使非易失性存储器的数据为非输出状态，然后重写所述非易失性存储器为再次连接状态，使得能够再次输出芯片信息。
本发明第23方面所述的半导体集成电路的检查方法是在第20方面中，所述电磁波检测装置是对将芯片信息作为热能输出的半导体集成电路进行读取而使用的热检测装置。
本发明第24方面所述的半导体集成电路的检查方法，是在第21方面中，所述电磁波检测装置是对将芯片信息作为热能输出的半导体集成电路进行读取而使用的热检测装置。
本发明第25方面所述的半导体集成电路的检查方法，是在第22方面中，所述电磁波检测装置是对将芯片信息作为热能输出的半导体集成电路进行读取而使用的热检测装置。
本发明第26方面所述的半导体集成电路的检查方法，是在第20方面中，所述电磁波检测装置是对将芯片信息作为光信号输出的半导体集成电路进行读取而使用的光检测装置。
本发明第27方面所述的半导体集成电路的检查方法，是在第21方面中，所述电磁波检测装置是对将芯片信息作为光信号输出的半导体集成电路进行读取而使用的光检测装置。
本发明第28方面所述的半导体集成电路的检查方法，是在第22方面中，所述电磁波检测装置是对将芯片信息作为光信号输出的半导体集成电路进行读取而使用的光检测装置。
本发明第29方面所述的半导体集成电路的检查方法，是在第20方面中，所述电磁波检测装置是对将芯片信息作为磁力线输出的半导体集成电路进行读取而使用的磁场检测装置。
本发明第30方面所述的半导体集成电路的检查方法，是在第21方面中，所述电磁波检测装置是对将芯片信息作为磁力线输出的半导体集成电路进行读取而使用的磁场检测装置。
本发明第31方面所述的半导体集成电路的检查方法，是在第22方面中，所述电磁波检测装置是对将芯片信息作为磁力线输出的半导体集成电路进行读取而使用的磁场检测装置。
具体来说，由于将制造信息或检查信息作为电磁波输出用的元件用促使发热的电阻、促使发光的二极管及促使产生磁力线的布线线圈等构成，通过这样不需要特别的工艺，利用与芯片功能不同的其它激活信号，不通过外部口，从半导体基板非接触输出芯片信息，因此在目的使用以外的情况下能够确保安全性，并取得芯片检查信息。另外，在非激活时，使前述元件的输出全部为导通或断开，从而能够形成无意义的数据，能够进一步确保安全。再有，通过与所述元件串联设置熔丝或非易失性存储器，在目的使用以外的情况下切断，从而能够更进一步确保安全性。通过对非易失性存储器再一次重写，在产生需要检查的情况下，也能够再次使前述元件的功能再生，能够兼有安全性及检查的方便性。
通过使前述半导体电路与光学或磁场的检测装置形成一体，使得与自动试验装置联动，取得芯片的制造信息或检查信息，从而其优点是，在自动试验装置一侧能够用于检查程序及芯片功能的微调和存储器复活，能够以少引脚实现多功能的检查。
另外，发光及磁力线与发热相比，由于检测灵敏度高，速度快，因此作为检查时间可以认为是在完全能够使用的范围内。
前述元件的配置只要配置在除了电源及输入输出焊盘以外的多余空间即可，能够使控制电路及元件对于芯片面积的影响限于最小限度，又能够有效利用多余空间。输出的模式图形对于每个设计的产品虽然是任意的，没有规则，但通过在一维或二维按条形码配置，能够高效率进行检测。另外，通过用控制电路处理取决于输出强度及时钟同步的连续输出，从而具有进一步增加输出数据量的效果。
通过本发明，半导体集成电路不设定多余的外部测试端，设置输出芯片信息用的控制电路及元件，非接触取出制造信息或检查信息，将该半导体集成电路与光学或电磁波检测装置组合，形成与自动试验装置联动的系统，通过这样，能够在实际的产品中，既确保安全，又提高半导体集成电路的质量。
附图说明
图1为本发明(实施形态1)的具有将芯片信息作为热能输出的元件的半导体集成电路A的构成图。
图2所示为实施形态1的芯片信息即试验信息的具体例子构成图。
图3A及图3B为实施形态1中使用的热检测装置的构成图。
图4为本发明(实施形态2)的具有将芯片信息的制造信息作为热能输出的元件的半导体集成电路A的构成图。
图5为本发明(实施形态3)的具有将芯片信息作为热能输出的元件的半导体集成电路A的构成图。
图6A及图6B为本发明(实施形态4)的具有将芯片信息作为热能输出的元件的半导体集成电路A的构成图。
图7为本发明(实施形态5)的具有将芯片信息作为热能输出的元件的半导体集成电路A的构成图。
图8为本发明(实施形态6)的具有将芯片信息作为热能输出的元件的半导体集成电路A的构成图。
图9为本发明(实施形态7)的具有将芯片信息作为热能输出的元件的半导体集成电路A的构成图。
图10为本发明(实施形态8)的具有将芯片信息作为热能输出的元件的半导体集成电路A的构成图。
图11为本发明(实施形态9)的具有将芯片信息作为热能输出的元件的半导体集成电路A的构成图。
图12为本发明(实施形态10)的具有将芯片信息作为热能输出的元件的半导体集成电路A的构成图。
图13A及图13B为本发明(实施形态11)的具有将芯片信息作为热能输出的元件的半导体集成电路A的构成图。
图14A及图14B为本发明(实施形态12)的具有将芯片信息作为热能输出的元件的半导体集成电路A的构成图。
图15A及图15B为本发明(实施形态13)的试验信息检查方法的说明图。
图16A及图16B为实施形态13的流程图。
图17A及图17B为实施形态13的制造信息检查方法的说明图。
图18A及图18B及图18C为本发明(实施形态14)的半导体集成电路A中提高安全性时的流程图。
图19为本发明(实施形态15)的具有将芯片信息作为光能输出的元件的半导体集成电路B的构成图。
图20为实施形态15中使用的光检测装置的构成图。
图21为本发明(实施形态16)的具有将芯片信息作为磁能输出的元件的半导体集成电路C的构成图。
图22A及图22B为实施形态16中使用的磁场检测装置的构成图。
具体实施方式
下面，基于具体例子对本发明的半导体集成电路进行说明。
(实施形态1)
根据图1～图3A及图3B，说明具有将芯片信息作为电磁波的一种、即热能输出的元件的半导体集成电路A、以及作为读取用的电磁波检测装置的热检测装置。
如图1所示，在构成实现目标功能的电路的半导体集成电路A的半导体基板100上，构成对自己本身是否正常动作进行自诊断的BIST(Built In SelfTest，内部自测试)电路单元101、元件105、以及促使发热的电阻106。另外，在该例子中，利用寄存器组103及元件105构成利用规定的输入信号激活半导体基板的控制电路107。该例子的半导体集成电路芯片信息是BIST电路单元101的寄存器组103中存储的自诊断结果的试验信息。
具有读出芯片信息的资格的检查者，在将半导体集成电路的激活信号102置于规定的读出许可状态的激活状态下，从加上该规定的激活信号102的寄存器组103的输出104读出芯片信息，向元件105输出，利用该芯片信息来控制元件105的通断，控制对电阻106的通电。另外，在激活信号102没有置于读出许可状态的非激活状态下，不从寄存器组103读出芯片信息。
根据这种构成，在将激活信号102置于规定的读出许可状态的激活状态下，利用能够捕捉发热(红外光)的检测装置来观察电阻106，从而能够不通过电路而非接触地从BIST电路单元101读出作为芯片信息的试验信息。由元件105及电阻106构成的输出电路，由于结构简单，占用较少的空间，因此具有能够有效利用多余空间的布图上的优点。
图2所示为试验信息的具体例子，在寄存器组103中存储不良测试编号、不良种类、不良地址不良区域等试验信息108。将该试验信息不通过电路而非接触地取出试验信息，其优点在于不是实际的故障部位，而且确定故障内容等检查用途。
图3A及图3B所示为能够非接触地取出试验信息的热检测装置。
热检测装置109具有捕捉红外光作为图像的电磁波装置单元的光学装置单元110及与其输出连接的图像处理单元111。
将金属布线层113置于上侧，将半导体装置电路A固定在台板112上，将前述光学装置单元110的受光窗面向半导体集成电路A的上表面，通过这样，前述电阻106与芯片信息相对应而发热所发生的红外线114被光学装置单元110作为图像所捕捉。可利用图像处理单元111对它进行检查。另外，图像处理单元111构成为能够向外部的存储装置或显示器件输出。
另外，如图3B所示，在以倒装芯片型将金属布线层113置于下侧并安装在台板112上的那种半导体集成电路A的情况下，对半导体集成电路A照射从光学装置单元110透过硅基板的观测用红外光116，用光学装置单元110检测由半导体集成电路A反射的反射光。这时，光学装置单元110检测的反射光，由于受到前述电阻106与芯片信息相对应而发热所发生的红外线114的干涉，因此光学装置单元110能够读取芯片信息，同样作为图像被捕捉，从而进行检查。
(实施形态2)
在上述的(实施形态1)中，芯片信息是BIST电路单元101的试验信息，但即使芯片信息是半导体集成电路的制造信息，也如图4所示同样能够实施。
在图4中，在构成实现目标功能的电路的半导体集成电路的半导体基板100上，构成ROM单元116、元件105及促使发热的电阻106。在ROM单元116的存储器117中，存储产品编号、批量、切片、制造工厂等制造信息118。在该例子中，利用ROM单元116及元件105构成利用规定的输入信号激活半导体基板的控制电路107。
在将激活信号102置于规定的读出许可状态的激活状态下，从存储器117的输出119向元件105输出芯片信息，利用该芯片信息来控制元件105的通断，控制对电阻106的通电。
根据这种构成，利用能够捕捉发热红外光的前述热检测装置来观察电阻106，从而能够不通过电路而非接触地读出制造信息。由元件105及电阻106构成的输出电路，由于结构简单，占用较少的空间，因此具有能够有效利用多余空间的布图上的优点。
(实施形态3)
在上述的各实施形态中，元件105的输出电平不能切换，这里根据图5说明以(实施形态1)的情况为例使输出电平可变的半导体集成电路A。对于构成同一作用的部分附加同一标号进行说明。
如图5所示，在半导体基板100上，设置形成尺寸(宽：W/长：L)不同的选择晶体管120、121、122；电流镜电路123；元件124、125、126；以及促使发热的电阻106等。
这里，选择晶体管120的尺寸为4W/L，选择晶体管121的尺寸为2W/L，选择晶体管122的尺寸为W/L，元件124与选择晶体管120的输出串联连接，元件125与选择晶体管121的输出串联连接，元件126与选择晶体管121的输出串联连接，元件126与选择晶体管122的输出串联连接，元件124～126的一端互相连接，通过前述电阻106接地。
从同一半导体基板100上构成的BIST电路单元101得到的芯片信息，利用规定的激活信号102在寄存器组103的输出104进行输出，用该输出的各位(bit)信号来切换元件124～126的输入。
由于这样构成，因此根据输出104的输出电平，通过选择晶体管120～122中的单个或多个，对电阻106通电，根据输出104的输出电平，电阻106的发热量变化。这里，由于利用电流镜电路123，确保恒流特性，因此能够稳定产生不同的发热。
因而，通过将图3A及图3B中说明的热检测装置109的光学装置单元的受光窗面向半导体集成电路A，能够从外部非接触地读取BIST电路单元101的试验结果。具有利用辉度变化的级数来增加信息量的效果。
另外，这里是使电阻106的发热量根据试验信息相应变化的，但即使芯片信息是产品编号、批量、切片、制造工厂等制造信息，也同样能够实施。
(实施形态4)
在上述的(实施形态1)及(实施形态2)中，是芯片信息的每一位设置电阻106，将芯片信息作为热能输出，在(实施形态3)中，是切换元件124、125、126的输出电平，利用单一的电阻106输出多位的芯片信息，而在本(实施形态4)中的不同点仅在于，将芯片信息作为热量以分时方式对每一位连续多次输出。
如图6所示，在半导体基板100上，设置计数器127；利用串联连接的D触发器128、129…构成的移位寄存器130；元件105；以及促使发热的电阻106。
在将激活信号133置于规定的读出许可状态的激活状态下，从同一半导体基板100上构成的BIST电路单元101的寄存器组103，每次利用计数器127的输出135接受切换指示，就切换输出位，在输出131以位串输出。
如图6B所示，在利用清零信号132进行计数器127及移位寄存器130的清零动作之后，若激活信号133置于激活状态，则与时钟信号134同步，根据计数器127的输出135，如上所述从寄存器组103向移位寄存器130切换输出位输出，利用从移位寄存器130的输出以位串输出的芯片信息来控制元件105的通断，控制对电阻106的通电。
因此，由于芯片信息与时钟信号134同步在输入131依次输出，因此通过将图3A及图3B中说明的热检测装置109的光学装置单元的受光窗面向半导体集成电路A，能够从外部非接触地读取BIST电路单元101的试验结果。还具有利用时间轴来增加信息量的效果。
另外，这里是使电阻106的发热量根据试验信息相应变化的，但即使芯片信息是产品编号、批量、切片、制造工厂等制造信息，也同样能够实施。
(实施形态5)
在上述各实施形态中，从电阻106仅输出芯片信息，而在本(实施形态5)中的不同点仅在于，以提高安全性为目的，对于芯片信息非激活的位，从电阻106输出任意的输出状态。
如图7所示，在半导体基板100上，设置随机数发生电路136；多路选通器137；移位寄存器138；元件105；以及电阻106等。
在将激活信号133置于规定的读出许可状态的激活状态下，从同一半导体基板100上构成的BIST电路单元101得到的芯片信息从寄存器组103读出，与时钟信号134同步，通过多路选通器137向移位寄存器138输出，来控制元件105的通断，控制对电阻106的通电。在图7中，省略图6A及图6B中所示的计数器127。
另一方面，在激活信号133为非激活状态时，由于随机数发生电路136产生的输出通过多路选通器137向移位寄存器138输出，因此从具有促使发热的电阻的元件105输出作为无意义的芯片信息，能够提高安全性。
具体来说，不管激活信号133是激活状态还是非激活状态，由于从元件105输出某些变化的信息，因此没有读出芯片信息的资格的人假设想要非法寻找出置于前述激活状态的状态，即使使用图3A及图3B中的热检测装置109进行读取，仅根据热检测装置109的读取内容，也不能判定激活信号133的激活状态及非激活状态。
另一方面，在具有读出芯片信息的资格的检查者的情况下，在将半导体集成电路的激活信号102置于规定的读出许可状态形成激活状态之后用热检测装置109进行读取，或者一面用热检测装置109进行读取，一面将激活信号102从非激活状态切换为激活状态，仅采用热检测装置109读取中的激活信号102为激活状态期间的读取结果作为有效的芯片信息。
(实施形态6)
图8所示为(实施形态6)。
在(实施形态5)中，在激活信号102为非激活状态下，用随机数发生电路136的输出通过移位寄存器138及元件105，控制对电阻106的通电，以干扰非法读取，而在图8中，是将激活信号133通过反相器139与前述移位寄存器138的清零端CLR连接。因而，在将激活信号133置于激活状态的状态下，从BIST电路单元101得到的芯片信息从寄存器组103读出，与前述时钟信号134同步，向移位寄存器138输出，来控制元件105的通断，控制对电阻106的通电。另外，在图8中，省略图6A及图6B中所示的计数器127。
另一方面，在激活信号133为非激活状态时，通过反相器139使移位寄存器138清零，从移位寄存器138的输出读出重复的“0”，通过元件105连续使电阻106通电。即，在激活信号133为非激活状态即通常的运转模式中，从促使发热的电阻106作为无意义的芯片信息输出，不能判别是否是具有芯片信息读出功能的半导体集成电路，能够以简单的控制来提高安全性。
(实施形态7)
图9所示为(实施形态7)。
在(实施形态6)中，在激活信号133为非激活状态时，是将电阻106连续通电来提高安全性，而在该图9中与图8的不同点仅在于，激活信号133通过反相器139与前述移位寄存器138的预置端PR连接。
因此，在激活信号133置于活性状态的状态下，从BIST电路单元101得到的芯片信息从寄存器组103读出，与所述时钟信号134同步，向移位寄存器138输出，来控制元件105的通断，控制对电阻106的通电。
另一方面，在激活信号133为非激活状态时，通过反相器139使移位寄存器138放置为“1”，从移位寄存器138的输出读出重复的“1”，重复使元件105断开，连续断开对电阻106的通电。
即，在激活信号133为非激活状态即通常的运转模式中不能判别是否是具有芯片信息读出功能的半导体集成电路，能够以简单的控制来提高安全性。另外，还有的优点是能够降低消耗电流。
(实施形态8)
图10所示为图1所示的其它的实施形态。
在图1中，各电阻106的一端是直接接地，而在该图10的例子中，各电阻106的一端互相连接，然后通过金属熔丝140接地。
在这样构成的情况下，在检查时取得芯片信息后，利用激光微调器等切断金属熔丝，从而使电阻106其本身的功能停止，能够大幅度提高安全性。
这里是举出(实施形态1)的情况为例进行说明的，在其它的实施形态中，也可与电阻106串联插入金属熔丝140，同样能够实施。
(实施形态9)
图11所示为图10所示的其它实施形态。
在图10中，是在各电阻106的一端直接插入金属熔丝140，但在本实施形态中的不同点仅在于，设置电熔丝141及切断用驱动器电路单元142。143为切断用信号。
因此，在检查时取得芯片信息后，使激活信133为非激活状态(激活信号控制切断电阻106的电流通路的传送门，切断时成为断开状态)、以及切断用信号143为激活状态，利用切断用驱动器电路单元142，使毫安级的电流通过电熔丝141，从而形成高电阻状态，能够停止各电阻106其本身的功能，不需要激光微调器等特殊的装置，能够大幅度提高安全性。
另外，切断用驱动器电路单元142如下所述进行动作。
激活信号133用来对元件105进行输出和起到利用传送门142A来控制电阻106的通断的作用。在激活状态下，对元件105进行输出，传送门142A导通，从而确保电流通路，产生所希望的发热114。另外，在非激活状态下，对元件105禁止输出，传送门142A断开，从而切断电流通路。
这里，在使激活信号133为非激活状态、切断电阻106的电流电路的状态下，通过使切断用信号143为激活状态，使预先确保毫安级的驱动能力的电熔丝切断用驱动器142B导通，从而对元件105及电阻106没有影响，而切断电熔丝141。
(实施形态10)
图12所示为图10所示的其它实施形态。
在图10中，是在各电阻106的一端直接插入金属熔丝140，但在本实施形态中的不同点仅在于，设置闪速存储器144及闪速存储器控制电路145。闪速存储器144与电阻106串联连接，在芯片信息取得时，在闪速存储器144的存储器单元电流流过的导通状态下使用。
在芯片信息取得后，使激活信号133为非激活状态，以及使WE信号146为激活状态，利用闪速存储器控制电路单元145，将闪速存储144的数据全部重写为存储器单元电流不流过的断开状态，停止电阻106的功能。另外，在再一次有必要进行检查时，激活闪速存储器144的特点，重写为存储器单元电流流过的导通状态，从而能够再生电阻106的功能，能够兼顾安全性及检查方便性。闪速存储器144在激活状态下它的输出电路导通，在非激活状态下它的输出电路断开，前述重写后的闪速存储器144的输出电路始终为断开状态。
另外，闪速存储器控制电路单元145如下所述进行动作。
激活信号133用来对元件105进行输出和起到利用传送门145C来控制闪速存储器的导通状态控制及电阻106的通断的作用。在激活状态下，对元件105进行输出，传送门145C导通，而且闪速存储器144的导通导通，从而确保电流通路，产生所希望的发热114。闪速存储器144的导通状态只要将通常电源Vdd加在闪速存储器144的栅极上即可。另外，在非激活状态下，对元件105禁止输出，传送门145C断开，闪速存储器144的通道断开，从而电流通路切断。
这里，在使激活信号133为非激活状态、切断电阻106的电流通路的状态下，通过使重写许可信号146为激活状态，则从闪速存储器控制电路145D产生闪速存储器的数据重写所必需的高电压，加在闪速存储器144的栅极与基板之间，通过这样对元件105及电阻106没有影响，而能够使闪速存储器144的通道始终断开。
(实施形态11)
图13A所示为上述各实施形态的各元件105及各电阻106在半导体基板100上的具体配置例子。这样，元件105及电阻106形成的各单元147配置在半导体基板100上的除了包含输入输出缓冲器及电源的焊盘部分148以外的任意的剩余空间，以串联形式隔开规定间隔排列，沿横向形成一排。前述各单元147并排半导体基板100的边149，该边149位于并排配置在半导体基板100的左右端的焊盘部分148的列之间，使得在利用前述热检测装置109读取时能够限定检测区域。
由于这样构成，因此在使前述激活信号133为激活状态的芯片信息读取状态下，如图13B中用假想线所示，在半导体基板100的边149的附近，从各单元147的电阻106的位置150产生与芯片信息相对应发热的红外线。因而，能够将前述热检测装置109的光学装置单元110的受光窗向着边149的附近读取，将图像处理单元111读取的结果用条形码等进行处理，这样来处理图像，从而不需要使CAD布图与图像重合，能够以比较简单的构成来确定并读取芯片信息。
(实施形态12)
图13A及图13B中是将元件105及电阻106形成的各单元147进行一维配置，而在本(实施形态12)中所示为二维配置的其它具体例子。
如图14A所示，元件105及电阻106形成的各单元147配置在半导体基板100上的除了包含输入输出缓冲器及电源的焊盘部分148以外的任意的剩余空间，以串联形式隔开规定间隔排列，沿横向形成一排，再在焊盘部分148的排列方向沿纵向并排排列。
由于这样构成，因此在使前述激活信号133为激活状态的芯片信息读取状态下，如图14B中用假想线所示，从各单元147的电阻106的位置150产生与芯片信息相对应发热的红外线，向着前述热检测装置109的光学装置单元110的受光窗读取，通过这样能够作为二维条形码图像，高效输出芯片信息。另外，相对于一维配置，具有增加芯片信息量的效果。
(实施形态13)
图15A及图15B所示为能够如图14A及图14B所示将芯片信息作为二维条形码图像输出的半导体集成电路A的具体检查方法。
如图15A所示，试验信号从作为自动试验装置的LSI测试器151送往测试头152，用台板112接受它的电信号，加在半导体集成电路A的前述半导体基板100上。作为与试验信号的应答，半导体集成电路A的所述各单元147的电阻106通过发热产生红外光114，该红外光114利用光学装置单元110及图像处理单元111将图像变换为有意义的检查数据153。具体来说，如图15B所示，根据通过光学装置单元110输入至图像处理单元111的二维条形码图像154的模式，相应输出代码信息155作为前述检查数据153。
该检查数据153被LSI测试器151读取，作为与前述试验信号相对应的试验结果进行对应存储，然后在LSI测试器151的显示器156上显示具体的试验结果内容157。这样，不需要经由LSI测试器151的测试来152取得试验结果。
图16A所示为这种情况下的具体检查流程。
检查开始后，进行通常试验S1，例如读出RAM的不良地址信息，登录在LSI测试器151的存储媒体中S2。再进一步读出LSI测试器151中存储的试验信息S3，利用熔丝或非易失性存储器进行冗余复活S4，结束检查。根据上述，不需要从LSI测试器的测试头一侧取得芯片信息，能够非接触的取出芯片信息，通过与LSI测试器联动，在检查时能够进行程序的程序变更、冗余复活、微调动作等，能够提供高质量、高合格率的产品。
另外，在图15A及图15B中与试验信号应答从半导体集成电路A以红外光114输出并在显示器156上显示的芯片信息，是不良地址号码显示的情况，而同样在从LSI测试器151通过测试头152发出要读出半导体集成电路A的芯片信息的制造信息的指示，从而从半导体集成电路A以外红外114读出制造信息时也是同样的。图17A及图17B所示为这种情况，在LSI测试器151的显示器156上显示制造编号、批量编号、切片等的读出结果。再有，图16B所示为这种情况流程。该检查流程在检查开始后，读出制造信息S1，将制造信息登录在LSI测试器151的存储媒体中S2。再有，将检测进行时存储在LSI测试器151中的制造信息作为标记，利用软件切换测试程序的顺序53，进行通常试验S4，结束检查。例如，根据制造信息，能够用通用性强的一个检查程序进行多品种的程序或RAM容量的程序的切换。
另外，在本(实施形态13)中，是能够将芯片信息作为二维条形码图像输出的半导体集成电路A的情况，而如图13A及图13B那样能够将芯片信息作一维条形码图像输出的半导体集成电路A的情况也同样。
(实施形态14)
图18A所示为将图10、图11或图12所示那样采取安全对策所具有金属熔丝140或电熔丝141的半导体集成电路A与LSI测试器151组合进行检查时的具体流程。在这种情况下，检查开始后读出制造信息S1，将制造信息登录在LSI测试器的存储媒体中S2。进而在进行检测时，将存储在LSI测试器151中的制造信息作为标记，利用软件切换测试程序的顺序S3，进行通常试验S4，然后切断熔丝S5，结束检查。由于使输出制造信息的文件的功能停止，因此不能再次读出。
图18B所示为将图12所示那样采取安全对策所具有闪速存储器A44及闪速存储器控制电路单元145的半导体集成电路A与LSI测试器151组合进行检查时的具体流程。在这种情况下，检查开始后进行通常试验S1，例如读出RAM的不良地址信息S2，登录在LSI测试器151的存储媒体中S3。再进一步根据存储在LSI测试器151中的试验信息，利用作为非易失性存储器的闪速存储器144进行冗余复活S4，然后进行将非易失存储器的数据重写为存储器单元电流全部不流过的状态S5，切断之后结束检查。由于使输出试验信息的元件的功能停止，因此不能再次读出。
图18C所示为形成能够再输出芯片信息的状态的具体流程。在这种情况下，检查开始后，重写为了停止输出芯片信息的元件的功能而设置的非易失性存储器的数据，为了再次具有功能而进行重写S1，然后读出制造信息S2，登录制造信息S3。进行分析试验S4，读出分析试验得到的试验信息S5，然后登录试验信息S6，结束分析试验。通过这样，即使在出厂后必须进行分析时，也能够再输出芯片信息，能够容易进行检查。
(实施形态15)
在上述各实施形态中，是举出具有将芯片信息作为发热输出的元件的半导体集成电路A的情况为例进行说明，而将作为发热输出的元件置换为作为电磁波的一种的光信号输出的元件的半导体集成电路B的情况也能够期望有同样的效果。
如图19所示，在构成实现目标功能的电路的半导体集成电路的半导体基板100上，构成对自己本身是否正常动作进行自诊断的BTST电路单元101、元件105、以及促使发光的二极管158。另外，在该例子中，利用寄存器组103及元件105构成利用规定的输入信号激活半导体基板的控制电路107。该例子的半导体集成电路芯片信息是BIST电路单元101的寄存器组103中存储的自诊断结果的试验信息或制造信息。
具有读出芯片信息或制造信息的资格的检测者，在将半导体集成电路的激活信号102置于规定的读出许可状态的激活状态下，从加上该规定的激活信号102的寄存器组103的输出104读出芯片信息，向元件105输出，利用该芯片信息来控制元件105的通断，控制对二极管158的通电。另外，在激活信号102没有置于读出许可状态的非激活状态下，不从寄存器组103读出芯片信息。
根据这种构成，在将激活信号102置于规定的读出许可状态的激活状态下，利用能够捕捉发光的检测装置来观察二极管158，从而能够不通过电路非接触地从BIST电路单元101读出作为芯片信息的试验信息。由元件105及二极管158构成的输出电路，由于结构简单，占用较少的空间，因此具有能够有效利用多余空间的布图上的优点。而且与利用电阻106的热能产生的芯片信息输出的情况相比，能够以高速度输出。
图20所示为作为能够非接触地取出试验信息的电磁波检测装置的光检测装置。
光检测装置159具有捕捉二极管158的发光作为图像的光学装置单元160、以及与其输出连接的图像处理单元111。
将金属布线层113置于上侧，将半导体集成电路B固定在台板112上，将作为电磁波装置单元的前述光学装置单元160的受光窗面向半导体集成电路B的上表面，通过这样前述二极管158与芯片信息相对应而发光161被光学装置单元160作为图像所捕捉。利用图像单元111对它进行检查。另外，图像处理单元111构成为能够向外部的存储装置或显示器件输出。
另外，在该图19及图20中说明的是与图1、图3A及图3B相对应的不同点，但对于图4～图18A、图18B、图18C，只要将电阻106置换为二极管158，也同样能够实施。
(实施形态16)
在上述的图1～图18A、图18B、图18C中，是举出具有将芯片信息作为发热输出的元件的半导体集成电路A的情况为例进行说明，而将作为发热输出的元件置换为作为电磁波的一种的磁力线输出的元件的半导体集成电路C的情况，也能够期望有同样的效果。
如图21所示，在构成实现目标功能的电路的半导体集成电路的半导体基板100上，构成对自己本身是否正常动作进行自诊断的BIST电路单元101、元件105、以及促使产生磁力线的线圈162。另外，在该例子中，利用寄存器组103及元件105构成利用规定的输入信号激活半导体基板的控制电路107。该例子的半导体集成电路芯片信息是BIST电路单元101的寄存器组103中存储的自诊断结果的试验信息或制造信息。
具有读出芯片信息或制造信息的资格的检查者，在将半导体集成电路的激活信号102置于规定的读出许可状态的激活状态下，从加上该规定的激活信号102的寄存器组103的输出104读出芯片信息，向元件105输出，利用该芯片信息来控制元件105的通断，控制对布线线圈162的通电。另外，在激活信号102没有置于读出许可状态的非激活状态下，不从寄存器组103读出芯片信息。
根据这种构成，在将激活信号102置于规定的读出许可状态的激活状态下，利用能够捕捉磁力线的检测装置来观察布线线圈162，从而能够不通过电路而非接触地从BIST电路单元101读出作为芯片信息的试验信息。
图22A所示为作为能够非接触地取出试验信息的电磁波检测装置的磁场检测装置。
磁场检测装置163具有捕捉布线线圈162的磁力线作为图像的作为电磁波装置的磁场检测装置单元164、以及与其输出连接的图像处理单元111。
将金属布线层113置于上述，将半导体集成电路C固定在台板112上，将所述磁场检测单元164的检测窗面向半导体集成电路C的上表面，通过这样前述布线线圈162与芯片信息相对应的磁通165被磁场检测装置单元164作为磁力线的分布图像所捕捉。利用图像处理单元111对它进行检查。另外，图像处理单元111构成为能够向外部的存储装置或显示器件输出。
另外，在如前所述利用热能或光能读出芯片信息时，在半导体集成电路的安装方法为倒装芯片安装的情况下，一部分虽然被金属布线层113遮住，难以取得芯片信息，但在具有布线线圈162的半导体集成电路C的情况下，如图22B所示，即使在将金属布线层113置于下侧安装在台板112上那样的情况下，利用磁场检测装置单元164能够捕捉透过金属布线层113而得到的磁力线，从而即使是倒装芯片型式，其构成也可在非常短的时间内很容易进行检查。
另外，在该图21、图22A及图22B中说明的是与图1、图3A及图3B相对应的不同点，但对于图4～图18A、图18B、图18C，只要将电阻106置换为促使产生磁力线的布线线圈162，也同样能够实施。
本发明相关的半导体集成电路及检查方法，也能够适用于通过物理方法难以取出制造信息(芯片ID)及检查信息的、多层SiP及倒装芯片等产品领域或非接触式IC卡等用途。再有，今后对于车载设备的领域中强调的半导体跟踪能力，也是完全能够应对的技术。

Claims (31)

1.一种半导体集成电路，其特征在于，具有
利用规定的输入信号，激活半导体基板的控制电路、以及
利用所述控制电路的输出，将芯片信息作为电磁波输出的元件。
2.如权利要求1所述的半导体集成电路，其特征在于，
芯片信息是制造信息或试验信息。
3.如权利要求1所述的半导体集成电路，其特征在于，
一维或二维地配置元件。
4.如权利要求1所述的半导体集成电路，其特征在于，
元件的输出为可变量。
5.如权利要求1所述的半导体集成电路，其特征在于，
利用控制电路的激活，连续多次输出电磁波。
6.如权利要求1所述的半导体集成电路，其特征在于，
在控制电路非激活时，元件为任意的输出状态。
7.如权利要求1所述的半导体集成电路，其特征在于，
在控制电路非激活时，元件为任意的输出状态，该任意的输出状态为全部被选择并输出电磁波的状态。
8.如权利要求1所述的半导体集成电路，其特征在于，
在控制电路非激活时，元件为任意的输出状态，该任意的输出状态为全部被选择并不输出电磁波的状态。
9.如权利要求1所述的半导体集成电路，其特征在于，
具有与元件串联的熔丝，在输出芯片信息后，切断所述熔丝。
10.如权利要求1所述的半导体集成电路，其特征在于，
具有与元件串联的非易失性存储器，在输出芯片信息后，使所述非易失性存储器的数据为非输出状态。
11.一种电磁波检测装置，其特征在于，
是对将芯片信息作为电磁波输出的半导体集成电路进行读取而使用的电磁波检测装置，具有
捕捉来自所述半导体集成电路的电磁波的电磁波装置单元、以及
将所述电磁波装置单元检测的信息进行数据变换而取出芯片信息的处理单元。
12.如权利要求11所述的电磁波检测装置，其特征在于，
所述电磁波是热能，具有
捕捉来自所述半导体集成电路的热能作为红外光的光学装置单元、以及
将所述光学装置单元检测的信息进行数据变换而取出芯片信息的处理单元。
13.如权利要求11所述的半导体集成电路，其特征在于，
所述电磁波是光信号，具有
捕捉来自所述半导体集成电路的发光的光学装置单元、以及
将所述光学装置单元受光的信息进行数据变换而取出芯片信息的处理单元。
14.如权利要求11所述的半导体集成电路，其特征在于，
所述电磁波是磁力线，具有
捕捉来自所述半导体集成电路的磁力线的磁场检测装置单元、以及
将所述磁场检测装置单元检测的信息进行数据变换而取出芯片信息的处理单元。
15.一种半导体集成电路的检测方法，其特征在于，
使权利要求11所述的电磁波检测装置与自动试验装置联动，利用自动试验装置分析所述电磁波检测装置读取的芯片信息。
16.如权利要求15所述的半导体集成电路的检查方法，其特征在于，
根据芯片信息来控制处理流程。
17.如权利要求15所述的半导体集成电路的检查方法，其特征在于，
所述电磁波检测装置是对将芯片信息作为热能输出的半导体集成电路进行读取而使用的热检测装置，使该热检测装置与自动试验装置联动，利用自动试验装置分析所述热检测装置读取的芯片信息。
18.如权利要求15所述的半导体集成电路的检查方法，其特征在于，
所述电磁波检测装置是对将芯片信息作为光信号输出的半导体集成电路进行读取而使用的光检测装置，使该光检测装置与自动试验装置联动，利用自动试验装置分析所述检测装置读取的芯片信息。
19.如权利要求15所述的半导体集成电路的检查方法，其特征在于，
所述电磁波检测装置是对将芯片信息作为磁力线输出的半导体集成电路进行读取而使用的磁场检测装置，使该磁场检测装置与自动试验装置联动，利用自动试验装置分析所述检测装置读取的芯片信息。
20.一种半导体集成电路的检查方法，其特征在于，
半导体集成电路具有利用规定的输入信号激活半导体基板的控制电路、以及利用所述控制电路的输出将芯片信息作为电磁波输出的元件，而且具有与所述元件串联的熔丝，在检查所述半导体集成电路时，
使具有捕捉来自所述半导体集成电路的电磁波的电磁波装置单元、以及将所述电磁波装置单元检测的信息进行数据变换而取出芯片信息的处理单元的电磁波检测装置与自动试验装置联动，在出厂前的检查工序中切断所述熔丝。
21.一种半导体集成电路的检查方法，其特征在于，
半导体集成电路具有利用规定的输入信号激活半导体基板的控制电路、以及利用所述控制电路的输出将芯片信息作为电磁波输出的元件，而且具有与所述元件串联的非易失性存储器，在检查所述半导体集成电路时，
使具有捕捉来自所述半导体集成电路的电磁波的电磁波装置单元、以及将所述电磁波装置单元检测的信息进行数据变换而取出芯片信息的处理单元的电磁波检测装置与自动试验装置联动，在出厂前的检查工序中使所述非易失性存储器的数据为非输出状态。
22.一种半导体集成电路的检查方法，其特征在于，
半导体集成电路具有利用规定的输入信号激活半导体基板的控制电路、以及利用所述控制电路的输出将芯片信息作为电磁波输出的元件，而且具有与所述元件串联的非易失性存储器，在检查所述半导体集成电路时，
使具有捕捉来自所述半导体集成电路的电磁波的电磁波装置单元、以及将所述电磁波装置单元检测的信息进行数据变换而取出芯片信息的处理单元的电磁波检测装置与自动试验装置联动，在出厂前的检查工序中使非易失性存储器的数据为非输出状态，然后重写所述非易失性存储器为再次连接状态，使得能够再次输出芯片信息。
23.如权利要求20所述的半导体集成电路的检查方法，其特征在于，
所述电磁波检测装置是对将芯片信息作为热能输出的半导体集成电路进行读取而使用的热检测装置。
24.如权利要求21所述的半导体集成电路的检查方法，其特征在于，
所述电磁波检测装置是对将芯片信息作为热能输出的半导体集成电路进行读取而使用的热检测装置。
25.如权利要求22所述的半导体集成电路的检查方法，其特征在于，
所述电磁波检测装置是对将芯片信息作为热能输出的半导体集成电路进行读取而使用的热检测装置。
26.如权利要求20所述的半导体集成电路的检查方法，其特征在于，
所述电磁波检测装置是对将芯片信息作为光信号输出的半导体集成电路进行读取而使用的光检测装置。
27.如权利要求21所述的半导体集成电路的检查方法，其特征在于，
所述电磁波检测装置是对将芯片信息作为光信号输出的半导体集成电路进行读取而使用的光检测装置。
28.如权利要求22所述的半导体集成电路的检查方法，其特征在于，
所述电磁波检测装置是对将芯片信息作为光信号输出的半导体集成电路进行读取而使用的光检测装置。
29.如权利要求20所述的半导体集成电路的检查方法，其特征在于，
所述电磁波检测装置是对将芯片信息作为磁力线输出的半导体集成电路进行读取而使用的磁场检测装置。
30.如权利要求21所述的半导体集成电路的检查方法，其特征在于，
所述电磁波检测装置是对将芯片信息作为磁力线输出的半导体集成电路进行读取而使用的磁场检测装置。
31.如权利要求22所述的半导体集成电路的检查方法，其特征在于，
所述电磁波检测装置是对将芯片信息作为磁力线输出的半导体集成电路进行读取而使用的磁场检测装置。
CNB2006100092865A 2005-02-21 2006-02-21 半导体集成电路 Expired - Fee Related CN100514642C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005043293 2005-02-21
JP2005043293A JP2006229087A (ja) 2005-02-21 2005-02-21 半導体集積回路とその検査方法

Publications (2)

Publication Number Publication Date
CN1825589A true CN1825589A (zh) 2006-08-30
CN100514642C CN100514642C (zh) 2009-07-15

Family

ID=36936137

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100092865A Expired - Fee Related CN100514642C (zh) 2005-02-21 2006-02-21 半导体集成电路

Country Status (3)

Country Link
US (1) US20060198206A1 (zh)
JP (1) JP2006229087A (zh)
CN (1) CN100514642C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108573899A (zh) * 2017-03-13 2018-09-25 韩美半导体 半导体制造装置及其控制方法
CN110931072A (zh) * 2019-11-28 2020-03-27 深信服科技股份有限公司 一种坏道扫描方法、装置、设备及存储介质

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080136641A1 (en) * 2006-12-06 2008-06-12 Algotronix, Ltd. Thermal Active Tag for Electronic Designs and Intellectual Property Cores
US9299451B2 (en) * 2012-01-20 2016-03-29 International Business Machines Corporation Tamper resistant electronic system utilizing acceptable tamper threshold count
JPWO2020194524A1 (zh) * 2019-03-26 2020-10-01

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3758761A (en) * 1971-08-17 1973-09-11 Texas Instruments Inc Self-interconnecting/self-repairable electronic systems on a slice
JPH08203973A (ja) * 1995-01-25 1996-08-09 Sony Corp 半導体装置および半導体装置の良否選別方法
JP3360002B2 (ja) * 1996-03-14 2002-12-24 沖電気工業株式会社 接触式・非接触式兼用ｉｃカード及び接触式・非接触式兼用ｉｃカードリーダライタ
US6281028B1 (en) * 1999-09-30 2001-08-28 Advanced Micro Devices, Inc. LED alignment points for semiconductor die
JP2002067340A (ja) * 2000-08-30 2002-03-05 Fuji Photo Film Co Ltd 駆動回路およびそのテスト方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108573899A (zh) * 2017-03-13 2018-09-25 韩美半导体 半导体制造装置及其控制方法
CN108573899B (zh) * 2017-03-13 2022-12-23 韩美半导体 半导体制造装置及其控制方法
CN110931072A (zh) * 2019-11-28 2020-03-27 深信服科技股份有限公司 一种坏道扫描方法、装置、设备及存储介质
CN110931072B (zh) * 2019-11-28 2022-03-22 深信服科技股份有限公司 一种坏道扫描方法、装置、设备及存储介质

Also Published As

Publication number Publication date
US20060198206A1 (en) 2006-09-07
JP2006229087A (ja) 2006-08-31
CN100514642C (zh) 2009-07-15

Similar Documents

Publication Publication Date Title
CN1216295C (zh) 检测装置和检测方法
CN1825589A (zh) 半导体集成电路及其检查方法和电磁波检测装置
CN1440543A (zh) 使用检查系统的图像处理系统
JP2012084883A (ja) ウェーハレベル発光ダイオード（ｌｅｄ）チップのための検出方法及び検出装置並びにそれらのプローブカード
CN1853133A (zh) 检查方法、半导体器件和显示装置
CN1121248A (zh) 非易失性半导体存储装置
CN1358274A (zh) 检测装置、检测方法和检测组件
CN1748153A (zh) 边界扫描控制器、半导体装置、半导体装置的半导体电路芯片识别方法及其控制方法
CN1818692A (zh) 包括熔丝的半导体器件及能够抑制错误确定的其测试方法
CN1266481C (zh) 用于半导体集成电路的故障检测方法
CN1949478A (zh) 修护集成电路上的故障的方法以及系统
JP3822212B2 (ja) 半導体装置の故障箇所特定システム及び故障箇所特定方法
CN1726399A (zh) 集成电路及相应封装集成电路
KR100748464B1 (ko) 반도체 장치 제조 방법
JP2023177926A (ja) 金属セラミックス複合基板の表面傷検出方法、及び、その装置
CN1556926A (zh) 检查装置及检查方法
CN1713348A (zh) 半导体裸芯片、其上记录id信息的方法、及其识别方法
CN1521512A (zh) 大规模集成电路检查装置及其方法
CN1453798A (zh) 半导体器件分析系统
CN1556927A (zh) 检查装置及检查方法
CN1549932A (zh) 电路布线检查装置及电路布线检查方法
CN1202475C (zh) 一种电脑测试仪及实现电脑测试仪的方法
JP2009289767A (ja) 半導体装置の製造方法及び半導体装置
Nogueira et al. Accelerated life testing in epoxy packaged high luminosity light emitting diodes
JP5358125B2 (ja) 半導体装置及び半導体チップのクラック検出方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090715

Termination date: 20120221