CN1823420A - 沟渠式双扩散金属氧化半导体装置及其制造制程及方法 - Google Patents

沟渠式双扩散金属氧化半导体装置及其制造制程及方法 Download PDF

Info

Publication number
CN1823420A
CN1823420A CNA2004800126339A CN200480012633A CN1823420A CN 1823420 A CN1823420 A CN 1823420A CN A2004800126339 A CNA2004800126339 A CN A2004800126339A CN 200480012633 A CN200480012633 A CN 200480012633A CN 1823420 A CN1823420 A CN 1823420A
Authority
CN
China
Prior art keywords
ditches
irrigation canals
dmos
oxide
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800126339A
Other languages
English (en)
Inventor
单建安
黎茂林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Technology (international) Ltd
Original Assignee
Universal Technology (international) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CNA031034438A external-priority patent/CN1503387A/zh
Application filed by Universal Technology (international) Ltd filed Critical Universal Technology (international) Ltd
Priority to CNA2004800126339A priority Critical patent/CN1823420A/zh
Publication of CN1823420A publication Critical patent/CN1823420A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明是描述一种用于制造高密度沟渠DMOS(双扩散金属氧化半导体)晶体管的方法，该晶体管于三度空间的沟渠角落处具有改良的闸极氧化物崩溃并具有较佳的本体接触，其可改良闭锁抗扰性且增加驱动电流。一防护环屏蔽是使用以界定一深本体，以覆盖该三度空间的沟渠角落，其可避免于关闭状态操作期间的过早的闸极氧化物崩溃。防护环屏蔽的另一功能是在于沟渠的边界处界定经自我校准的较深的沟渠。该沟渠的边界处的较深的沟渠会造成在边界处长成较深的闸极氧化物，此一较深的氧化物层用以避免于三度空间的沟渠角落处的过早的闸极氧化物崩溃。于N－本体向内驱动步骤后，藉沉积一氧化物层且随后进行一氧化回蚀步骤而形成沟渠隔离物。该隔离物是使用以于高剂量源极植入步骤期间，避免任何所不欲的杂质穿透沟渠侧壁而进入装置通道。

Description

沟渠式双扩散金属氧化半导体装置及其制造制程及方法
技术领域
本发明是有关一种沟渠式DMOS装置及其制造制程及方法。详言之，本发明是有关一种具有改良的闸极氧化物崩溃现象的高密度沟渠式DMOS半导体装置及其制造制程及方法，该装置是诸如高密度DMOS晶体管晶胞。本发明也有关一种具有增强的开启状态的电阻表现的沟渠式DMOS半导体装置及其制造制程与方法。本发明更有关一种具有构件的沟渠式DMOS半导体装置、制程与方法，以增进晶胞间距的微型化。本发明更有关一种具有构件的沟渠式DMOS半导体装置及其制造方法与制程，以增进产率。
背景技术
双扩散金属氧化半导体(DMOS)晶体管是一种金属氧化半导体场效晶体管(MOSFETs)，其一般是使用以作为功率晶体管。举例言之，DMOS功率MOSFET是广泛使用以作为如手提装置、汽车电气系统与电器、功率供应与功率处理系统中的功率转换元件，以控制由电源至负载的功率流。一转换元件的最根本的条件之一是于电源与负载的功率转换期间具有非常低的功率丧失。为了符合此一条件，高度期望DMOS功率MOSFET的开启状态的电阻可尽可能的低。
一功率MOSFET一般是藉平行连接多个MOSFET晶胞而形成，以用于功率应用，诸如高电流转换应用。晶体管晶胞的平行连接是增加电流速率，且降低开启状态的电阻。
沟渠式DMOS技术一般是使用于如用于小巧型设计的DMOS功率MOSFET装置的制造中。于现今的沟渠式DMOS技术中，晶体管一般是由方形晶胞、六角形晶胞与带形晶胞所形成。方形晶胞一般是使用以提供一具有大于2.0μm的晶胞间距与约1.0μm的沟渠宽度的小巧型设计。当需一较高晶胞密度以降低开启状态的电阻时，则一般是使用带形晶胞设计。习知技艺的沟渠式DMOS技术的例子已描述于美国专利US 5,341,011、US 5,468,982、US 5,474,943、US 5,578,851、US 5,877,528与US 5,904,525等案中，其等是并于此以供参考。
一沟渠式DMOS晶体管晶胞的特征是在于一沟渠，该沟渠是形成于基材中，且与薄氧化物层排成一列，而后以一传导性多晶硅填充，以形成晶体管闸极结构。于习知的沟渠式DMOS功率MOSFET晶体管中，闸极氧化物崩溃是永远为装置故障或过早伤害(其一般发生于晶体管转换期间)的一理由。因此，高度期望可提供具有改良闸极氧化物崩溃现象的沟渠式DMOS MOSFET装置以及其制造方法与制程。
当开启状态的电阻可藉增加多个平行连接的晶体管晶胞而降低且符合小巧型设计的条件时，也高度期望一高晶胞密度。由于晶胞密度主要是藉晶胞间距而决定，因此，高度期望可降低或最小化晶胞间距。虽然带形晶胞设计通常是用于高密度与小巧型晶体管设计，但已知，最小的晶胞间距一般是源极杂质侧向扩散至装置通道而受限制，其将不利影响通道杂质浓度，而因此影响阀电压。此外，已知，传统带形晶胞设计是无法提供非常好的本体接触，此会降低开启状态装置的表现，诸如，电流驱动与闭锁抗扰性。
再者，沟渠中的过量的多晶硅凹处(其会造成该填充于沟渠中的多晶硅的顶表面与硅基材表面间的高度差异)会造成过度的阀电压变化，此乃是由杂质经沟渠侧壁进入装置通道中的不欲穿透而造成。此不欲现象一般是习知大量生产的结果，且当应用习知的生产制程时，其难以避免。因此，高度期望可避免或至少减低杂质经沟渠侧壁进入装置通道的不欲的穿透现象，以改良阀电压的控制。
发明内容
因此，本发明的一目的在于提供具有改良或增强的闸极氧化物崩溃现象的沟渠式DMOS MOSFET晶体管及装置。
本发明的又一目的在于藉降低带形晶胞设计的最小晶胞间距而增加沟渠式DMOS晶胞密度。
本发明的又一目的在于提供用以减少所不欲的设计物的阀电压变化的装置、方法与制程，其是藉预防或至少限制或减少所不欲的源极杂质经沟渠而至装置通道的穿透现象。
本发明的再一目的在于提供沟渠式DMOS MOSFET晶体管及装置，其具有增强的带形晶胞设计，以改良主体接触，藉此以增进开启状态装置的表现。
广言之，由于各额外的屏蔽步骤一般需要一额外的屏蔽校准制程，此会造成额外的成本与校准失误，本发明的一目的在于藉相对简单的构件与最少数目的屏蔽步骤而达成前述目的。
必须注意的是，前述目的必须以最小目的而各别的解读，以提供大众一有用的选择。
于检视习知DMOS晶体管的故障的原因时，已发现早期的闸极氧化物崩溃永远都发生在角落区域，特别是尖锐的角落区域。再者，也发现，由于传统制造方法中的闸氧化物的生长，故，于此等角落(特别是边角)处的闸氧化层厚度更薄。为了减少此一问题，本发明是提供一增强的DMOS半导体装置，该半导体装置包括多个DMOS晶体管晶胞，该DMOS晶体管晶胞形成于第一传导型式的一基材上，且包括一第二传导型式的本体区域，该晶体管晶胞包括一形成于该基材上的沟渠，且该沟渠包括一第一端、第二端及一互连该第一端与第二端的中间部位，该第一端与第二端的底表面低于该沟渠的中间部位的底表面。于本发明的特定的实施例中，基材是P+掺杂，且因此该第一传导型式为P-型。
因此，依据本发明，其提供一种DMOS半导体装置，该装置包括多个DMOS晶体管晶胞，该DMOS晶体管晶胞是形成于第一传导型式的基材上，且包括有一第二传导型式的本体区域，该晶体管晶胞包括一沟渠，该沟渠是形成于该基材上且具有一第一端、第二端与一互连该第一端与第二端的中间部位，该第一端与第二端的底表面是低于该沟渠的中间部位的底表面。
于一较佳具体实施例中，该沟渠实质上是为一绝缘物质层所覆盖，且该绝缘物质层是夹置于传导物质层与该沟渠的底面及侧面之间，该沟渠的第一与第二端处的绝缘物质层是比该沿沟渠的中间部位的绝缘物质层更厚。
该传导物质较佳包括多晶硅，且该绝缘物质包括一绝缘的氧化物、氮化物等物质。
于该沟渠的第一与第二端处的绝缘层厚度较佳是比沟渠的较浅的中间部位的绝缘层厚度超出约至少400。
第一与第二岛状物较佳是分别形成于邻近该沟渠的第一与第二端处，该沟渠是在该第一与第二岛状物的中间。
第一与第二岛状物较佳是突伸于沟渠与本体区域之上。
第一与第二岛状物较佳是藉本体区域而与沟渠分隔。
第一与第二岛状物较佳是由一绝缘氧化物所形成。
沟渠的第一与第二端较佳是比沟渠的较浅中间部位的深度深至少约400。
本发明的另一目的在于提供一种用于形成DMOS半导体装置的方法，该DMOS半导体装置包括多个DMOS晶体管晶胞，该DMOS晶体管晶胞是形成于第一传导型式的基材上，且包括一第二传导型式的本体区域，该晶体管晶胞包括一沟渠，该沟渠是形成于该基材上且具有一第一端、第二端与一互连该第一端与第二端的中间部位，该第一端与第二端的底表面是低于该沟渠的中间部位的底表面，该方法包含下列的连续步骤：
·于该基材的表面上形成一第一厚度的第一绝缘层，
·藉选择性遮蔽与蚀刻该绝缘层而将一第一与第二岛状物与该第一绝缘层分离，以使得于选择性蚀刻后，暴露出位于第一与第二岛状物间的基材部份以及绝缘层的其余部份，
·形成一围绕该第一与第二岛状物的第二传导型式的本体区域，
·形成一覆盖该第一岛状物、该第二岛状物与该第一绝缘层的其余部份的第二绝缘层，该第二绝缘层包括一位于相对该暴露基材的位置处的凹处，该暴露基材是位于该第一绝缘层的残余部份与该岛状物之间，
·蚀刻移除该第一绝缘层与第二绝缘层的残余部份与该本体区域的一部份，而产生具有第一与第二端的沟渠，该第一与第二端是低于沟渠的中间部位，
·以一绝缘物质层覆盖沟渠，位于沟渠的第一与第二端处的绝缘层是比沟渠的中间部位处的绝缘层更厚，
·以一传导物质层覆盖该绝缘层。
用于形成沟渠的步骤较佳是参考岛状物而排列。
该第二绝缘层较佳是包括一由电浆增强的化学蒸气沉积法(PECVD)所制成的硬罩幕氧化物层。
该绝缘层较佳是包括一氧化物(诸如氧化硅)、一氮化物等绝缘物质。
以一绝缘物质层覆盖该沟渠的步骤较佳是包括下列连续步骤：
·长成一牺牲氧化物层，以修补蚀刻期间可能的伤害，且用以围绕该沟渠的角落，
·清除该牺牲氧化物层，
·沉积一氧化物层，以填满该沟渠，
·移除沿沟渠的较浅中间部位所沉积的氧化物，
·沿沟渠的整体长度形成闸氧化物。
于第三步骤中的氧化物层的沉积步骤较佳是藉低压化学蒸气沉积法(LPCVD)而进行。
依据本发明的第三目的，其是提供一种沟渠式DMOS半导体，其包括多个DMOS晶体管晶胞，该DMOS晶体管晶胞是形成于第一传导型式的基材上且包括一第二传导型式的本体区域，该晶体管晶胞包括一沟渠，该沟渠是形成于该基材上且具有一第一端、一第二端与一互连该第一端与第二端的中间部位，该沟渠包括自沟渠底表面延伸的侧壁，该沟渠实质上是由一传导物质层所覆盖，一绝缘物质层是沉积于该传导物质层与该基材之间，该传导物质层的顶表面是自沟渠的顶部凹入，其是邻近基材的顶表面，位于传导物质层的顶表面与基材的顶表面间的侧壁部份实质上是以一间隔构件所覆盖。
于一较佳具体实施例中，该传导物质包括多晶硅，该绝缘物质包括一氧化物，且该间隔构件包括一氧化物层。
该氧化物包括一LPCVD氧化物。
凹处的深度较佳是在1,000至3,000的范围内，且该间隔构件的厚度是在1,000至2,000之间。
凹处的深度较佳是为1,500，且间隔构件的厚度较佳是为1,500。
依据本发明的第四目的是在提供该间隔构件，该间隔构件是在第一传导型式的杂质引导入至第二传导型式的本体区域中之前，沿该凹处的侧壁部位而形成。
该间隔构件较佳是在沟渠已使用该传导物质覆盖后，藉沉积一绝缘物质层于该经半处理的装置的顶表面上而形成，回蚀该绝缘物质层，以形成该间隔构件。
该间隔构件较佳是在该第二传导型式的杂质已引入该基材后而形成，以形成该本体区域。
该本体区域较佳是为N-型，且该基材是为P-型。
依据本较佳具体实施例的第五目的，其提供一DMOS半导体装置，该半导体装置包括多个DMOS晶体管带形晶胞，该DMOS晶体管带形晶胞是形成于一第一传导型式的基材上且包括第二传导型式的本体区域，该晶体管晶胞包括一形成于该基材上的狭长沟渠，该晶体管晶胞包括一形成源极区域的第一传导型式的狭长带，该狭长源极区域带是延伸邻近该狭长沟渠且沿该狭长沟渠延伸，该装置包括一第二传导型式的狭长本体区域接触带，本体接触带的长度是可与狭长源极区域带的长度相比拟。
于一较佳具体实施例中，该装置包括金属化接触区，其实质上是沿狭长源极区域带的整体长度而延伸，且实质上是沿该本体区域接触带的整体长度而延伸。
本体区域接触带的宽度较佳是在0.1至0.3μm的范围间。
本体区域带较佳为N-型传导性，且该源极区域为P-型传导性。
金属化区域较佳是大体上为狭长，且该覆盖带状本体接触区域与带状源极区域的金属化区域的全部宽度不超过0.5μm。
依据本发明的再一目的，其是提供一用于形成DMOS装置的方法，特别是一形成如本发明的第五目的的DMOS装置的方法，该方法包括下列步骤：
·于形成本体区域接触带之前，于接触洞中形成间隔构件。
该方法较佳更包括下列步骤：
·于形成该本体区域接触带之后，移除该间隔构件。
该间隔构件较佳是藉在接触洞中沉积间隔媒介并藉回蚀形成该间隔构件而形成。
该间隔媒介较佳是包括氮化物、氧化物等物质。
该间隔媒介较佳是在接触洞已形成通过一介层介电质(其沉积于经半处理基材之上)后再沉积。
附图说明
本发明的较佳具体实施例将藉实施例与参照所附随的图式而详述于下，其中：
图1-5、图6a、图6b至9a与9b为半导体基材的一部份的纵向横截面图，其显示用于制造第一具体实施例的DMOS装置(其具有改良的闸氧化物表现)的制程步骤，
图1a是显示图1的平面图，
图6是显示图6a与6b图的经半处理的基材的顶部平面图，
图6e是图6C-C’线的基材的横截面图，
图6a、7a、8a与9a是沿A-A’部份的纵向图式，
图6b、7b、8b与9b是沿B-B’部份的纵向图式，
图10至16是说明于沟渠以一闸氧化物薄层覆盖后的DMOS晶体管的制造步骤，其说明本发明的第二具体实施例，
图17是显示用于说明BPSG沉积与高温回流的步骤，
图18-21是显示例示说明本发明第三具体实施例的制造步骤，
图22是显示图18-21的具体实施例的具有带形晶胞与狭长本体区域接点的沟渠式DMOS装置的透视图，以及
图23是显示习知的DMOS装置，以与图22的装置相较。
具体实施方式
参照图1-22，一DMOS晶体管装置是将形成于一P+基材200上，于该基材上是支撑有一P取向附生层100。DMOS晶体管包括多个形成于主动中心晶胞区域320中的晶体管晶胞。各晶体管晶胞包括一较深的垂直的N-本体区域130，其包围一P+源极区域。晶体管晶胞是平行连接，以降低开启状态的电阻且处理大量电流的应用。DMOS晶体管的汲极是如惯例地形成于P-基材200的底部自由表面上。DMOS晶体管包括一沟渠式闸极结构，其中一沟渠是形成于P取向附生层100中。沟渠是与一薄氧化物层排成直线，而后以一传导性多晶硅层填充，以形成晶体管闸极结构。
如图22所示，沟渠是形成于邻近晶体管晶胞的P+源极区域之间。DMOS晶体管也包括一形成于P+源极区域间的N+区域，以提供一与金属传导性层的本体接触区。
当参照图式时，必须了解的是，其仅显示装置或经半处理装置的一部份以及仅少部份的晶体管晶胞，以助于了解。当然，一完整的晶体管将包括比图式中所示的更多的晶胞。再者，于大部份的图式中，仅显示与本发明的制程步骤有关的基材、掺杂区域、氧化物与多晶硅层。而其它特征(如，金属化制程与晶胞间的接触)则为熟于此技者所知。
参照图1-9b，将描述该适于制造DMOS功率MOSFET装置的制程步骤，该DMOS功率MOSFET装置于沟渠角落处(特别是在三度空间的沟渠角落处)是具有改良的闸氧化物表现。
参照图1，制程步骤是起始于在一P+掺杂基材200上长成一P掺杂取向附生层100。该P取向附生层100一般具有0.1与5.0ohm-cm间的电阻率。当然，熟于此技者可参照开启状态的电阻与崩溃电压的装置条件，而决定P取向附生层的厚度与电阻率。于较佳实施例中，P取向附生层100的厚度约3μm-20μm。
进行一初始氧化步骤，以于P取向附生层的顶部上形成一厚的热氧化物层300，以作为场氧化物。初始热氧化物层300具有4,000-10,000间的典型厚度，于本实施例中是6,000。而后，使用一第一屏蔽层410，以界定出N-掺杂本体区域以及主动区域的宽度与位置，于该主动区域中是将形成闸极沟渠。如图2所示，第一屏蔽层410实质上是一防护环屏蔽，其包括一中心部位410a(其界定出主动区域)与周边部位410b(其界定氧化岛状物310a与310b)。周边部位410b包括狭长带，其一般与如图6所示的沟渠式屏蔽图案中的闸极沟渠的纵轴垂直。形成带410b的狭长氧化物岛状物是与形成主要主动区域的屏蔽410a分离，藉此于一分隔周边部位410b与主要屏蔽区域410a的区域处暴露一热氧化物300的狭长带。
参照图2，场氧化物层300可藉如非等向性蚀刻而蚀刻，且于防护环植入期间，长成一约200的薄垫氧化物层，以作为一保护层。选择性蚀刻该热氧化物层300，以使得该相对于主动区域的场氧化物310的该部份被残留，且形成氧化物岛状物310a与310b。此等氧化物岛状物310a与310b是形成于紧邻该将被形成的闸极沟渠的末端的位置处。此外，氧化物岛状物310a与310b是突出于取向附生层上方，且外观与一被一片N-掺杂本体区域所围绕的岛状物相似，且因此一般被称为“氧化物岛状物”。氧化物岛状物310a与310b可使用以作为校准构件，以使用沟渠图案屏蔽界定出闸极沟渠的位置，且在某种程度上，有助于一大体上自我校准制程，并允许较高的耐受性。于形成氧化物岛状物310a与310b后，N-型杂质是植入经该保护性垫氧化物层，而到达硅基材表面，而形成部份的深N-本体区域。举例言之，N-型杂质的植入可使用60-100Kev的磷离子与2×1013(2E13)至2×1014(2E14)的通量密度的离子束来进行，以形成图2所示的初始深N-本体区域110。
而后，使用一长的热循环以进行一深N-本体扩散制程，以将杂质驱至一深度，而形成如图3所示的完整的深N-本体区域130a与130b。深N-本体的深度一般约1.0-2.0μm，且本实施例一般约2.0μm，如图6b、7b与8b所示，深N-本体区域130a与130b的深度是比最大沟渠深度更深。
一第二屏蔽层420或场边界屏蔽是使用以将主动区域320中的场氧化物薄化至一适当厚度，以形成如图4所示的主动区域氧化物330。热氧化物层310可藉干蚀刻制程而薄化，以变成适当厚度的主动区域场氧化物。主动区域场氧化物330的厚度典型是在2,000至3,000的范围间。当氧化物岛状物310a与310b被第二屏蔽层所覆盖时，氧化物岛状物的厚度或高度因而未有实质的变化。
于主动区域中的场氧化物被适度薄化后，是沉积一硬屏蔽氧化物层340。该硬屏蔽氧化物340可为如一电浆强度的化学蒸气沉积(PECVD)层，其具有约6,000的厚度。
参照图5，其将发现，于沉积PECVD硬屏蔽氧化物之后，在350区域中具有三层具不同厚度的不同高度的氧化物层，即，氧化物岛状物310a或310b加上PECVD氧化物层340、场氧化物层330加上PECVD氧化物层340、以及单纯的PECVD氧化物。当以空气间隔350a与350b分隔薄化的主动区域场氧化物330与氧化物岛状物时，降低部位360a与360b将形成于分别相对于空气间隔部位350a与350b的PECVD氧化物层340上。接下来，将施用用于界定各别闸极沟渠的沟渠图案屏蔽。
于图6中，其显示一用于本发明实施例的举例的沟渠图案屏蔽的平面图。接下来，图6a、7a、8a与9a是显示沿断面线A-A’的侧立视横截面图，其显示发生于制造步骤期间的各种变化。图6b、7b、8b与9b是显示于各制造步骤期间的沿断面线B-B’的侧立视横截面图。
参照图6，沟渠图案屏蔽是使用以界定沟渠宽度以及相邻沟渠间的分隔物。沟渠屏蔽图案430包括具有光阻的区域440(其相对于相邻沟渠间的分隔物)与不具光阻的区域450(其相对于沟渠)。当沟渠的宽度与分隔物是藉屏蔽图案而界定，且由于沟渠形成区域的末端纵向端处的氧化物岛状物310a与310b的沉积，故，沟渠屏蔽步骤的些微变动或不当校准对于沟渠末端处的深沟渠区域的宽度与位置是不具任何重大的影响，藉此以增加产率。
图6a与6b是分别显示将沟渠式层状屏蔽施用至图5的经半处理基材后，沿断面线A-A’与B-B’的侧立视图。于施用沟渠图案屏蔽后，硬罩幕氧化物层的未遮蔽部份330、340是藉如非等向性蚀刻而完全移除。当氧化物岛状物310a及310b与主动区域场氧化物层330间的空间350是仅以硬屏蔽PECVD氧化物340填充时，于降低区域360a与360b处的氧化物的总厚度是明显低于主动区域与氧化物岛状物的氧化物的总厚度。当主动区域中的未遮蔽的硬罩幕氧化物层330与340已完全移除时，硅基材的部位140a与140b(或更详述地为N-本体区域的部位130a、130b)也被移除，藉此以在相对于闸极沟渠的末端或边界位置处形成二降低区域140a与140b。
于完成沟渠形成的硬屏蔽蚀刻制程后，清除光阻，且再进行基材上的蚀刻，以蚀刻去除硅基材，直到形成所需的沟渠深度的沟渠为止。沟渠深度的一般范围是在1.0至2.0μm的范围间，而本实施例的沟渠深度是约1.5μm。由图7b所示可知，沟渠末端或边界处(140a、140b)的沟渠深度是比末端或边界的中间部份的沟渠部份的深度更深。虽然较厚的深度可提供一较佳的氧化物崩溃现象，但沟渠末端或边界处的额外深度d1较佳是至少400-500。于蚀刻硅基材以形成沟渠后，一牺牲氧化物层是沿沟渠而长成，以免除蚀刻硅基材期间的沟渠伤害并平滑化或圆化该沟渠角落。
图8a与8b是分别显示于牺牲氧化物长成及其后续移除步骤后，沿断面线A-A’与B-B’的经半处理基材的侧立视图。接下来，沉积一绝缘物质层，以填满沟渠。绝缘物质可为如一低压化学蒸气沉积氧化物(LPCVD)。其它蚀刻制程(如，一湿蚀刻制程)是用以自沟渠的较浅区域移除氧化物，同时，维持沟渠末端或边界处的氧化物的适当厚度，该沟渠末端或边界是比该互连沟渠末端的沟渠的较浅区域更低。于此实施例中，氧化物370a、370b的厚度是约为沟渠末端或边界的降低处的深度。一般而言，额外氧化物填充物的厚度较佳是在1,000-2,000范围间，而于此实施例中，沟渠末端氧化物层的厚度是约1,500。接下来，长成一薄氧化物层，以形成闸氧化物内层。虽然可使用其它合适的厚度，但闸氧化层390具有约500的典型厚度。由图9a与9b可知，沟渠边界或末端是形成有较厚的闸氧化物370a与370b，以增加转换运用期间沟渠角落处(特别是在三度空间的沟渠角落处)的功率MOSFET装置的闸氧化物崩溃现象。
于将薄层闸氧化物内层施用至沟渠表面后，接下来是以一传导性多结晶硅(多晶硅)填充沟渠。而后，进行P+植入制程，以掺杂多晶硅，而使其成为导电性。当以一传导性多晶硅层填充闸极沟渠后，可使用熟于此技者所知的制造步骤，以完成DMOS装置的制造，而不丧失其普遍性。当然，改良或增强的制程步骤可使用以将经半处理的基材处理完成为所欲的装置。
参照图10至16，该等图式是例示说明于以一薄闸氧化物层覆盖沟渠后的DMOS晶体管的制造步骤，以例示说明本发明的第二具体实施例。图10-16是显示沿图6的断面线C-C’的横截面图。
参照图10，沟渠是以多晶硅500沉积，多晶硅是填充以溢出沟渠160。而后，藉P-型杂质掺杂(如，约1E15的剂量的P+植入)，而使多晶硅呈传导性。而后，使P-型杂质进行热循环，以使得P-型杂质可被扩散且到达沟渠的底部。而后，使用一屏蔽，以界定多晶硅闸极连接垫，且在沟渠160内的多晶硅500的区域处是连接至闸极连接垫。图10所示的沉积的多晶硅500是藉如非等向性蚀刻而部份移除，故，多晶硅500是被回蚀直到多晶硅填充物的顶表面低于或凹入图11所示的沟渠160的顶边缘为止。必须知道的是，沟渠160是形成于相邻基材表面170之间，相邻基材表面是分隔相邻的沟渠160。顶边缘或角落161是表示沟渠160与相邻基材表面170之间的过渡地带。于回蚀多晶硅后，沟渠160内的多晶硅500的高度是比P-取向附生基材表面170低了d2的深度。深度d2一般是在1,000-3,000范围间，而于本实施例中是约2,000。
如图12所示，进行一均厚N-型植入制程(如，1E13剂量的磷植入制程)，以界定N-本体180。而后，使用如向内驱动步骤，以使初始N-本体180中的N-型杂质朝P+基材200更深入移动，以驱动杂质。如图13所示，N-本体180的深度不会超过沟渠160的深度，以维持高的关闭状态的崩溃电压。
接下来，位于多晶硅填充物500的顶表面与基材表面170间的用于覆盖沟渠侧壁160部位之间隔构件被形成，以避免或至少减少所不欲的杂质经沟渠侧壁至装置通道的不理想的穿透，特别是在高剂量源极植入步骤期间。为了形成间隔构件，一合适的阻隔物质层(如，LPCVD氧化物)是沉积于图13的经半处理基材上，即如图14所示。图14所示的沉积的阻隔或间隔氧化物层380实质上是覆盖基材的所有主动区域，且具有一足够的厚度，以提供后续回蚀制程的所需。于沉积阻隔或间隔氧化物层380后，回蚀阻隔氧化物层，以产生间隔构件，该间隔构件包括沿沟渠长度延伸且覆盖部份沟渠侧壁(该部份是位于多晶硅500的顶表面上方且位于基材表面170下方)的隔离物381。当隔离物381覆盖一部份的沟渠宽度时，其沿沟渠宽度的厚度较佳是约在1,000-2,000之间，且较佳是等于1,500。
参照图16，如5E15的硼的均厚P-型植入是使用以形成P+源极区域，P+源极区域是自我校准以对齐所示的装置垂直通道。于沿沟渠侧壁的部份形成间隔构件或隔离物381后，可使用传统、经改良或增进的制造步骤或制程，以完成装置的制造，而不丧失其普遍性。
举例言之，于形成间隔构件后，一如5E15浓度的硼的均厚P-型植入可使用以形成P+源极区域，P+源极区域是自我校准以对齐图16所示的垂直通道。接下来，沉积未掺杂的硅酸盐玻璃(USG)加上硼磷硅酸盐玻璃(BPSG)，以作为介层介电质(ILD)600。而后，使用一高温制程，以回流BPSG，而达成最佳平坦化效果并退火源极杂质，即如图17所示。
参照图18至21，其将显示其它制造步骤，以例示说明本发明的第三具体实施例。于介层介电质600沉积于经半处理基材上之后，使用一屏蔽以界定接触区域。如图18所示的接触洞610是藉非等向性蚀刻而开口通过如图18所示的ILD层600。接下来，间隔构件是沿接触洞610的内壁而形成。
参照图19，间隔构件首先是藉沉积一合适之间隔物质(如，硅的氮化物或氧化物)直至完全覆盖ILD层600后才形成。而后，藉如非等向性蚀刻以回蚀间隔物质层，以于接触洞610中产生一隔离物650。实施例中的氮化物隔离物的宽度是约2,000。此外，也于氮化物回蚀制程期间，自表面移除一厚度的硅。因此，于形成隔离物650后所暴露的基材的部份是低于主要基材表面。于此实施例中，降低的深度是约2,000。于暴露与降低的基材区域处进行一如3E15剂量的磷的均厚N+植入制程，以形成如图19所示的N-本体接触区182。接下来，藉热磷酸H3PO4，以自接触洞移除氮化物隔离物650。而后，如图21所示，金属化接触洞，并以一如铝层填充接触洞。使用另一屏蔽，以界定源极垫与闸极垫。
藉使用此隔离物以于如形成N-本体接触区的前沿接触洞的内部形成间隔构件的技术，N-本体接触区的宽度可被紧密控制，且可形成如图22所示的非常细微且自我校准的N-本体接触带182。再者，此细微且狭长的N-本体接触带182可被制造以接触相邻的P+源极接触带181(其是沿P源极接触带长度的大体部份)，藉此以增进开启状态的表现与闭锁抗扰性。由于此间隔构件的使用可使用以精确地界定N-本体接触带的宽度，故，此带的宽度可紧密地被控制在如0.1至0.3μm之间，藉此有助于该覆盖N-本体与P+源极接触区域的接触带的总宽度具有一小如0.3μm的宽度。简言之，约0.3与0.5μm范围间的接触带的总宽度是本具体实施例的DMOS装置的特征。于此特定实施例中，N-本体带的宽度为0.3μm，且于N-本体区域各侧上的覆盖P+源极接触区的接触部位是0.1μm宽，藉此以达成沿N-本体接触区与P+源极接触区域的总长度的总体接触带宽为约0.5μm。换言之，此间隔构件或技术的使用是可藉使带形沟渠式DMOS设计中的晶胞间距比习知制造制程所制得的传统带式沟渠式DMOS装置中的晶胞间距更小，而有助于DMOS装置的微型化，该习知制造制程如图23所示，其中N-本体与P+源极间的接触区是仅沿沟渠的长度而部份形成。
虽然，本发明的多个具体实施例已描述于前，但必须了解的是，本具体实施例的制程步骤可与制造DMOS装置的步骤一起或分开使用。换言之，于适当状况下，相对于多个具体实施例的制程步骤可单独或部份结合使用，而不丧失其普遍性。
虽然本发明已参照前述的较佳具体实施例而解释，但可了解的是，具体实施例是仅提供以作为实施例并例示说明之用，以有助于了解本发明，而不欲限制或缩限本发明的范畴。详言的，本发明的范畴与范围是由说明书所教示的整体概念并参照前述的具体实施例所推衍或所例示者而决定。更详言之，熟于此技者所知的变化或改良以及以本发明为基础所进行的改良当然是落于本发明的范畴与范围中。
再者，虽然本发明是藉提及一形成于P-基材上的沟渠式DMOS装置而作一解释，但必须了解的是，不论改良与否，本发明皆可适用至其它N-基材上的DMOS装置，而不失其普遍性。详言之，于一N-基材上的N-通道垂直的DMOS晶体管结构可藉颠倒各种半导体掺杂与传导型式而形成，而不失其普遍性。

Claims (34)

1.一种DMOS半导体装置，其包含多个DMOS晶体管晶胞，该DMOS晶体管晶胞形成于一第一传导型式的基材上且包括一第二传导型式的本体区域，该晶体管晶胞包括一沟渠，该沟渠是形成于该基材上且具有一第一端、一第二端与一互连该第一端与该第二端的中间部位，该第一与第二端的底表面低于该沟渠的中间部位的底表面。
2.如权利要求1所述的一种DMOS半导体装置，其中该沟渠实质上是为一绝缘物质层所覆盖，且该绝缘物质层是夹置于一传导物质层与该沟渠的底表面与侧表面之间，该沟渠的第一与第二端处的绝缘物质层比沿该沟渠的中间部位处的绝缘物质层更厚。
3.如权利要求2所述的一种DMOS半导体装置，其中该传导物质包括多晶硅，且该绝缘物质包括一绝缘氧化物、氮化物等物质。
4.如权利要求2所述的一种DMOS半导体装置，其中该沟渠的第一与第二端处的绝缘层厚度比该沟渠的较浅中间部位处的绝缘层厚度超过至少400。
5.如权利要求4所述的一种DMOS半导体装置，其中一第一与第二岛状物是分别形成以邻近该沟渠的第一与第二端，该沟渠是居于该第一与第二岛状物之间。
6.如权利要求4所述的一种DMOS半导体装置，其中该第一与第二岛状物是突出该沟渠与该本体区域的上方。
7.如权利要求4所述的一种DMOS半导体装置，其中该第一与第二岛状物是藉该本体区域而与该沟渠分隔。
8.如权利要求4所述的一种DMOS半导体装置，其中该第一与第二岛状物是由一绝缘氧化物所形成。
9.如权利要求1所述的一种DMOS半导体装置，其中该沟渠的第一与第二端的深度比该沟渠的较浅中间部位的深度深至少约400。
10.一种形成DMOS半导体装置的方法，该DMOS半导体装置包括多个DMOS晶体管晶胞，该DMOS晶体管晶胞形成于一第一传导型式的基材上且包括一第二传导型式的本体区域，该晶体管晶胞包括一沟渠，该沟渠形成于该基材上且具有一第一端、一第二端与一互连该第一端与该第二端的中间部位，该第一与第二端的底表面是低于该沟渠的中间部位的底表面，该方法包含下列连续步骤：
·于该基材表面上形成一第一厚度的第一绝缘层，
·藉选择性遮蔽与蚀刻该绝缘层，以将一第一与一第二岛状物与该第一绝缘层分隔，故，于选择性蚀刻后，该位于第一与第二岛状物间的部份基材与该绝缘层的残余部份被暴露，
·形成一围绕该第一与第二岛状物的一第二传导型式的本体区域，
·形成一覆盖该第一岛状物、该第二岛状物与该第一绝缘层的残余部份的第二绝缘层，该第二绝缘层包括一位于相对该暴露基材的位置处的凹处，该暴露基材位于该第一绝缘层的残余部份与该岛状物之间，
·蚀刻该第一绝缘层与第二绝缘层的残余部份以及该本体区域的一部份，而造成一具有一第一与第二端的沟渠，该第一与第二端是低于该沟渠的中间部位，
·以一绝缘物质层覆盖该沟渠，该沟渠的第一与第二端处的绝缘层是比该沟渠的中间部位的绝缘层更厚，
·以一传导物质层覆盖该绝缘层。
11.如权利要求10所述的方法，其中该用于形成沟渠的步骤是参考该岛状物而排列。
12.如权利要求10所述的方法，其中该第二绝缘层包括一由电浆增强化学蒸气沉积法(PECVD)所制成的硬罩幕氧化物层。
13.如权利要求10所述的方法，其中该绝缘层包括一氧化物，诸如氧化硅、一氮化物等绝缘物质。
14.如权利要求10所述的方法，其中该以一绝缘物质层覆盖该沟渠的步骤包括下列连续步骤：
·长成一牺牲氧化物层，以修补蚀刻期间可能的伤害，且用以围绕该沟渠的角落，
·清除该牺牲氧化物层，
·沉积一氧化物层，以填满该沟渠，
·移除沿该沟渠的较浅中间部位所沉积的氧化物，
·沿该沟渠的整体长度形成闸氧化物。
15.如权利要求14所述的方法，其中于第三步骤中的氧化物层的沉积步骤较佳是藉低压化学蒸气沉积法(LPCVD)而进行。
16.一种沟渠式DMOS半导体，其包括多个DMOS晶体管晶胞，该DMOS晶体管晶胞是形成于第一传导型式的基材上且包括一第二传导型式的本体区域，该晶体管晶胞包括一沟渠，该沟渠是形成于该基材上且具有一第一端、一第二端与一互连该第一端与第二端的中间部位，该沟渠包括自该沟渠底表面延伸的侧壁，该沟渠实质上是由一传导物质层所覆盖，一绝缘物质层是沉积于该传导物质层与该基材之间，该传导物质层的顶表面是自该沟渠的顶部凹入，其是邻近该基材的顶表面，位于该传导物质层的顶表面与该基材的顶表面间的侧壁部份实质上是以一间隔构件所覆盖。
17.如权利要求16所述的沟渠式DMOS半导体装置，其中该传导物质包括多晶硅，该绝缘物质包括一氧化物，且该间隔构件包括一氧化物层。
18.如权利要求17所述的沟渠式DMOS半导体装置，其中该氧化物包括一LPCVD氧化物。
19.如权利要求16所述的沟渠式DMOS半导体，其中该凹入处的深度是在1,000至3,000的范围间，且该间隔构件的厚度是在1,000至2,000的范围间。
20.如权利要求16所述的沟渠式DMOS半导体，其中该凹处的深度为1,500，且该间隔构件的厚度为1,500。
21.一种制造如权利要求16所述的沟渠式DMOS半导体的方法，其中于该第一传导型式的杂质被引入该第二传导型式的本体区域中之前，沿该凹入处的侧壁部位形成该间隔构件。
22.如权利要求21所述的方法，其中该间隔构件是在该沟渠已使用该传导物质覆盖后，藉沉积一绝缘物质层于该经半处理的装置的顶表面上而形成，回蚀该绝缘物质层，以形成该间隔构件。
23.如权利要求21所述的方法，其中该间隔构件是在该第二传导型式的杂质已引入该基材后而形成，以形成该本体区域。
24.如权利要求23所述的方法，其中该本体区域为N-型，而该基材为P-型。
25.一种DMOS半导体装置，包括多个DMOS晶体管带形晶胞，该DMOS晶体管带形晶胞是形成于一第一传导型式的基材上且包括一第二传导型式的本体区域，该晶体管晶胞包括一形成于该基材上的狭长沟渠，该晶体管晶胞包括一形成该源极区域的第一传导型式的狭长带，该狭长源极区域带是延伸邻近该狭长沟渠且沿该狭长沟渠延伸，该装置包括一第二传导型式的狭长本体区域接触带，该本体接触带的长度是可与该狭长源极区域带的长度相比拟。
26.如权利要求25所述的装置，其中该装置包括金属化接触区，其实质上是沿该狭长源极区域带的整体长度而延伸，且实质上是沿该本体区域接触带的整体长度而延伸。
27.如权利要求26所述的装置，其中该本体区域接触带的宽度是在0.1至0.3μm的范围间。
28.如权利要求27所述的装置，其中该本体区域带为N-型传导性，且该源极区域为P-型传导性。
29.如权利要求27所述的装置，其中该金属化区域大体上为狭长，且覆盖该带状本体接触区域与该带状源极区域的金属化区域的全部宽度不超过0.5μm。
30.一种用于形成如权利要求25所述的DMOS装置的方法，包含下列步骤：
·于形成该本体区域接触带之前，于该接触洞中形成间隔构件。
31.如权利要求30所述的用于形成DMOS装置的方法，其中更包括下列步骤：
·于形成该本体区域接触带之后，移除该间隔构件。
32.如权利要求30所述的方法，其中该间隔构件是藉在该接触洞中沉积间隔媒介并藉回蚀以形成该间隔构件而形成。
33.如权利要求32所述的方法，其中该间隔媒介包括氮化物、氧化物等物质。
34.如权利要求32所述的方法，其中在该接触洞已形成通过一沉积于该经半处理基材上的介层介电质后，沉积该间隔媒介。
CNA2004800126339A 2003-05-15 2004-04-07 沟渠式双扩散金属氧化半导体装置及其制造制程及方法 Pending CN1823420A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2004800126339A CN1823420A (zh) 2003-05-15 2004-04-07 沟渠式双扩散金属氧化半导体装置及其制造制程及方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CNA031034438A CN1503387A (zh) 1997-10-07 2003-05-15 制造氢或合成气体用的催化剂及制造氢或合成气体的方法
CN03103443.4 2003-05-15
CNA2004800126339A CN1823420A (zh) 2003-05-15 2004-04-07 沟渠式双扩散金属氧化半导体装置及其制造制程及方法

Publications (1)

Publication Number Publication Date
CN1823420A true CN1823420A (zh) 2006-08-23

Family

ID=33438156

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800126339A Pending CN1823420A (zh) 2003-05-15 2004-04-07 沟渠式双扩散金属氧化半导体装置及其制造制程及方法

Country Status (5)

Country Link
US (1) US6992352B2 (zh)
EP (1) EP1623464A2 (zh)
KR (1) KR20060038929A (zh)
CN (1) CN1823420A (zh)
WO (1) WO2004102673A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158635A (zh) * 2015-03-30 2016-11-23 北大方正集团有限公司 调节平面vdmos开启电压的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656612B2 (en) * 2006-05-31 2010-02-02 Headway Technologies, Inc. Magnetic head having a patterned pole layer
US7882482B2 (en) * 2007-10-12 2011-02-01 Monolithic Power Systems, Inc. Layout schemes and apparatus for high performance DC-DC output stage
FR2946457B1 (fr) * 2009-06-05 2012-03-09 St Microelectronics Sa Procede de formation d'un niveau d'un circuit integre par integration tridimensionnelle sequentielle.
US8698232B2 (en) 2010-01-04 2014-04-15 International Rectifier Corporation Semiconductor device including a voltage controlled termination structure and method for fabricating same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316959A (en) 1992-08-12 1994-05-31 Siliconix, Incorporated Trenched DMOS transistor fabrication using six masks
US5341011A (en) 1993-03-15 1994-08-23 Siliconix Incorporated Short channel trenched DMOS transistor
US5468982A (en) 1994-06-03 1995-11-21 Siliconix Incorporated Trenched DMOS transistor with channel block at cell trench corners
EP0698919B1 (en) 1994-08-15 2002-01-16 Siliconix Incorporated Trenched DMOS transistor fabrication using seven masks
GB9604764D0 (en) * 1996-03-06 1996-05-08 Leslie Jonathan L Semiconductor device fabrication
US5904525A (en) 1996-05-08 1999-05-18 Siliconix Incorporated Fabrication of high-density trench DMOS using sidewall spacers
US5877528A (en) 1997-03-03 1999-03-02 Megamos Corporation Structure to provide effective channel-stop in termination areas for trenched power transistors
JP4463888B2 (ja) * 1998-09-25 2010-05-19 Ｎｅｃエレクトロニクス株式会社 絶縁ゲート型半導体装置およびその製造方法
WO2001001484A2 (de) * 1999-06-25 2001-01-04 Infineon Technologies Ag Trench-mos-transistor
JP2001024193A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd トレンチゲート型半導体装置およびその製造方法
ITMI20010039A1 (it) * 2000-01-14 2002-07-11 Denso Corp Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso
JP5081358B2 (ja) * 2000-03-17 2012-11-28 ゼネラル セミコンダクター，インク． トレンチゲート電極を有する二重拡散金属酸化膜半導体トランジスタ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158635A (zh) * 2015-03-30 2016-11-23 北大方正集团有限公司 调节平面vdmos开启电压的方法
CN106158635B (zh) * 2015-03-30 2019-11-08 北大方正集团有限公司 调节平面vdmos开启电压的方法

Also Published As

Publication number Publication date
KR20060038929A (ko) 2006-05-04
EP1623464A2 (en) 2006-02-08
US20040232482A1 (en) 2004-11-25
WO2004102673A3 (en) 2005-01-20
WO2004102673A2 (en) 2004-11-25
US6992352B2 (en) 2006-01-31

Similar Documents

Publication Publication Date Title
CN1205658C (zh) 具有多厚度栅极氧化层的槽型半导体器件的制造方法
US6236099B1 (en) Trench MOS device and process for radhard device
US8035159B2 (en) Device structure and manufacturing method using HDP deposited source-body implant block
US8324053B2 (en) High voltage MOSFET diode reverse recovery by minimizing P-body charges
US8829614B2 (en) Integrated Schottky diode in high voltage semiconductor device
JP5089284B2 (ja) 省スペース型のエッジ構造を有する半導体素子
CN1193431C (zh) 半导体器件
CN1220273C (zh) 具有双扩散体分布的沟槽mosfet器件及制造方法
US9876073B2 (en) Integrated Schottky diode in high voltage semiconductor device
US9166042B2 (en) High voltage MOSFET diode reverse recovery by minimizing P-body charges
CN111509035B (zh) 低成本高性能沟槽型功率半导体器件及其制备方法
US8445958B2 (en) Power semiconductor device with trench bottom polysilicon and fabrication method thereof
JP2004522319A (ja) ショットキー障壁を持つ半導体デバイスの製造
JP4615217B2 (ja) フローティングアイランドを形成するための雛壇状のトレンチを有する電圧維持層を備える半導体パワーデバイスの製造方法
CN1252827C (zh) 高单元密度的功率整流器及其制造方法和计算机主板
CA2199013A1 (en) Process for manufacture of mos gated device with reduced mask count
CN1455459A (zh) 沟槽形栅极的mis器件的结构和制造方法
US7102182B2 (en) Semiconductor device
CN105321824B (zh) 半导体装置的制造方法
TW202006956A (zh) 具有整合的偽肖特基二極體於源極接觸溝槽之功率金屬氧化物半導體場效電晶體
CN1898801A (zh) 纵型栅极半导体装置及其制造方法
CN1700430A (zh) 半导体装置的制造方法
US20170288034A1 (en) Device structure and manufacturing method using hdp deposited source-body implant block
US20080227269A1 (en) Termination trench structure for mosgated device and process for its manufacture
CN1770468A (zh) 绝缘栅型半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication