CN1820333A - 电子元件及其制造方法 - Google Patents

电子元件及其制造方法 Download PDF

Info

Publication number
CN1820333A
CN1820333A CNA2005800006295A CN200580000629A CN1820333A CN 1820333 A CN1820333 A CN 1820333A CN A2005800006295 A CNA2005800006295 A CN A2005800006295A CN 200580000629 A CN200580000629 A CN 200580000629A CN 1820333 A CN1820333 A CN 1820333A
Authority
CN
China
Prior art keywords
metal
electronic component
electrode layer
borate glass
sintered electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800006295A
Other languages
English (en)
Other versions
CN100583328C (zh
Inventor
宇熊裕司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1820333A publication Critical patent/CN1820333A/zh
Application granted granted Critical
Publication of CN100583328C publication Critical patent/CN100583328C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12861Group VIII or IB metal-base component
    • Y10T428/12903Cu-base component
    • Y10T428/1291Next to Co-, Cu-, or Ni-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

一种电子元件具有具备一种结构的外部电极,在该结构中第二烧结电极层堆叠在第一烧结电极层上。第一和第二烧结电极层被精细地烧结,并且外观破损和电气连接可靠性失效不易在该电子元件中产生。外部电极(7,8)具有第一烧结电极层(7a,8a)和第二烧结电极层(7b,8b)。第一烧结电极层(7a,8a)包含包括有碱金属的第一硅硼酸盐玻璃,并且当除了硼之外所有包含的元素为100wt%时,第一硅硼酸盐玻璃包括85-95wt%的硅以及0.5-1.5wt%的碱金属。第二烧结电极层(7b,8b)包含包括有碱金属的第二硅硼酸盐玻璃,并且当除了硼之外所有包含的元素为100wt%时,第二硅硼酸盐玻璃包括65-80wt%的硅以及3.5-8.0wt%的碱金属。

Description

电子元件及其制造方法
技术领域
本发明涉及包括电子元件主体和在其外表面形成的外部电极的电子元件,以及制造该电子元件的方法。特别地,本发明涉及具有烧结电极层的多层结构的外部电极的电子元件,以及制造该电子元件的方法。
背景技术
在制造诸如单片陶瓷电容器的电路元件中,通常,在外部电极在其上形成之前就准备好电子元件主体。该类型的外部电极通常由烧结电极层组成,该烧结电极层是通过烘烤导电糊膏来形成,并且例如镀有Sn。
在另一方面,使用导电黏合剂代替焊接将电子元件安装在,例如印刷电路板上,作为一种无引线安装方法最近已经引起了关注。当使用导电黏合剂将电子元件安装在,例如印刷电路板上时,外部电极与导电黏合剂相粘接,如果外部电极的表面是由,例如Sn镀层制成的,则在将导电黏合剂固化的热处理期间它们易于被氧化。这样的外部电极将不利地展示出接触电阻增加以及电气连接中的可靠性降低。
下面的专利文献1揭示了包括用层积烧结电极层代替Sn镀层的外部电极的电子元件。特别地,根据专利文献1的多层陶瓷电子元件包括具有由Ni或Ni合金制成的内部电极的陶瓷薄片、以及在陶瓷薄片的两端表面上形成的外部电极。每个外部电极包括主要包含Cu或Cu合金的第一烧结电极层以及主要包含Ag或Ag合金的第二烧结电极层。根据该公开,通过应用包含Cu或Cu合金以及玻璃料的第一导电糊膏(paste),又使用包含主要包括Ag或Ag-Pd合金以及玻璃料的金属粉末的第二导电糊膏,并在700℃中同时烘烤第一和第二糊膏,可形成外部电极。
专利文献1:日本未审查专利申请公开号2002-158137
发明内容
根据专利文献1揭示的方法,外部电极具有第一和第二烧结电极层的多层结构。特别地,外部层,第二烧结电极层的主要包含Ag或Ag合金。因此,外部电极层可抗氧化,从而它们适于用导电黏合剂安装。
主要包含在第一烧结电极层中的金属,Cu或Cu合金较之主要包含在第二烧结电极层中的金属,Ag或Ag合金,前者有较高的烧结温度,如果第一和第二烧结电极层是通过共烘烤(co-firing)而形成的,则其主要包含的金属之间烧结温度的差异将导致实际操作中极难控制烧结温度和周围环境(atmosphere)。因此,如果外部电极是由共烘烤而形成的,第一烧结电极层或第二烧结电极层将易于不利地展示出密度不足和可靠性降低。
本发明的目的之一是要克服相关领域的这些缺点,并提供一种具有包括具有足够密度的层积第一和第二烧结电极层的外部电极的高度可靠电子元件,以及制造该电子元件的方法。
本发明的另一目的是提供一种具有抗氧化并适于用导电黏合剂安装的外部电极的电子元件,以及制造该电子元件的方法。
本发明提供一种包含电子元件主体和在其上形成的外部电极的电子元件。每个外部电极都包括第一烧结电极层以及设置其上的第二烧结电极层。第一和第二烧结电极层主要包含不同的金属。第一烧结电极层包括包含碱金属的第一硅硼酸盐玻璃。根据用波长散射X射线微分析仪的分析,基于除硼之外的所包含的元素的重量比为100%,第一硅硼酸盐玻璃包括85%到95%重量比的硅以及0.5%到1.5%重量比的碱金属。第二烧结电极层包括包含碱金属的第二硅硼酸盐玻璃。根据用波长散射X射线微分析仪的分析,基于除硼之外的所包含的元素的重量比为100%,第二硅硼酸盐玻璃包括65%到80%重量比的硅以及3.5%到8.0%重量比的碱金属。
在根据本发明的电子元件特别方面,包含在第一硅硼酸盐玻璃中的碱金属是钾,以及包含在第二硅硼酸盐玻璃中的碱金属是钠。
在根据本发明的电子元件另一特别方面,主要包含在第二烧结电极层中的金属是贵金属。所用的贵金属最好是银-钯。
在根据本发明的电子元件另一特别方面,电子元件主体包括内部电极,并且包含在第一烧结电极层中的金属是与内部电极熔合的金属。在根据本发明电子元件的更特别的一方面,内部电极主要包含镍,并且与内部电极熔合的金属是铜。
在根据本发明的电子元件一特别方面,使用通过将金属填充物分散在树脂中而准备的导电黏合剂将电子元件外部电极连接到安装衬底上的形成图形(patterned)的电极。
本发明还提供一种用于生产包括电子元件主体及其上形成的外部电极的电子元件的方法。外部电极每一个都包括第一烧结电极层及设置其上的第二烧结电极层。第一和第二烧结电极层主要包括不同的金属。该方法包括如下步骤:通过将包含作为主要成分的第一金属、以及包括碱金属并具有第一软化温度的第一硅硼酸盐玻璃的第一导电糊膏施加到电子元件主体,并在高于第一软化温度的第一烧结温度下烧结第一导电糊膏,来形成第一烧结电极层;并通过将包含不同于第一金属的第二金属的第二导电糊膏、以及包括碱金属并具有低于第一软化温度的第二软化温度的第二硅硼酸盐玻璃的第二导电糊膏施加到第一烧结电极层,并在低于第一软化温度且高于第二软化温度的第二烧结温度下烧结第二导电糊膏,来形成第二烧结电极层。
在用于制造根据本发明的电子元件的方法的特别方面,使用第二硅硼酸盐玻璃在第二烧结温度下烧结第二金属,该温度低于第二金属的熔化温度,且第二烧结温度比第一烧结温度低50℃。
在用于制造根据本发明的电子元件的方法的另一特别方面,使用第一硅硼酸盐玻璃在第一烧结温度下烧结第一金属,该温度低于第一金属的熔化温度。此外,使用第二硅硼酸盐玻璃在第二烧结温度下烧结第二金属,该温度低于第二金属的熔化温度。还有,相对于第二金属的熔化温度,第二烧结温度中的降幅相对于第一金属的熔化温度,要大于第一烧结温度中的降幅。
在用于制造根据本发明的电子元件的方法的另一特别方面,包含在第一硅硼酸盐玻璃中的碱金属是钾,且包含在第二硅硼酸盐玻璃中的碱金属是钠。
在用于制造根据本发明的电子元件的方法的另一特别方面,第二金属是贵金属,所用的贵金属最好是银-钯。
在用于制造根据本发明的电子元件的方法的另一特别方面,电子元件主体包括内部电极,且第一金属是与内部电极熔合的金属。
在用于制造根据本发明的电子元件的方法的另一特别方面,内部电极主要包含镍,并且与内部电极熔合的金属是铜。
根据本发明的电子元件包括电子元件主体,其上设有第一和第二烧结电极以形成外部电极。第一烧结电极层包括第一金属和包含碱金属的第一硅硼酸盐玻璃。根据用波长散射X射线微分析仪的分析,基于除硼之外的所包含的元素的重量比为100%,第一硅硼酸盐玻璃包括85%到95%重量比的硅以及0.5%到1.5%重量比的碱金属。另一方面,第二烧结电极层包括不同于第一金属的第二金属和包含碱金属的第二硅硼酸盐玻璃。根据用波长散射X射线微分析仪的分析,基于除硼之外的所包含的元素的重量比为100%,第二硅硼酸盐玻璃包括65%到80%重量比的硅以及3.5%到8.0%重量比的碱金属。
相应地,包含在第二烧结电极层中的第二硅硼酸盐玻璃的第二软化点要低于包含在第一烧结电极层中的第一硅硼酸盐玻璃的第一软化点。因此,如果先后依次分开烧结第一烧结电极层和第二烧结电极层,第二烧结电极层可在相对较低的第二烧结温度下形成。因此,包含在第一烧结电极层中的第一硅硼酸盐玻璃在第二烧结电极层的烧结期间并没有软化,即便是在第二烧结电极层成形之前、第一烧结电极层在足够的烧结条件下浓密地成形,第一硅硼酸盐玻璃也不会软化。这样就可形成包括浓密第一和第二烧结电极层的外部电极。
因此本发明能够有效地提高包括第一和第二烧结电极层的外部电极的可靠性。
如果分别包含在第一和第二硅硼酸盐玻璃中的碱金属是钾和钠,包含钠的第二硅硼酸盐玻璃的第二软化点将稳定地下降到低于第一硅硼酸盐玻璃的第一软化点。
如果包含在第二烧结电极层中的金属是诸如Ag或Ag合金的贵金属,由于贵金属的抗氧化性,外部电极的表面抗氧化。因此,本发明可提供一种适于用导电黏合剂安装的电子元件。特别地,如果所用的贵金属是银-钯,则外部电极具有优良的导电性和抗氧化性。
如果电子元件主体包括内部电极,并且主要包含在第一烧结电极层中的金属是与内部电极熔合的金属,该金属可增强第一烧结电极层和内部电极之间的电气连接的可靠性以及其间的粘合强度。
如果内部电极主要包含镍,并且与内部电极熔合的金属是铜,则这两种金属可形成合金以增强第一烧结电极层和内部电极之间的电气连接的可靠性以及其间的粘合强度。
如果使用通过将金属填充物分散在树脂中而准备的导电黏合剂将电子元件外部电极连接到安装衬底上的形成图案的电极,可用导电黏合剂将外部电极可靠地连接到形成图案的电极。例如,不同于Sn涂层,外部电极具有优良的抗氧化性,是由于它们在外部包含了第二烧结电极层。
用于生产根据本发明的电子元件的方法包括:通过将包含第一金属、以及具有第一软化温度的第一硅硼酸盐玻璃的第一导电糊膏应用到电子元件主体,并在高于第一软化温度的第一烧结温度下烧结第一导电糊膏,来形成第一烧结电极层;并通过将包含作为主要组分的第二金属、以及具有低于第一软化温度的第二软化温度的第二硅硼酸盐玻璃的第二导电糊膏应用到第二烧结电极层,并在低于第一软化温度且高于第二软化温度的第二烧结温度下烧结第二导电糊膏,来形成第二烧结电极层。相应地,温度和周围环境的控制较之在共烘烤第一和第二烧结电极层中要容易。该方法还可增加第一和第二烧结电极层的密度。
根据专利文献1的方法,如上所述,由于第一和第二烧结电极层是由共烘烤而形成的,在实际中控制烧结的温度和周围环境很困难。因此该方法要浓密地形成第一和第二烧结电极层是有困难的。
在根据本发明的方法中,在另一方面,第一和第二烧结电极层在不同的步骤中被烧结。因此可通过单独地控制单个烧结步骤中的周围环境可浓密地形成这些层。
在根据本发明的方法中,此外,第二烧结电极层成形其间的第二烧结温度要低于第一软化温度且高于第二软化温度。因此形成第二烧结电极层的步骤不会软化包含在已经预先烧结的第一烧结电极层中的第一硅硼酸盐玻璃。结果,在第二烧结电极层成形之后,包含在第一烧结电极层中的玻璃形变几乎不会发生。该方法可靠地提供一种具有较高可靠性的电子元件。
如果使用第二硅硼酸盐玻璃在低于第二金属的熔化温度的第二烧结温度下烧结第二金属,且第二烧结温度比第一烧结温度至少要低50℃,根据本发明的电子元件的外部电极具有较小的导致缺陷的可能性。
如果使用第一硅硼酸盐玻璃在低于第一金属的熔化温度的第一烧结温度下烧结第一金属,使用第二硅硼酸盐玻璃在低于第二金属的熔化温度的第二烧结温度下烧结第二金属,并且相对于第二金属的熔化温度的第二烧结温度中的降幅将大于相对于第一金属的熔化温度的第一烧结温度中的降幅,则第一烧结电极层具有较少的导致缺陷(诸如在形成第二烧结电极层步骤中第一硅硼酸盐玻璃的形变)的可能性。上述条件还可更有效地增加第一和第二烧结电极层的密度。
如果包含在第一和第二硅硼酸盐玻璃中的碱金属分别是钾和钠,所包含的碱金属类型中的差异有助于第二硅硼酸盐玻璃的第二软化温度中的降低。
如果第二金属是贵金属,则外部电极的表面是抗氧化的。因此根据本发明的方法可提供适于导电黏合剂安装的电子元件。如果所用的金属是银-靶,则外部电极具有更高的导电性和抗氧化性。
如果电子元件包括内部电极并且第一金属是与内部电极熔合的金属,则该金属可增强外部和内部电极之间的电极连接的可靠性以及其间的机械粘合强度。特别地,如果内部电极主要包括镍,且与内部电极熔合的金属是铜,这两种金属可被可靠地形成合金以有效地增强外部和内部电极之间的电气连接的可靠性。
附图说明
图1是作为根据本发明实施例而制造出的用作电子元件的单片陶瓷电容器的前截面图;
图2是部分前截面图,用于图示出当包含在第一烧结电极层中的第一硅硼酸盐玻璃在烘烤第二烧结电极层其间软化时所出现的问题。
标号
1:单片陶瓷电容器(电子元件)
2:烧结陶瓷薄片
2a:第一端表面
2b:第二端表面
3到6:内部电极
7到8:外部电极
7a到8a:第一烧结电极层
7b到8b:第二烧结电极层
具体实施方式
现在参照附图对本发明的特定实施例进行描述以澄清本发明。
图1是作为根据本发明实施例而制造出的用作电子元件的单片陶瓷电容器的前截面图。单片陶瓷电容器1包括由合适的介电陶瓷材料(诸如钛酸钡陶瓷材料)制成的烧结陶瓷薄片2。
烧结陶瓷薄片2包括彼此面对的内部电极3到6,同时陶瓷层介于其间。内部电极3和5导通至烧结陶瓷薄片2的第一端表面2a,同时内部电极4到6导通至与第一端表面2a相对的表面2b。
在该实施例中,内部电极3到6是通过在煅烧烧结陶瓷薄片2其间烘烤主要包含Ni的导电糊膏来形成的。因此,内部电极3到6主要包含Ni。
外部电极7和8形成,以分别覆盖2a和2b的端表面。外部电极7包括第一烧结电极层7a及其上形成的第二烧结电极层7b,同时外部电极8包括第一烧结电极层8a及其上形成的第二烧结电极层8b。在该实施例中,通过在第一烧结温度下烘烤包含作为主要组分的Cu粉、以及第一硅硼酸盐玻璃的导电糊膏来形成第一烧结电极层7a和8a。
第一硅硼酸盐包括碱金属。根据用波长散射X射线微分析仪的分析,基于除硼之外的所包含的元素的重量比为100%,第一硅硼酸盐玻璃包括85%到95%重量比的硅以及0.5%到1.5%重量比的碱金属。
在该实施例中,另一方面,通过在第二烧结温度下烘烤包含作为主要组分金属的Ag-Pd合金粉末的导电糊膏,以及第二硅硼酸盐玻璃来形成第二烧结电极层7b和8b。
第二硅硼酸盐包括碱金属。根据用波长散射X射线微分析仪的分析,基于除硼之外的所包含的元素的重量比为100%,第一硅硼酸盐玻璃包括65%到80%重量比的硅以及3.5%到8.0%重量比的碱金属。
Cu的熔点是1,083℃,同时该实施例中所用的Ag-Pd合金的熔点是960℃到1,050℃。由于第二硅硼酸盐玻璃较之第一硅硼酸盐玻璃有较多量的碱金属,第二硅硼酸盐玻璃的软化点,第二软化点要低于第一硅硼酸盐玻璃的第一软化点。特别地,第一硅硼酸盐玻璃的第一软化点大约为760℃到810℃,同时第二硅硼酸盐玻璃的第二软化点为580℃到630℃。
因此,在该实施例中的单片陶瓷电容器1的制造中,第一烧结电极层7a和8a是在大约为860℃到910℃的第一烧结温度中形成的,同时第二烧结电极层7b和8b是在低于第一烧结温度的680℃到730℃的第二烧结温度中形成的。
使用具有第一软化点的第一硅硼酸盐玻璃,Cu是在低于Cu的熔点且高于第一软化点,即860℃到910℃的第一烧结温度下烧结的,以浓密地形成第一烧结电极层7a和8a。此外,包含在第一烧结电极层7a和8a中的第一硅硼酸盐玻璃在第二烧结电极层7b和8b的成形期间并不软化,因为它们是在680℃到730℃的第二烧结温度中形成的。相应地,可以形成第二烧结层7b和8b,而不会软化包含在第一烧结电极层7a和8a中的第一硅硼酸盐玻璃。此外,由于第二硅硼酸盐玻璃具有580℃到630℃的第二软化点,Ag-Pd合金可在低于该合金熔点且高于第二软化点的温度下浓密地烧结。
较佳地,使用具有第二软化点的第二硅硼酸盐玻璃在低于第二金属的熔点的第二烧结温度下烧结第二金属,并且第二烧结温度比第一软化温度至少低50℃。这样就确保了在第二烧结电极层成形期间第一烧结电极层中包含的硅硼酸盐玻璃不会软化。
在根据本发明的实施例中,相对于包含在第二烧结电极层中的Ag-Pd合金的熔化温度,第二烧结电极层7b和8b的第二烧结温度中的降幅,即230℃到280℃,将大于相对于Cu的熔化温度,第一烧结电极层的第一烧结温度中的降幅,即173℃到223℃。因此可浓密地形成第二烧结电极层。
如果第二烧结电极层温度要高于第一硅硼酸盐玻璃的第一软化点,则在第二烧结电极层7b和8b成形期间第一硅硼酸盐玻璃会软化,从而导致,例如如图2所述的凸出17c。图2是部分前截面图,用于图示出当第一和第二烧结电极层在本发明范围之外的条件下形成时所出现的问题。在图2中,第一和第二烧结电极层17a和17b形成在烧结陶瓷薄片2的外部表面上。第一烧结电极层17a具有凸出17c,它是在第二烧结电极层17b成形期间软化和扩展的部分。作为凸出17c的结果,外部电极17外观劣质,并且在第一和第二烧结电极层17a和17b之间的电气连接可靠性降低。
在用于产生根据该实施例的单片陶瓷电容器1的方法中,另一方面,第一和第二烧结电极层依次分别在第一和第二烧结温度下形成。相应地,如上所述,第一烧结电极层7a和8a以及第二烧结电极层7b和8b可被浓密地烧结以提供高度可靠的单片陶瓷电容器1。可以用下面特定的实验示例来示出这一点。
由钛酸钡陶瓷材料制成,且长度1.0mm、宽度0.5mm、厚度0.5mm的烧结陶瓷薄片用作为烧结陶瓷薄片2。该烧结薄片每一个都包含大约50个由Ni制成的内部电极层。
通过应用和烘烤含Cu导电糊膏来形成第一烧结电极层7a和8a以分别覆盖上述每个烧结陶瓷薄片2的端表面2a和2b,所用的含Cu导电糊膏包括100份质量的Cu粉和15份质量的第一硅硼酸盐玻璃。在该糊膏中加入溶剂从而该糊膏具有20%体积比的固体含量。根据在烧结之后用波长散射X射线微分析仪的分析,基于除硼之外的所包含的元素的重量比为100%,所用的硅硼酸盐玻璃包含90%重量比的硅以及1.0%重量比的碱金属钾。第一硅硼酸盐玻璃的玻璃软化点为750℃。
应用上述组分的Cu导电糊膏被应用,从而在干燥之后,端表面2a和2b上糊膏的厚度为25μm,并且在图1中电极覆盖部分的长度e是50μm。随后,通过将850℃的最高温度保持10分钟,在氧气浓度为0到5ppm的氧气环境下烘烤糊膏以形成第一烧结电极层7a和8a。
其次,准备好包含Ag-Pd合金粉末的导电糊膏以形成第二烧结电极层7b和8b。这些导电糊膏包括Ag-Pd合金粉末,重量比为0.85∶0.15、第二硅硼酸盐玻璃以及溶剂。第二硅硼酸盐玻璃的质量含量是15份,基于Ag-Pd合金粉末的质量为100份。导电糊膏的固体体积比含量是20%。
具有第二软化点分别为800℃、750℃、600℃的三种硅硼酸盐玻璃将准备为上述第二硅硼酸盐玻璃。根据烘烤之后用波长散射X射线微分析仪的分析,三种第二硅硼酸盐玻璃具有如下组分。
(a)基于除硼之外的所有包含的元素的重量比为100%,软化点为800℃的第二硅硼酸盐玻璃包括90%重量比的硅以及2.5%重量比的钠。
(b)基于除硼之外的所有包含的元素的重量比为100%,软化点为750℃的第二硅硼酸盐玻璃包括85%重量比的硅以及2.5%重量比的钠。
(c)基于除硼之外的所有包含的元素的重量比为100%,软化点为600℃的第二硅硼酸盐玻璃包括75%重量比的硅以及5.0%重量比的钠。
含Ag-Pd导电糊膏被应用到第一烧结层7a和8a,从而在端表面2a和2b上的糊膏厚度在干燥之后是30μm,并且电极覆盖部分的长度E是250μm。
将糊膏在氧气浓度为0到5ppm的氧气环境下,保持在最高温度600℃、700℃、800℃、或900℃烘烤10分钟。
在不同的烧结温度下使用三种第二硅硼酸盐玻璃来形成第二烧结电极层7b和8b。通过下述方法来评估所得出的单片陶瓷电容器的劣质外观和可靠性。
(1)劣质外观:用3.5x体视显微镜来观测外部电极以核对,例如称作浮泡的凸出是否在外部电极的表面上产生,以及它们是否部分脱落,并且确定每100个单片陶瓷电容器中具有劣质外观的单片电容器的数量。结果如图1所示
(2)可靠性评估
所得出的单片陶瓷电容器的绝缘电阻logIR大约为11。通过对电容施加1W的功率,在70℃和相对湿度为95%的情况下保持500小时来对每一种类型的50个单片陶瓷电容器执行湿度负载(load)测试。在湿度负载测试之后,测量绝缘电阻logIR,并且绝缘电阻logIR在6以下的单片陶瓷电容被确定为可靠性不足。下面的表格示出了在50个单片陶瓷电容器中被确定为可靠性不足的单片陶瓷电容器的数量。
〔表格1〕
  第一层玻璃软化温度   750℃
  第二层玻璃软化温度   800℃   750℃   600℃
  第二层烧结温度(℃)   900   800   700   900   800   700   900   800   700   600
  劣质外观电容器数量   70   40   0   100   40   0   100   30   0   0
  低可靠性电容器数量   0   6   40   0   3   20   0   0   0   7
表格1示出了第二烧结电极层7b和8b烘烤期间第二烧结温度高于用在第一烧结电极层7a和8a中的第一硅硼酸盐玻璃的软化点时儿导致的劣质外观,在另一方面,当第二烧结温度低于第二硅硼酸盐玻璃的第二软化点而导致的低可靠性。
相反地,当用于低于烧结电极层7a和8a的第一硅硼酸盐玻璃的软化点要高于用于第二烧结电极层的第二硅硼酸盐玻璃的软化点、并且第二烧结温度低于第一硅硼酸盐玻璃的软化点且高于第二硅硼酸盐玻璃的软化点时,即不会导致劣质外观,也不会导致低可靠性。
在上述实施例中,内部电极3到6是由Ni制成的,并且主要包含在第一烧结电极层7a和8a中的金属是Cu。被合适地制成合金的Ni和Cu可以提高内部电极3到6和外部电极7和8的烧结电极层7a和8a之间的电气连接的可靠性,以及其间的粘合强度。
在该实施例中,主要包含在第一烧结电极层7a和8a中的金属是Cu,但是也可使用除Cu之外的与Ni形成合金的其他各种金属。
内部电极还可以除Ni之外的金属制成。在该情形中,与用于内部电极的金属形成合金的任何金属都可用作为主要包含在第一烧结电极层中的金属。
在上述实施例中,主要包含Ag-Pd合金的第二烧结电极层7b和8b可包含其他的诸如Ag的贵金属。如果第二烧结电极层7b和8b主要包含一种贵金属,则它们的表面是抗氧化的,从而它们适宜用作用导电黏合剂相安装连接的电子元件。当用通过将金属填充物加入到树脂中而准备的导电黏合剂来安装电子元件时,通常由热处理来固化导电黏合剂。主要包含贵金属的第二烧结电极层7b和8b在该热处理其间是抗氧化的,从而增强了使用导电黏合剂安装结构的可靠性。
在上述实施例中,包含在第一硅硼酸盐玻璃中的碱金属是钾,以及包含在第二硅硼酸盐玻璃中的碱金属是钠。包含钠的第二硅硼酸盐玻璃具有比包含钾的第一硅硼酸盐玻璃要低的软化点。相应地,在包含第二硅硼酸盐玻璃的第二烧结电极层烘烤期间的第二烧结温度可在本发明中稳定地降低。包含在第一和第二烧结电极层中的碱金属不限于钾和钠的组合。
在上述实施例中,已经对包括内部电极的单片陶瓷电容器1做出描述,但是本发明也可应用到其他多层陶瓷电子元件。此外,根据本发明的电子元件不一定要包括内部电极。即,本发明还可应用到包括不具备内部电极的电子元件主体(诸如电阻片)以及在主体的外部表面上形成的外部电极的各种电子元件(诸如电阻)。

Claims (15)

1.一种包括电子元件主体及其上形成的外部电极的电子元件,每一个都包括第一烧结电极层及置于其上的第二烧结电极层,所述第一和第二烧结电极层主要包含不同的金属,其中
所述第一烧结电极层包含含碱金属的第一硅硼酸盐玻璃,根据用波长散射X射线微分析仪的分析,基于除硼之外的所有内含元素的重量比100%,所述第一硅硼酸盐玻璃包括85%到95%重量比的硅以及0.5%到1.5%重量比的碱金属;以及
所述第二烧结电极层包含含碱金属的第二硅硼酸盐玻璃,根据用波长散射X射线微分析仪的分析,基于除硼之外的所有内含元素的重量比为100%,所述第二硅硼酸盐玻璃包括65%到80%重量比的硅以及3.5%到8.0%重量比的碱金属。
2.如权利要求1所述的电子元件,其特征在于,包含在所述第一硅硼酸盐玻璃中的所述碱金属是钾;并且包含在所述第二硅硼酸盐玻璃中的所述碱金属是钠。
3.如权利要求1所述的电子元件,其特征在于,主要包含在所述第二烧结电极层中的金属是贵金属。
4.如权利要求3所述的电子元件,其特征在于,所述贵金属是银-钯。
5.如权利要求1所述的电子元件,其特征在于,所述电子元件主体包括内部电极;并且主要包含在所述第一烧结电极层中的金属是与所述内部电极熔合的金属。
6.如权利要求5所述的电子元件,其特征在于,所述内部电极主要包含镍;并且与所述内部电极熔合的金属是铜。
7.如权利要求1到6任一项所述的电子元件,其特征在于,所述电子元件的外部电极是用通过将金属填充剂分散在树脂中而制备的导电黏合剂来连接到安装衬底上的形成图形的电极。
8.一种用于制造包括电子元件主体及其上形成的外部电极的电子元件,每一个电子元件都包括第一烧结电极层及置于其上的第二烧结电极层,所述第一和第二烧结电极层主要包含不同的金属,所述方法包括如下步骤:
通过将包含作为主要组分的第一金属、以及包括碱金属并具有第一软化温度的第一硅硼酸盐玻璃的第一导电糊膏应用于电子元件主体,并在高于第一软化温度的第一烧结温度下烧结所述第一导电糊膏,来形成所述第一烧结电极层;以及
通过将包含不同于第一金属的第二金属、以及包含碱金属并具有低于所述第一软化温度的第二软化温度的第二硅硼酸盐玻璃的第二导电糊膏应用到第一烧结电极层,并在低于第一软化温度且高于第二软化温度的第二烧结温度下烧结所述第二导电糊膏,来形成所述第二烧结电极层。
9.如权利要求8所述的用于制造电子元件的方法,其特征在于,使用所述第二硅硼酸盐玻璃在第二烧结温度下烧结所述第二金属,所述第二烧结温度低于第二金属的熔化温度,且第二烧结温度比第一烧结温度至少低50℃。
10.如权利要求8所述的用于制造电子元件的方法,其特征在于,使用第一硅硼酸盐玻璃在第一烧结温度下烧结第一金属,所述第一烧结温度低于第一金属的熔化温度;使用第二硅硼酸盐玻璃在第二烧结温度下烧结第二金属,所述第二烧结温度低于第二金属的熔化温度;并且所述第二烧结温度中相对于所述第二金属的熔化温度的的降幅要大于所述第一烧结温度中相对于所述第一金属的熔化温度的降幅。
11.如权利要求8所述的用于制造电子元件的方法,其特征在于,包含在所述第一硅硼酸盐玻璃中的碱金属是钾;且包含在所述第二硅硼酸盐玻璃中的碱金属是钠。
12.如权利要求8所述的用于制造电子元件的方法,其特征在于,所述第二金属是贵金属。
13.如权利要求8所述的用于制造电子元件的方法,其特征在于,所述贵金属是银-钯。
14.如权利要求7到13的任一个所述的用于制造电子元件的方法,其特征在于,所述电子元件主体包括内部电极,并且所述第一金属是与所述内部电极熔合的金属。
15.如权利要求14所述的用于制造电子元件的方法,其特征在于,所述内部电极主要包含镍;并且与所述内部电极相熔合的所述金属是铜。
CN200580000629A 2004-04-23 2005-02-14 电子元件及其制造方法 Active CN100583328C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004128224 2004-04-23
JP128224/2004 2004-04-23

Publications (2)

Publication Number Publication Date
CN1820333A true CN1820333A (zh) 2006-08-16
CN100583328C CN100583328C (zh) 2010-01-20

Family

ID=35197246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580000629A Active CN100583328C (zh) 2004-04-23 2005-02-14 电子元件及其制造方法

Country Status (6)

Country Link
US (2) US7558047B2 (zh)
JP (1) JP4208010B2 (zh)
KR (1) KR100812077B1 (zh)
CN (1) CN100583328C (zh)
TW (1) TWI275113B (zh)
WO (1) WO2005104148A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104494239A (zh) * 2014-12-23 2015-04-08 深圳顺络电子股份有限公司 一种电子元件的制造方法
CN113614866A (zh) * 2019-03-28 2021-11-05 株式会社村田制作所 芯片型陶瓷电子部件及其制造方法
CN113632187A (zh) * 2019-03-28 2021-11-09 株式会社村田制作所 芯片型陶瓷电子部件及其制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100583328C (zh) * 2004-04-23 2010-01-20 株式会社村田制作所 电子元件及其制造方法
JP4720425B2 (ja) * 2005-10-18 2011-07-13 株式会社村田製作所 電子部品
US8623737B2 (en) * 2006-03-31 2014-01-07 Intel Corporation Sol-gel and mask patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same
WO2008099771A1 (ja) * 2007-02-14 2008-08-21 Murata Manufacturing Co., Ltd. 積層セラミックコンデンサ
US8999123B2 (en) 2010-04-12 2015-04-07 The Charles Stark Draper Laboratory, Inc. Alkali-metal generator and absorber
JP5768471B2 (ja) * 2010-05-19 2015-08-26 株式会社村田製作所 セラミック電子部品の製造方法
JP2012059742A (ja) * 2010-09-06 2012-03-22 Murata Mfg Co Ltd 積層セラミックコンデンサ
US8363382B2 (en) * 2011-02-10 2013-01-29 Sfi Electronics Technology Inc. Structure of multilayer ceramic device
KR101525643B1 (ko) 2011-05-20 2015-06-03 삼성전기주식회사 적층형 세라믹 전자부품
JP5783096B2 (ja) * 2012-03-16 2015-09-24 株式会社村田製作所 セラミックコンデンサ
CN104246930B (zh) * 2012-03-19 2018-04-06 株式会社村田制作所 陶瓷电子部件
JPWO2013161997A1 (ja) * 2012-04-26 2015-12-24 国立大学法人大阪大学 透明導電基板の製造方法、透明導電基板及び静電容量式タッチパネル
DE102012106425A1 (de) * 2012-07-17 2014-01-23 Epcos Ag Bauelement
KR102097329B1 (ko) * 2013-09-12 2020-04-06 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터 실장 기판
JP2015026838A (ja) * 2013-10-22 2015-02-05 株式会社村田製作所 コンデンサ
JP7408975B2 (ja) * 2019-09-19 2024-01-09 Tdk株式会社 セラミック電子部品

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3612963A (en) * 1970-03-11 1971-10-12 Union Carbide Corp Multilayer ceramic capacitor and process
US4029605A (en) * 1975-12-08 1977-06-14 Hercules Incorporated Metallizing compositions
JPS57148331A (en) 1981-03-09 1982-09-13 Nippon Electric Co Laminated ceramic capacitor and method of prodcing same
JPH0834168B2 (ja) 1988-10-19 1996-03-29 昭栄化学工業株式会社 セラミックコンデンサ端子電極用導電性組成物
JPH04273417A (ja) * 1991-02-28 1992-09-29 Mitsubishi Materials Corp 積層セラミックコンデンサ
JP2589433B2 (ja) 1992-09-14 1997-03-12 第一工業製薬株式会社 メッキ付け可能な厚膜銅導体ペースト組成物
JPH06349314A (ja) * 1993-06-03 1994-12-22 Murata Mfg Co Ltd 導電性ペースト
JPH07161223A (ja) * 1993-12-10 1995-06-23 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミックコンデンサ
JP3567759B2 (ja) * 1998-09-28 2004-09-22 株式会社村田製作所 誘電体セラミック組成物および積層セラミックコンデンサ
JP2001023852A (ja) * 1999-07-06 2001-01-26 Murata Mfg Co Ltd 積層セラミック電子部品
JP4153628B2 (ja) 1999-09-27 2008-09-24 ナミックス株式会社 導電性組成物
JP2001345231A (ja) 2000-05-31 2001-12-14 Murata Mfg Co Ltd 導電性ペーストおよびセラミック電子部品
JP3534684B2 (ja) * 2000-07-10 2004-06-07 Tdk株式会社 導電ペーストおよび外部電極とその製造方法
JP3460683B2 (ja) * 2000-07-21 2003-10-27 株式会社村田製作所 チップ型電子部品及びその製造方法
JP2002050536A (ja) * 2000-07-31 2002-02-15 Murata Mfg Co Ltd 耐還元性誘電体セラミックおよび積層セラミックコンデンサ
JP4392821B2 (ja) * 2000-10-24 2010-01-06 株式会社村田製作所 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
JP4083971B2 (ja) * 2000-11-22 2008-04-30 Tdk株式会社 積層セラミック電子部品及びその製造方法
US7393586B2 (en) * 2001-04-27 2008-07-01 Dowa Electronics Materials Co., Ltd. Highly oxidation-resistant copper powder for conductive paste and process for producing the powder
JP2003338218A (ja) 2002-05-21 2003-11-28 Murata Mfg Co Ltd 導電性ペースト
JP4407299B2 (ja) * 2004-01-30 2010-02-03 Tdk株式会社 積層セラミックコンデンサ
US7285232B2 (en) * 2004-02-19 2007-10-23 Murata Manufacturing Co., Ltd Conductive paste and ceramic electronic component
CN100583328C (zh) * 2004-04-23 2010-01-20 株式会社村田制作所 电子元件及其制造方法
DE112006001440B4 (de) * 2005-06-10 2010-06-02 Murata Manufacturing Co. Ltd. Dielektrische Keramik und Vielschicht-Keramikkondensator

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104494239A (zh) * 2014-12-23 2015-04-08 深圳顺络电子股份有限公司 一种电子元件的制造方法
CN104494239B (zh) * 2014-12-23 2017-02-22 深圳顺络电子股份有限公司 一种电子元件的制造方法
CN113614866A (zh) * 2019-03-28 2021-11-05 株式会社村田制作所 芯片型陶瓷电子部件及其制造方法
CN113632187A (zh) * 2019-03-28 2021-11-09 株式会社村田制作所 芯片型陶瓷电子部件及其制造方法
CN113614866B (zh) * 2019-03-28 2023-06-27 株式会社村田制作所 芯片型陶瓷电子部件及其制造方法
CN113632187B (zh) * 2019-03-28 2023-06-27 株式会社村田制作所 芯片型陶瓷电子部件及其制造方法

Also Published As

Publication number Publication date
US20080063877A1 (en) 2008-03-13
JPWO2005104148A1 (ja) 2008-03-13
JP4208010B2 (ja) 2009-01-14
TWI275113B (en) 2007-03-01
KR100812077B1 (ko) 2008-03-07
WO2005104148A1 (ja) 2005-11-03
KR20060096014A (ko) 2006-09-05
CN100583328C (zh) 2010-01-20
US7558047B2 (en) 2009-07-07
US7804677B2 (en) 2010-09-28
TW200609963A (en) 2006-03-16
US20090239096A1 (en) 2009-09-24

Similar Documents

Publication Publication Date Title
CN1820333A (zh) 电子元件及其制造方法
EP2166548B1 (en) External electrodes for ceramic electronic component and method for manufacturing the same
JP5099609B2 (ja) 積層型電子部品
JP2001307947A (ja) 積層チップ部品及びその製造方法
CN1095176C (zh) 薄膜电容及其制造方法和混合电路基板及其装配方法
US9370111B2 (en) Ceramic multilayer substrate and method for producing the same
JP4720425B2 (ja) 電子部品
KR20120064865A (ko) 적층 세라믹 캐패시터 및 그 제조 방법
CN1508814A (zh) 多层片式变阻器及其制造方法
JP2007015878A (ja) セラミック組成物、セラミック基板および電子部品
JP4333594B2 (ja) 導電性ペースト及びセラミック電子部品
JP4816202B2 (ja) 導電性ペースト、及びセラミック電子部品の製造方法
CN1637957A (zh) 用于ltcc带的厚膜导体糊状组合物
JP4269795B2 (ja) 導電性ペースト及びインダクタ
CN1178566C (zh) 多层板及其制造方法
EP1855516A1 (en) Ceramic multilayer board and method for manufacturing same
CN116235262A (zh) 片式陶瓷电子部件及其制造方法
CN1092835C (zh) 陶瓷电子部件
JP2006216781A (ja) 電子部品
CN1178229C (zh) 导电胶以及使用它的陶瓷电子部件
JP2009043516A (ja) 導電性ペースト及び圧電部品
KR20230097508A (ko) 적층형 전자 부품
JPH1187167A (ja) 端子電極用ペーストおよびそれを用いたセラミック電子部品とその製造方法
WO2011152544A1 (ja) セラミック基板およびその製造方法
JP2002313664A (ja) 導電性ペーストおよび積層セラミック電子部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant