CN1815940A - 检测和纠正经通信信道传输的码字里的数据位错误的方法和系统 - Google Patents
检测和纠正经通信信道传输的码字里的数据位错误的方法和系统 Download PDFInfo
- Publication number
- CN1815940A CN1815940A CN200610006884.7A CN200610006884A CN1815940A CN 1815940 A CN1815940 A CN 1815940A CN 200610006884 A CN200610006884 A CN 200610006884A CN 1815940 A CN1815940 A CN 1815940A
- Authority
- CN
- China
- Prior art keywords
- meta
- viterbi detector
- event
- viterbi
- code word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
Abstract
本发明公开了使用通过呈现为码间干扰的通信信道传输的一个或多个码字序列检测和纠正数据位错误的系统和方法。一个或多个码字的每一个并入或编码入一个或多个奇偶校验位。Meta-Viterbi检测器使用Meta-Viterbi算法处理码字。Meta-Viterbi检测器包括事件权重处理器、计算电路、奇偶校验特征计算器和错误纠正电路组成。Meta-Viterbi检测器接收产生自具有25个状态的Viterbi检测器的输出,并且使用具有2t个状态的格图处理接收到的输出。
Description
背景技术
众所周知,维特比(Viterbi)算法可以用于数据的最大似然检测。在没有采用奇偶校验编码时,数据的部分响应最大似然/噪声预测最大似然(PRML/NPML)的检测可以由具有2s个状态的Viterbi检测器完成。当在Viterbi算法中使用t比特的奇偶校验时,部分响应系统的最大似然解码需要具有2s+t个状态的Viterbi检测器。不幸的是,后处理器方案只可使用奇偶校验进行部分响应系统的次优化检测。这些方案将Viterbi检测器和后处理器相结合。Viterbi检测器利用2s个状态把数据从部分响应信号中解卷积出来,而不考虑奇偶校验位;后处理器利用t个奇偶校验位定位Viterbi输出中的错误事件。对于一位奇偶校验码,传统的后处理器方案表现很好,但是对于多位奇偶校验方案,例如当使用t位奇偶校验方案时,在误码率特别是纠错码失效率方面的性能将受到2s+t状态Viterbi检测器的影响。
对于本领域内的普通技术人员来说,通过比较这些系统与本发明结合附图介绍的特征,现有方法的局限性和缺点会变得很明显。
发明内容
本发明的各个方面提供了一种检测和纠正通过表现为码间干扰的通信信道传输的一个或多个数据位错误的系统和方法。在一个具体实施例中,通信信道包括一个读/写信道或者硬磁盘驱动器。
在一个具体实施例中,提出了一种检测和纠正通过通信信道传输的一个或多个接收到的码字的数据位错误的方法,包括首先使用具有2s状态的Viterbi检测器处理一个或多个接收到的码字,从Viterbi检测器中产生一个输出,然后用具有2t状态的Viterbi检测器处理该输出,其中该通信信道呈现为码间干扰。
在另一个具体实施例中,提出了一种纠正通信信道里的第k个接收到的码字里的一个或者多个数据位错误的方法,包括确定第k个接收到的码字里的一个或者多个错误事件,其中一个或多个错误事件用于纠正一个或多个数据位错误。该方法进一步包括使用线性运算器计算一个或多个错误事件的一个或多个奇偶校验特征。该方法进一步包括确定与一个或多个奇偶校验特征相关的一个或多个优选错误事件。进一步的,该方法包括使用一个或多个优选错误事件构造一个格图。另外,该方法还包括选择格图中具有最小累计事件权重的路径;其中该通信信道呈现为码间干扰。
在一个具体实施例中,提出了一种检测和纠正通过通信信道传输的在一个或多个接收到的码字中的数据位错误的系统,包括处理一个或者多个接收到的码字的Viterbi检测器和处理通过Viterbi检测器处理的接收到的码字的Meta-Viterbi检测器,其中该Meta-Viterbi检测器用于计算事件奇偶校验特征、相关的事件权重和累计权重。该Meta-Viterbi检测器还用于进行加法、比较和选择操作。
根据本发明的一个方面,提供一种检测和纠正通过通信信道传输的一个或多个接收到的码字里的数据位错误的方法包括:
第一步,使用具有2s状态的Viterbi检测器处理所述一个或多个接收到的码字;
从所述Viterbi检测器产生一个输出;
第二步,使用具有2t状态的Meta-Viterbi检测器处理所述输出,所述通信信道呈现为码间干扰。
优选地,所述使用所述具有2s状态的Viterbi检测器和所述使用所述具有2t状态的Meta-Viterbi检测器处理提供了与具有2s+t状态的Viterbi检测器相当的性能。
优选地,所述Meta-Viterbi检测器使用从预定的最似然发生错误事件集中选取的错误事件。
优选地,所述Meta-Viterbi检测器使用一个错误事件集, 对于所述一个或者多个接收到的码字里的每个接收到的码字,所述输出提供所述一个或者多个接收到的码字,所述输出由公式 定义,其中ξ代表所述一个或者多个接收到的码字。
优选地,线性运算器,Φ[k]:{0,1}x→{0,1)t,计算每个所述接收到的码字的奇偶校验特征值,例如
其中由所述错误事件集表示的事件权重的总和具有一个最小值。
优选地,如以下公式所示,为每个所述接收到的码字确定一个或多个优选错误事件:
Φ[k](e)=π≠0,Φ[j](e)=0j≠k并且
其中
Ω={x∈G*(v),Φ[k](x)=π,Φ[j](x)=0j≠k}。
优选地,上述第二步处理包括:
使用来自一个或多个事件集选择步骤地确定的分支为所述一个或多个码字的每个接收到的码字构造格图;
结合最小累计事件权重确定所述格图的一个路径;并且
纠正所述每个接收到的码字。
优选地,所述最小累计事件权重满足等式:πk=Φ[k](v)。
优选地,该方法进一步包括由以下公式定义的码字之间边界限制:
rΦ[k](bj)=πk。
优选地,每个所述一个或多个码字包含t位奇偶校验检验位。
优选地,所述通信信道包括硬磁盘驱动器的读/写通道。
根据这个发明的一个方面,提供了一种纠正通信信道的第k个接收到的码字中的一个或多个数据位错误的方法,所述方法包括:
确定一个或多个错误事件,所述第k个接收到的码字的 其中
并且ξ表示一系列接收到的包含噪声的码字,使用线性运算器计算所述一个或多个错误事件的一个或多个奇偶校验特征,所述一个或多个错误事件用于纠正所述一个或多个数据位错误,所述线性运算器对所述一个或者多个错误事件进行操作,例如
确定结合所述一个或多个奇偶校验特征的一个或多个优选错误事件;
使用所述一个或多个优选错误事件构造格图;并且
结合最小累计事件权重选择所述格图的一个路径,所述通信信道呈现为码间干扰。
优选地,所述最小累计事件权重满足以下等式:πk=Φ[k](v)。
优选地,该方法进一步包括由以下等式定义的码字之间的边界限制:
rΦ[k](bj)=πk。
优选地,所述最小累计事件权重等于所述格图的所述路径相关的事件权重的总和,所述最小累计事件权重由以下等式定义:
优选地,每个所述一个或多个错误事件对应事件权重具有最小值的奇偶校验特征。
优选地,所述最小累计事件权重用于纠正所述第k个接收到的码字。
优选地,上述通信信道合并与数据依赖关联的加性高斯白噪声。
根据本发明的一个方面,提供了一种检测和纠正通过通信信道传输的一个或多个接收到的码字里的数据位错误的系统,该系统包括:
处理所述一个或多个接收到的码字的Viterbi检测器,和
处理经所述Viterbi检测器处理的所述一个或多个接收到的码字的Meta-Viterbi检测器;所述Meta-Viterbi检测器用于计算事件奇偶校验特征、关联事件权重和累计事件权重,并用于执行相加、比较和选择操作。
优选地,所述Meta-Viterbi检测器包括:
事件权重处理器;
计算电路;
奇偶校验特征计算器;以及
用于纠正一个或者多个所述在一个或多个接收到的码字里的一个或多个所述数据位错误的错误纠正电路。
优选地,所述事件权重处理器、计算电路、奇偶校验特征计算器和错误纠正电路使用数字逻辑电路实现。
本发明的各种优点、各个方面和创新特征,以及其中所示的实施例的细节,将在以下的说明和附图中进行详细介绍。
附图说明
图1是根据本发明一个实施例利用Meta-Viterbi算法的系统的功能框图;
图2是根据本发明一个实施例的用于确定错误事件的优选集的Meta-Viterbi检测器的部件的功能框图。
图3A是根据本发明一个实施例,累计奇偶校验计算和与4位奇偶校验码字相关的错误事件子集(Hk的子集)的累计权重的表格。
图3B是根据本发明的一个实施例,阐明根据与图3A描述的{e3,e7,e10,e15}一致的错误事件得到的16个状态的Meta-Viterbi格图路径的框图。
图4根据本发明的实例,阐明Meta-Viterbi格图的一部分的框图。
图5是根据本发明的一个实施例,阐明当两条路径在Meta-Viterbi格图合并时,寻找有最低累计事件权重的路径的框图。
图6是根据本发明的一个实施例,阐明使用Meta-Viterbi算法应用于两个码字间的边界的图。
图7是根据本发明的一个实施例,阐明在4位奇偶校验码的Meta-Viterbi格图中的存活路径的图表。
图8是根据本发明的一个实施例的Meta-Viterbi检测器的功能框图。
具体实施方式
本发明的各个方面提供了一个检测和纠正当数据流在通信信道中传输时产生的数据位错误的系统和方法。数据位错误可以通过传输码字序列的方法被检测和纠正。码字可以并入或者把一个或多个奇偶校验位编码入传输数据中。码字被用于检测和纠正过程中修复数据传输。这里描述的方法称为马特-维特比(Meta-Viterbi)算法。这里描述的执行检测和纠正的系统称为马特-维特比(Meta-Viterbi)检测器。
在代表实例里,信道可以包括一个硬磁盘驱动器的读/写信道。在另一个代表实例里,信道可以包括各种通信传输信道。本发明的各个方面提供了检测和纠正包含在码间干扰(ISI)中的数据位错误的系统和方法。发明的一方面提供了使用Viterbi算法的最适宜的解决方案。然而,本发明的其他方面提供了比只使用Viterbi算法检测码字明显减小的实现复杂度的解决方案。本发明的各个方面实现了确定与传输码字的奇偶校验特征相关的一个或多个错误事件的最优集的至少一个方法和一个系统。每个传输码字和一个或多个错误事件的最优集相关。错误事件集可以用于通过使用其奇偶校验特征(paritysyndrome)纠正码字。一个或多个错误事件的最优集与通过格图的确定分支组成的路径计算的最小事件累计权重相关。路径根据与码字相关的错误事件集的数目遍历一步或多步。错误事件集可以由码字奇偶校验特征和累计奇偶校验确定。确定树或者格图经由一个或多个确定分支接管路径或路由。分支根据特定的错误事件是否在码字中发生取得。一个或多个路径中的每个与事件权重相关。累计权重可以通过累加用于构成码字的路径的分支权重取得。最小累计权重的路径被选取作为纠正码字的最优解。因此,与该路径相关的错误事件集被用来纠正码字。在路径最后一步的累计奇偶校验和接收到的码字的奇偶校验特征一致。
图1是根据本发明的实施例利用Meta-Viterbi算法的系统的功能框图。这个系统包括具有均衡信道响应的部分响应系统。噪声可以是数据依赖(data-dependent)的。在一个实施例中,噪声可以定义为加性白高斯噪声(additive white Gaussian noise,AWGN)。在一个实施例中,该系统可以包括硬磁盘驱动器系统,该系统通过Meta-Viterbi算法纠正一个或多个码字的一个或多个数据位错误。当然,该系统可以包括各种类型的通信信道。如图所示,该系统包括信道104、噪声源108、Viterbi检测器112和Meta-Viterbi检测器116。在一个实施例中,信道104模拟一个均衡信道响应,由函数h(D)表示;噪声源108模拟一个数据依赖关联的加性高斯噪声源(additiveGaussian noise source)。数据的初始检测(例如接收到的码字)由使用2s个状态的Viterbi检测器112完成。本发明里的特定方面当信道中引入AWGN时,提供了s=degh(D),或者多项次的次数,h(D)等于变量s。在其他的情况,可能有s>degh(D)。本发明的一些方面提供了图1所示的通过给每个码字增加t位的冗余更加有效地处理码字的系统,并且允许Meta-Viterbi检测器116使用2t个状态处理码字。线性块编码(linear block coding)可用于发送器,例如,产生有t位奇偶校验的码字。与其他后处理方案相比,图1中的Meta-Viterbi检测器116可能每个码字利用任意数目的错误事件和两个码字之间跨越码字边界的错误事件的任意结合。这允许使用长块长的编码,例如390/396六位奇偶校验码,这样多个错误事件频繁地发生在同一个码字里。这种处理方法避免了在传统后处理方案中存在的码率惩罚(code rate penalty)。与限制每个码字的错误事件数目的后处理方案比较,它同时也提高了后-纠错码(after-ECC)性能。
在一个实施例中,线性码被用于在数据通过信道传输前进行编码。同样的,通过Meta-Viterbi检测器116执行的Meta-Viterbi算法应用于任何线性编码的数据。
当Viterbi算法单独地用于最大似然(PRML/NPML)检测过程,检测过程需要的状态数目为2s+t。用于执行次优检测的其他方法可能结合使用后处理器的Viterbi检测器112。然而,这些使用多位的奇偶校验检验位的方法因为诸如增加的误码率(BER)而使性能受到影响。
如图1所示,含有x位的写数据被写入到磁盘驱动器媒体。噪声的序列ξ接收采样被送到2s个状态的PRML Viterbi检测器112。2s个状态的Viterbi检测器112找到数据位序列取下面的似然函数最大对数:
2s个状态的Viterbi检测器112在所有的{0,1}x中,无需考虑奇偶校验找到最好的序列。
本发明的各个方面用一个最可能是2s个状态的Viterbi检测器112输出的预定的原子错误事件的“黄金集合(golden set)”,G={g1,g2,...,gη}。在一个范例情况下,当算法应用于磁记录(例如硬磁盘驱动器),并且当码字采用一位奇偶校验校验码,集合G由G={[+1],[-1],[+1,-1,+1],[-1,+1,-1])给出。错误事件可以定义为一个序列e∈{-1,0,+1}x使得v+e∈{0,1}x`,其中“+”代表传统的加法运算。由G表示的原子错误事件有几个位组成的长度,而一般的错误事件包含的长度与Viterbi检测器112输出的长度相等。当υ加上一个错误事件,结果值包括2进制值“0”或“1”。因此,错误事件包含一个操作数,使得当它和v相加,其结果值包括“0’s”或者“1’s”。所有操作数的集合可以由确定一个包含在码字范围内变换一个或者多个G的原始事件的码字而得到。所有这些变换的集合可以由下列的等式描述:
G*(v)={e∈{0,1}x|v+e∈{0,1}x,e(D)=Dig(D)for somei and someg ∈ G}
例如,如果
并且
那么G*(v)包含下列错误事件:
[-1,0,0,0,0,0,0,..............0],[-1,+1,-1,0,0,0,0,............0]
[0,+1,0,0,0,0,................0],[0,+1,-1,+1,0,0,0,0,........0]等等。
如果假设v包含m个奇偶校验码字,Meta-Viterbi检测器116通过使用线性运算器的方式,可以计算奇偶校验特征值Φ[k]:{0,1}x→{0,1}t。当奇偶校验位数目由t给出时,Viterbi检测器112的输出长度由x给出。可以计算出第一个码字的奇偶校验位π1=Φ[1](v),第二个码字的奇偶校验位π2=Φ[2](v),等等。特征值序列可以表示为π1,π2,...,πm∈{0,1}t。
当考虑跨跃两个码字之间的边界的任意错误事件时,错误事件最优集可以由Meta-Viterbi检测器116通过计算适当的事件权重,计算接收到的码字的奇偶校验特征和计算累计奇偶校验的方式来决定。Meta-Viterbi检测器116使用以下等式计算错误事件的事件权重:
w(e)=logP(ξ|v)-logP(ξ|v+e),其中,logP(ξ|x)是位序列ξ的似然的对数。因为logP(ξ|v+e)<logP(ξ|v)e∈G*(v),函数w总是正的。然而,假设有以下等式给出的函数就足以解释Meta-Viterbi算法:
w:G*(v)→(0,∞),其中每个错误事件映射到一个关联事件权重。
Meta-Viterbi检测器116确定用于通过解决以下优化问题由Viterbi检测器112提供的输出的错误事件集。
给出Viterbi检测器112的输出v,Meta-Viterbi检测器116计算出错误事件集
使得错误事件集通过以下等式纠正v里每个码字的奇偶校验特征,
并且具有等式
给出的最小权重
在大多数实例里,Meta-Viterbi检测器116产生与使用2s+t个状态的Viterbi检测器的输出对应的输出。Meta-Viterbi检测器116的输出可以由以下等式表示:
图2是根据本发明的一个实施例的用于确定错误事件的优选集的Meta-Viterbi检测器204(例如图1中的116)的部件的功能框图。Meta-Viterbi检测器204包括一个事件权重处理器208和一个计算电路212。事件权重处理器208计算事件权重,w(e)用于每个事件
计算电路212确定错误事件e1,e2,e3,...等等,例如:
Φ[k](e)=π≠0,Φ[j](e)=0j≠k并且
其中
Ω={x∈G*(v),Φ[k](x)=π,Φ[j](x)=0j≠k}。事件权重处理器208在处理由PRML Viterbi检测器提供的输出码字的同时处理接收到的码字的噪声序列,ξ。PRML Viterbi检测器解码2s个状态。
计算电路212确定对于每个可能的奇偶校验特征具有最小事件权重的优选错误事件,给定t个奇偶校验位或者2t状态。然后,计算电路212记录可用于跨越两个码字之间的任意或者所有错误事件。在图2中,计算电路212还可以记录与一个或多个码字相关的奇偶校验特征值。图2所示的实施例阐明了当4位奇偶校验检验码用于每一码字时,Meta-Viterbi检测器204是如何确定错误事件的优选集。在这个实施例中,有一个与码字里的15个可能特征的每个相关的优选错误事件。因为它们的相关事件使相关奇偶校验特征的权重最小,所以优选事件被认为“局部最小(locally minimized)”。优选错误事件的每一个包括在Meta-Viterbi格图中的一个错误事件步。总的说来,本发明的各个方面可以应用于包括一个或多个奇偶校验位的码字。图2提供了一个优选实施例来说明利用具有典型4位奇偶校验检验码的码字的Meta-Viterbi算法的使用。
对于第k个码字的错误事件优选集可以由以下的等式表示:
类似的,变量Hk,k+1可以用于表示跨越第k个和第(k+1)个码字边界的错误事件优选集。纠正每个和所有的码字的错误事件最优集可以由以下的表达式描述:
Hk里的事件可以根据他们产生的奇偶校验特征在序列中排序,并且可以由以下的等式描述:
其中,Φ[k](e1)=(0...001)∈{0,1}t,Φ[k](e2)=(0...010),Φ[k](e3)=(0...011)等等。
与每个优选错误事件相关的事件权重可以表示成如下:
{w(e1),w(e2),....,w(e2t-1)}。
如果,一个错误事件确定是不可能的,其相应的事件权重可以被设成无限,因此一个利用了这个错误事件的路径的累计权重为无限。结果是这个路径不被选择。例如,碰巧G*(v)中没有错误事件e5,则可以产生特征Φ[k]=(0...0101),其对应的事件权重应该被设成无限:w(e5)=+∞。如由Meta-Viterbi检测器204执行的Meta-Viterbi算法用Meta-Viterbi格图为每个错误事件的最优集绘制各个子集的图表。如可以用Meta-Viterbi格图可视化,Hk的每个子集对应通过Meta-Viterbi格图的一条路径。
图3A是根据本发明的一个实施例,阐述累计奇偶校验计算和与4位奇偶校验校验码字相关的错误事件子集(Hk的子集)的累计权重的表格。错误事件的子集包括{e3,e7,e10,e15}。图3A所示的示例路径对应一个错误事件步骤的序列——“没有e1”,“没有e2”,“e3”,“没有e4”,“没有e5”,等等。提取的Meta-Viterbi路径对应于在序列的每一步确定的一系列错误事件。表格的第二行提供了与提取的错误事件相关的奇偶校验事件。第三行提供了与提取的错误事件相关的事件权重。第四行提供了根据提取的错误事件在格图的每一步的累计奇偶校验检验。第五行提供在16个状态的Meta-Viterbi格图每一步的累计事件权重。Meta-Viterbi格图包括2t个状态,并且在这个实例里,t=4。每个事件的奇偶校验检验对应一个关联事件权重。通过使用Meta-Viterbi格图,路径提供了用于选定码字给出码字奇偶校验检验特征和一个或多个边界错误事件的最小累计事件权重。这个路径对应于纠正Viterbi检测器输出的错误事件最优集,v。
图3B是根据本发明的一个实施例,阐明根据与图3A描述的{e3,e7,e10,e15}一致的错误事件得到的16个状态的Meta-Viterbi格图路径的框图。或者,构成通过格图的一条路径的选择步骤的事件序列可以表示成如下:“无e1,无e2,e3,无e4,无e5,无e6,e7,无e8,无e9,e10,无e11,无e12,无e13,无e14,e15”。这个路径与图3A第四行说明的累计奇偶校验检验对应。显示的路径仅仅是通过16个状态的Meta-Viterbi格图的提取路径的一个具体实施例。如图所示,路径以一个等于“0001”的累计奇偶校验检验结束。通过Meta-Viterbi格图的路径确定那些错误事件要被用于纠正Viterbi检测器产生的接收到的码字。在没有码字边界错误时,提取的路径包括一个与码字的特征对应的累计奇偶校验检验。
图4是根据本发明的一个实施例,阐明Meta-Viterbi格图的框图。如图所示,步骤=0是4位奇偶校验检验码字的所有路径的起点。图4所示的三个步骤示出了各个状态(或者累计奇偶校验检验)和关联事件权重(或者路径距离)被罗列出来。以下三个步骤罗列了用于16个状态的Meta-Viterbi检测器的、和接收到的码字序列的第一个示例码字的每步相关的状态,路径存储和路径距离:
步骤0(step0),字=1(work=1);
状态(0000):路径存储={},路径距离=0
其它15个从(0001)到(1111)的状态不可用
步骤1,字=1;
状态(0000):路径存储={},路径距离=0
状态(0001):路径存储={e1},路径距离=w(e1)
其它14个状态不可用
步骤2,字=1;
状态(0000):路径存储={},路径距离=0
状态(0001):路径存储={e1},路径距离=w(e1)
状态(0010):路径存储={e2},路径距离=w(e2)
状态(0011):路径存储={e1,e2},路径距离=w(e1)+w(e2)
其它12个状态不可用
顺着步骤进行,16个状态都变有效并且和用Viterbi算法进行操作同样的方式开始进行ACS操作。ACS操作在确定哪个路径有最小权重时允许消除“无现存者(non-survivor)”路径。
图5是根据本发明的一个实施例,阐明当两条路径在Meta-Viterbi格图合并时,寻找有最低累计事件权重的路径的框图。可以看到,两条路径有相同的累计奇偶校验(1110)。然而,它们的关联累计权重可能不一样。对于第一条路径,累计权重等于w(e3)+w(e7)+w(e10);而对于第二条路径,累计权重等于w(e6)+w(e8)。在所示的合并点,每个单独的路径经历了一系列不同的错误事件。在一种情况下,该路径包括错误事件{e3,e7,e10},而在另一个情况下,路径包括错误事件{e6,e8}。无论如何,在路径的尾部,两条路径以相同的累计奇偶校验检验汇合。Meta-Viterbi检测器执行和Viterbi算法执行的操作类似的加法、比较和选择(ACS)操作。在确定具有最小路径距离或最低累计事件权重的路径时,这个过程允许消除“无现存者”路径。当构建一个码字内的格图时,Meta-Viterbi检测器可以采用以下的用来实现执行Meta-Viterbi算法的步骤的伪语言序列(pseudo-language sequence of steps):
Meta Viterbi algorithm applied within the kth codeword:State=r(Step=j, Word=k):The predecessor states are:State=r1(Step=j-1,Word=k)State=r2(Step=j-1,Word=k)where r1=rΦ[k](ej),r2=r, |
If neither predecessor is valid,the State=r(Step=j,Word=k)is declared notvalidIf only one predecessor State=r1(Step=j-1,Word=k)is valid,setPathMemory(State=r,Step=j,Word=k)={ej}U PathMemory(State=r1,Step=j-1,Word=k)(2)PathMetric(State=r,Step=j,Word=k)=w(ej)+PathMetric(State=r1,Step=j-1,Word=k)(3)If only one predecessor State=r2(Step=j-1,Word=k)is valid,setPathMemory(State=r,Step=j,Word=k)=PathMemory(State=r2,Step=j-1,Word=k) (4)PathMetric(State=r,Step=j,Word=k)=PathMetric(State=r2,Step=j-1,Word=k) (5)If both predecessors are valid perform,compare:w(ej)+PathMetric(State=r1,Step=j-1,Word=k)vs.PathMetric(State=r2,Step=j-1,Word=k)If the left-hand-side is smaller,perform(2)and(3),otherwise perform(4)and(5). |
如上面的伪语言所示,Meta-Viterbi算法使用PathMemory变量确定错误事件序列。Meta-Viterbi算法使用PatchMetric变量确定路径距离和累计事件权重。当路径合并时,Meta-Viterbi算法执行与两条路径相关的两个路径距离之间的比较。确定有着较小值的路径距离,并且随后存储相关的错误事件序列和路径距离。
当应用于两个码字之间的边界时,Meta-Viterbi算法用于提供一组边界错误事件。可能的i个边界错误事件可以用Hk,k+1={b1,b2,b3,....,bi}表示。在所有的步骤=2t-1,字=k的状态和所有的步骤=0,字=k+1的状态之间总共有i+1个分支。这些分支对应于总共i+1个分支事件选择:“无事件(no event)”,b1,b2,...,bi。所有通过格图的路径必须满足第k个码字的累计奇偶校验必须等于πk=Φ[k](v)的要求。这就限制了与只来源于一个状态r的错误事件对应的分支使得rΦ[k](bj)=πk。
图6是根据本发明的一个实施例,阐明使用Meta-Viterbi算法应用于两个码字间的边界的图。Meta-Viterbi检测器可以采用以下的步骤的伪语言序列实现确定对于两个码字之间的边界的Meta-Viterbi格图的分支的Meta-Viterbi算法状态机。
Meta-Viterbi algorithm applied at the boundarv between kth codeword and (k+1)st codeword:Given Hk,k+1={b1,b2,b3,....,bi}with πk=Φ[k](v)and πk+1=Φ[k+1](v).Introduce the following i+1 branches connecting(Step=2t-1,Word=k)and(Step=0,Word=k+1)State=πk(Step=2t-1,Word=k)→State=0(Step=0,Word=k+1)Branch Metric=0,Path Memory for the Branch={}State=πkΦ[k](b1)(Step=2t-1,Word=k)→State=Φ[k+1](b1)(Step=0,Word=k+1)Branch Metric=w(b1),Path Memory for the Branch={b1}....................................State=πkΦ[k](bi)(Step=2t-1,Word=k)→State=Φ[k+1](bi)(Step=0,Word=k+1)Branch Metric=w(bi),Path Memory for the Branch={bi} |
如上面应用于两个码字之间的边界的伪语言代码,相关的错误事件和事件权重使用变量保存。
一旦一个或者多个分支在Meta-Viterbi格图中计算出来,就可以像在一个码字中一样地执行ACS操作。在一个具体实施例中,对于一个使用t=4或者t=6位的奇偶校验检验的典型的执行,需要在码字之间的边界执行的ACS操作的总数目小于在码字内特定步骤中执行的ACS操作的总数目。
如图6所示,对于在第一个码字和第二个码字之间的码字边界有两种可能:“无边界事件(no boundary event)”和“b1事件(b1 event)”。因为必须匹配第一个码字的累计奇偶校验,第一个码字的奇偶校验特征为π1=Φ[1](v)=[0001]。(例如第一个码字的累计奇偶校验和必须匹配PRML Viterbi的输出奇偶校验)。因此“无边界事件”对应的分支只能来源于状态“0001”,从而保证任何通过meta-格图(meta-trellis)的路径能修复序列n的奇偶校验错误。当考虑边界错误事件时,与“b1事件”相关的分支按如下确定。对于第一个和第二个码字的b1错误事件相应的奇偶校验特征如下:Φ[1](b1)=[0101]和Φ[2](b1)=[1100]。因为其保证第一码字的奇偶校验等于π1,因而相应的分支应该从状态[0100]开始。再增加错误事件前,该分支应该在状态[1100]结束,因为该状态对应于第2个码字的初始状态。结果,通过Meta-Viterbi格图的路径就如图6所示。
图7是根据本发明的一个实施例,阐明在4位奇偶校验码的Meta-Viterbi格图中的存活路径的图表。存活路径表示经过丢弃格图里非最小路径距离的路径之后保留的路径。在2s个状态Viterbi检测器在检测过程中没有任何错误的情况下,Meta-Viterbi算法将产生路径内没有错误事件被选择的全零路径(all-no path)。在一个具体实施例中,检测过程的平均功率消耗通过关闭对于码字呈现零奇偶校验特征的Meta-Viterbi检测器的电源来降低。
图8是根据本发明的一个实施例的Meta-Viterbi检测器804的功能框图。Meta-Viterbi检测器804包括事件权重处理器808、计算电路812、奇偶校验特征计算器816和错误纠正电路820。事件权重处理器808可以产生一个或多个格图的权重w(e)。计算电路812可以计算一个或多个与Meta-Viterbi格图相关的参数。事件权重处理器808处理接收到的码字的一系列含噪声ξ,并输出由PRML Viterbi检测器提供的码字。计算电路812确定对于特定接收到的码字的每个奇偶校验特征具有最小事件权重的错误事件。进一步,计算电路812记录任何和所有的可以跨越码字之间应用的错误事件。奇偶校验特征计算器816计算与一个或多个码字相关的奇偶校验特征。奇偶校验特征计算器816处理由PRML Viterbi检测器提供的输出,并输出奇偶校验特征值到计算电路812。如图所示,计算电路812接收由事件权重处理器808计算出来的事件权重和奇偶校验校验特征值计算器816计算的值。计算电路812确定对应于格图的一条或多条路径的最小累计事件权重的最优路径。计算电路812可以计算错误事件序列的累计奇偶校验。计算电路812在确定格图里的一个或多个路径的一个或多个累计事件权重时可以执行一个或多个ACS操作。计算电路812可以计算与码字的一个或多个错误事件相关的一个或多个事件权重。此外,计算电路812可以计算与一个或多个码字相关的累计事件权重。错误纠正电路820纠正由PRML Viterbi检测器输出的码字。事件权重处理器808、计算电路812、奇偶校验特征计算器816和错误纠正电路820可以由任何类型的用于实现适当状态机(appropriate state-machine)的数字逻辑电路组成。
在一个实施例中,一个64-状态的Meta-Viterbi检测器的实现是使用门数,该门数是接近传统16-状态Viterbi的门数的三分之二。用于跟踪Meta-Viterbi格图分支的状态机相当简单。格图在码字内部是固定的,并且仅仅在码字之间的边界上的根据哪个错误事件的分支属于Hk,k+1而变化。错误事件距离或事件权重计算的复杂度依赖于使用哪个类型的检测器。对于数据独立的噪声预测(也就是大家所知的经典线性Viterbi),一个合适的实现采用匹配滤波器和常数加法器。对于数据依赖的噪声预测,实现变得比较复杂。
据估计,对于使用一个6位奇偶校验校验码来实现数据依赖的噪声预测,码字检测过程(包括Meta-Viterbi检测过程)大约比16-状态的Viterbi检测器复杂120%。在数据独立的噪声预测情况下,码字检测过程(包括Meta-Viterbi检测过程)和16-状态的Viterbi检测过程相类似。
本发明是通过一些实施例进行描述的,本领域技术人员知悉,在不脱离本发明的精神和范围的情况下,可以对这些特征和实施例进行各种改变或等效替换。另外,在本发明的教导下,可以对这些特征和实施例进行修改以适应具体的情况及材料而不会脱离本发明的精神和范围。因此,本发明不受此处所公开的具体实施例的限制,所有落入本申请的权利要求范围内的实施例都属于本发明的保护范围。
Claims (10)
1、一种检测和纠正通过通信信道传输的一个或多个接收到的码字里的数据位错误的方法,其特征在于,包括:
第一步,使用具有2s状态的Viterbi检测器处理所述一个或多个接收到的码字;
从所述Viterbi检测器产生一个输出;以及
第二步,使用具有2t状态的Meta-Viterbi检测器处理所述输出,所述通信信道呈现为码间干扰。
2、根据权利要求1所述的方法,其特征在于,所述使用所述具有2s状态的Viterbi检测器和所述使用所述具有2t状态的Meta-Viterbi检测器处理提供了与具有2s+t状态的Viterbi检测器相当的性能。
3、根据权利要求2所述的方法,其特征在于,所述Meta-Viterbi检测器使用从预定的最似然发生错误事件集中选取的错误事件。
6、根据权利要求5所述的方法,其特征在于,所述最小累计事件权重满足以下等式:πk=Φ[k](v)。
7、根据权利要求6所述的方法,其特征在于,该方法进一步包括由以下等式定义的码字之间的边界限制:rΦ[k](bj)=πk。
8、一种检测和纠正通过通信信道传输的一个或多个接收到的码字里的数据位错误的系统,其特征在于,该系统包括:
处理所述一个或多个接收到的码字的Viterbi检测器,和
处理经所述Viterbi检测器处理的所述一个或多个接收到的码字的Meta-Viterbi检测器;所述Meta-Viterbi检测器用于计算事件奇偶校验特征、关联事件权重和累计事件权重,并用于执行相加、比较和选择操作。
9、根据权利要求8所述的系统,其特征在于,所述Meta-Viterbi检测器包括:
事件权重处理器;
计算电路;
奇偶校验特征计算器;以及
用于纠正一个或者多个所述在一个或多个接收到的码字里的一个或多个所述数据位错误的错误纠正电路。
10、根据权利要求9所述的系统,其特征在于,所述事件权重处理器、计算电路、奇偶校验特征计算器和错误纠正电路使用数字逻辑电路实现。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/049,769 | 2005-02-03 | ||
US11/049,769 US7490284B2 (en) | 2005-02-03 | 2005-02-03 | Meta-Viterbi algorithm for use in communication systems |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1815940A true CN1815940A (zh) | 2006-08-09 |
CN1815940B CN1815940B (zh) | 2012-12-12 |
Family
ID=35884908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200610006884.7A Expired - Fee Related CN1815940B (zh) | 2005-02-03 | 2006-01-25 | 检测和纠正经通信信道传输的码字里的数据位错误的方法和系统 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7490284B2 (zh) |
EP (1) | EP1689084A1 (zh) |
CN (1) | CN1815940B (zh) |
TW (1) | TWI333747B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7469373B2 (en) * | 2005-02-17 | 2008-12-23 | Broadcom Corporation | Application of a Meta-Viterbi algorithm for communication systems without intersymbol interference |
US7512870B2 (en) * | 2006-08-30 | 2009-03-31 | Cisco Technology, Inc. | Method and system for improving the performance of a trellis-based decoder |
PL2060088T3 (pl) * | 2006-09-05 | 2017-11-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Adaptacyjny wybór dla żądania źródła kontekstu |
US8077764B2 (en) * | 2009-01-27 | 2011-12-13 | International Business Machines Corporation | 16-state adaptive noise predictive maximum-likelihood detection system |
US9059737B2 (en) * | 2013-01-11 | 2015-06-16 | HGST Netherlands B.V. | Disk drive with distributed codeword blocks |
US9747161B2 (en) * | 2014-10-30 | 2017-08-29 | Fujifilm Corporation | Signal processing device, magnetic information playback device, and signal processing method |
Family Cites Families (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03195129A (ja) * | 1989-12-22 | 1991-08-26 | Mitsubishi Electric Corp | 最尤系列推定装置 |
US5440570A (en) * | 1990-03-27 | 1995-08-08 | National Science Council | Real-time binary BCH decoder |
US5430739A (en) * | 1990-03-27 | 1995-07-04 | National Science Council | Real-time Reed-Solomon decoder |
US5291499A (en) * | 1992-03-16 | 1994-03-01 | Cirrus Logic, Inc. | Method and apparatus for reduced-complexity viterbi-type sequence detectors |
DE69327683T2 (de) * | 1992-05-19 | 2000-07-27 | Koninkl Philips Electronics Nv | Erweitertes fehlergeschütztes Kommunikationssystem |
US5457704A (en) * | 1993-05-21 | 1995-10-10 | At&T Ipm Corp. | Post processing method and apparatus for symbol reliability generation |
JP3328093B2 (ja) * | 1994-07-12 | 2002-09-24 | 三菱電機株式会社 | エラー訂正装置 |
US6029264A (en) * | 1997-04-28 | 2000-02-22 | The Trustees Of Princeton University | System and method for error correcting a received data stream in a concatenated system |
US5926490A (en) * | 1997-05-23 | 1999-07-20 | Cirrus Logic, Inc. | Sampled amplitude read channel employing a remod/demod sequence detector guided by an error syndrome |
US5961658A (en) * | 1997-05-23 | 1999-10-05 | Cirrus Logic, Inc. | PR4 equalization and an EPR4 remod/demod sequence detector in a sampled amplitude read channel |
US6009552A (en) * | 1997-06-18 | 1999-12-28 | Motorola, Inc. | Soft-decision syndrome-based decoder for convolutional codes |
US6052248A (en) * | 1998-01-30 | 2000-04-18 | Cirrus Logic, Inc. | Parity channel code for enhancing the operation of a remod/demod sequence detector in a d=1 sampled amplitude read channel |
US6101626A (en) * | 1998-02-04 | 2000-08-08 | Lsi Logic Corporation | Method for choosing coding schemes, mappings, and puncturing rates for modulations/encoding systems |
US6185175B1 (en) * | 1998-12-02 | 2001-02-06 | Cirrus Logic, Inc. | Sampled amplitude read channel employing noise whitening in a remod/demod sequence detector |
US6981197B2 (en) * | 2001-01-23 | 2005-12-27 | Seagate Technology Llc | Enhanced interleave type error correction method and apparatus |
US6513141B1 (en) * | 1999-05-07 | 2003-01-28 | Cirrus Logic Inc. | Sampled amplitude read channel employing a trellis sequence detector and a post processor for generating error metrics used to correct errors made by the trellis sequence detector |
US6732328B1 (en) * | 1999-07-12 | 2004-05-04 | Maxtor Corporation | Two stage detector having viterbi detector matched to a channel and post processor matched to a channel code |
US6427220B1 (en) * | 1999-11-04 | 2002-07-30 | Marvell International, Ltd. | Method and apparatus for prml detection incorporating a cyclic code |
US6829305B2 (en) * | 1999-12-08 | 2004-12-07 | Lg Electronics Inc. | Concatenated convolutional encoder and decoder of mobile communication system |
US6530060B1 (en) * | 2000-02-08 | 2003-03-04 | Cirrus Logic, Inc. | Sampled amplitude read channel employing a post processor with a boundary error compensator which compensates for boundary error events in a split-field data sector |
US6516443B1 (en) * | 2000-02-08 | 2003-02-04 | Cirrus Logic, Incorporated | Error detection convolution code and post processor for correcting dominant error events of a trellis sequence detector in a sampled amplitude read channel for disk storage systems |
JP2001285375A (ja) * | 2000-03-30 | 2001-10-12 | Sony Corp | 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体 |
US6307901B1 (en) * | 2000-04-24 | 2001-10-23 | Motorola, Inc. | Turbo decoder with decision feedback equalization |
US6671852B1 (en) * | 2000-09-06 | 2003-12-30 | Motorola, Inc. | Syndrome assisted iterative decoder for turbo codes |
US6694477B1 (en) * | 2000-09-28 | 2004-02-17 | Western Digital Technologies, Inc. | Communication channel employing an ECC decoder enhanced by likely error events of a trellis sequence detector |
US6543023B2 (en) * | 2001-02-05 | 2003-04-01 | Agere Systems Inc. | Parity-check coding for efficient processing of decoder error events in data storage, communication and other systems |
US6785861B2 (en) * | 2001-02-09 | 2004-08-31 | Stmicroelectronics S.R.L. | Versatile serial concatenated convolutional codes |
EP1271509A1 (en) * | 2001-06-22 | 2003-01-02 | STMicroelectronics S.r.l. | Method and apparatus for detecting and correcting errors in a magnetic recording channel of a mass storage system |
US20030014716A1 (en) * | 2001-07-16 | 2003-01-16 | Cute Ltd. | Universal lossless data compression |
EP1300955A1 (en) * | 2001-10-03 | 2003-04-09 | STMicroelectronics S.r.l. | A process for decoding signals, system and computer program product therefor |
US6823487B1 (en) * | 2001-11-15 | 2004-11-23 | Lsi Logic Corporation | Method and apparatus for enhancing correction power of reverse order error correction codes |
US6986098B2 (en) * | 2001-11-20 | 2006-01-10 | Lsi Logic Corporation | Method of reducing miscorrections in a post-processor using column parity checks |
JP3823315B2 (ja) * | 2002-05-07 | 2006-09-20 | ソニー株式会社 | 符号化装置及び符号化方法、並びに復号装置及び復号方法 |
US7137056B2 (en) * | 2002-09-25 | 2006-11-14 | Infineon Technologies North America Corp. | Low error propagation rate 32/34 trellis code |
US7328395B1 (en) * | 2004-04-13 | 2008-02-05 | Marvell International Ltd. | Iterative Reed-Solomon error-correction decoding |
US7444582B1 (en) * | 2004-10-27 | 2008-10-28 | Marvell International Ltd. | Architecture and control of reed-solomon error-correction decoding |
US7469373B2 (en) * | 2005-02-17 | 2008-12-23 | Broadcom Corporation | Application of a Meta-Viterbi algorithm for communication systems without intersymbol interference |
US7694205B2 (en) * | 2005-02-28 | 2010-04-06 | Hitachi Global Storage Technologies Netherlands B.V. | Method and apparatus for providing a read channel having combined parity and non-parity post processing |
US7571372B1 (en) * | 2005-06-23 | 2009-08-04 | Marvell International Ltd. | Methods and algorithms for joint channel-code decoding of linear block codes |
US7620879B2 (en) * | 2005-09-13 | 2009-11-17 | Samsung Electronics Co., Ltd. | Method of detecting occurrence of error event in data and apparatus for the same |
US7644338B2 (en) * | 2005-09-13 | 2010-01-05 | Samsung Electronics Co., Ltd. | Method of detecting and correcting a prescribed set of error events based on error detecting code |
-
2005
- 2005-02-03 US US11/049,769 patent/US7490284B2/en not_active Expired - Fee Related
- 2005-09-23 EP EP05020802A patent/EP1689084A1/en not_active Ceased
-
2006
- 2006-01-25 TW TW095102834A patent/TWI333747B/zh not_active IP Right Cessation
- 2006-01-25 CN CN200610006884.7A patent/CN1815940B/zh not_active Expired - Fee Related
-
2009
- 2009-02-05 US US12/366,189 patent/US7836385B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TWI333747B (en) | 2010-11-21 |
EP1689084A1 (en) | 2006-08-09 |
US20090228769A1 (en) | 2009-09-10 |
TW200707920A (en) | 2007-02-16 |
US7490284B2 (en) | 2009-02-10 |
US20060174180A1 (en) | 2006-08-03 |
CN1815940B (zh) | 2012-12-12 |
US7836385B2 (en) | 2010-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1211932C (zh) | 在码分多址移动通信系统中终止叠代解码的设备和方法 | |
CN1315264C (zh) | 解码装置及解码方法 | |
CN100344067C (zh) | 信号解码电路 | |
US7587657B2 (en) | Method and apparatus for iterative error-erasure decoding | |
CN1140084C (zh) | 卷积码 | |
CN1279698C (zh) | 运用Turbo码中的质量标记标准的迭代停止准则 | |
CN1311639C (zh) | 软纠错代数解码器 | |
CN1815940A (zh) | 检测和纠正经通信信道传输的码字里的数据位错误的方法和系统 | |
CN1489294A (zh) | 误差校正码的译码方法及其程序和设备 | |
CN1557052A (zh) | 数字通信系统中使用涡轮解码来减少位误差率和帧误差率的装置和方法 | |
CN1823474A (zh) | 解码装置及解码方法 | |
CN1728563A (zh) | Turbo译码装置和Turbo译码方法 | |
CN1311578A (zh) | 卷积编码码字的软判定解码 | |
CN1822530A (zh) | 一种检测和纠正数据误码的方法及系统 | |
CN1777256A (zh) | 增强残留边带维特比解码器 | |
CN101060341A (zh) | 后维特比纠错装置及其相关方法 | |
CN1317828C (zh) | 里德索洛蒙码或扩展里德索洛蒙码的译码方法和译码器 | |
US20170041041A1 (en) | System and Apparatus for Decoding Tree-Based Messages | |
CN1780152A (zh) | 迭代译码方法和系统 | |
CN1682449A (zh) | 使用数据窗口来解码数据的方法 | |
CN1337095A (zh) | 译卷积码的方法和设备 | |
CN1582555A (zh) | 片段式解交织 | |
CN1155161C (zh) | 用于特博码的解码器及其解码方法 | |
CN1744475A (zh) | 通过冗余和迭代处理进行信号处理的方法和系统 | |
CN1120576C (zh) | 体全息存储器用调制—阵列码的编、译码方法及编码系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121212 Termination date: 20170125 |
|
CF01 | Termination of patent right due to non-payment of annual fee |