CN1813403A - 具有可选择增益的差分放大器 - Google Patents

具有可选择增益的差分放大器 Download PDF

Info

Publication number
CN1813403A
CN1813403A CNA2004800184141A CN200480018414A CN1813403A CN 1813403 A CN1813403 A CN 1813403A CN A2004800184141 A CNA2004800184141 A CN A2004800184141A CN 200480018414 A CN200480018414 A CN 200480018414A CN 1813403 A CN1813403 A CN 1813403A
Authority
CN
China
Prior art keywords
gain
load
amplifier
transistor
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800184141A
Other languages
English (en)
Other versions
CN1813403B (zh
Inventor
詹姆斯·耀斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1813403A publication Critical patent/CN1813403A/zh
Application granted granted Critical
Publication of CN1813403B publication Critical patent/CN1813403B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45641—Indexing scheme relating to differential amplifiers the LC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

本申请公开了一种具有可选择增益的差分放大器。该差分放大器包括一对输入晶体管、第一负载晶体管对和第二负载晶体管对。所述第一负载晶体管对的漏极－源极－路径连接在参考电位和输入晶体管对的输出两个端子之间，而栅极则共同连接到控制电压。所述第二负载晶体管对的漏极－源极－路径并联连接到所述第一负载晶体管对的漏极－源极－路径。通过控制电路，所述第二负载晶体管对的栅极或者连接到参考电位(第二对未激活)，或者交叉耦合到输入晶体管对的输出端子(第二对被激活)以提供正反馈。通过激活/不激活第二负载晶体管对，在高增益模式和低增益模式之间粗略地切换所述差分放大器的增益，而通过改变能够获得对增益的细调。

Description

具有可选择增益的差分放大器
技术领域
本发明一般地涉及放大器电路，并且特别地，涉及具有较宽输入范围的放大器电路。
背景技术
当电信号通过导体在系统中传播时，它们在幅度上变得更低，或者说被“衰减”了。例如，当电路板上的两个集成电路通过电路板上的信号导体耦合时，一个集成电路所发送的电信号可能作为衰减的信号被另一个集成电路接收。衰减量可能受很多因素影响，包括信号在导体中传播的距离。通过长导体传播的信号往往比通过短导体传播的信号衰减得更多。
一些系统在电路之间具有长的导体，而一些系统在电路之间具有短的导体。还有一些其他系统在电路之间具有短导体和长导体的混合。这导致了以各种幅度到达集成电路的信号。接收信号的放大器电路通常被设计成以特定幅度或幅度范围来接收信号。当各种幅度的信号到达被设计成以特定幅度接收信号的放大器时，可能导致错误。
由于上面所陈述的原因和下面陈述的其他原因，在技术上存在对替代放大器的需求，在阅读并理解了本说明书以后，熟练技术人员将很清楚所述其他原因。
附图说明
图1示出了放大器的图；
图2示出了放大器的电路原理图；
图3示出了图2放大器工作的第一种模式；
图4示出了图2放大器工作的第二种模式；
图5示出了一种集成电路；
图6示出了根据本发明的各个实施方案的系统图；以及
图7示出了根据本发明的各个实施方案的流程图。
具体实施方案
在下面的详细描述中参考了附图，所述附图通过举例示出了在其中可以实践本发明的具体实施方案。充分详细地描述了这些实施方案，以使熟练技术人员能够实践本发明。要理解，本发明的各个实施方案尽管不同，但是不一定彼此排斥。例如，在这里结合一个实施方案描述的特定特征、结构或特性，可以在其他的实施方案中实现而不偏离本发明的精神和范围。此外，应当理解，不偏离本发明的精神和范围，可以修改每一个所公开实施方案中单个元件的位置或排列。因此，下面的详细描述不应被当作限制性的，并且，本发明的范围仅由被恰当解释的所附权利要求书以及权利要求书所具有的全部等效物来限定。在附图中，同样的数字指示在全部所述几个视图中的相同或类似的功能。
图1示出了放大器的图。放大器100包括输入器件110、高增益器件120和低增益器件130。高增益器件120和低增益器件130是物理上并联耦合的负载电路。输入器件110在输入节点112上接收输入信号，并且，放大器100在节点118上产生输出信号。节点112和118均被示为单节点，但是在某些实施方案中，节点112和118包括多于一个的信号导体。
响应于高增益器件120和低增益器件130的并联组合所呈现的负载特性，生成节点118上的输出信号。高增益器件120包括控制电路122。控制电路122在节点114上接收“增益范围选择”控制信号，并且通过改变高增益器件120对放大器100的影响来选择放大器100的增益范围。放大器100以两种模式工作：第一种模式，其中通过控制电路122的动作，在电气上将高增益器件120从放大器100中移去；以及，第二种模式，其中高增益器件120在电气上被包括在电路中。
在第一种模式中，断言(asserted)节点114上的增益范围选择信号，从而使得在电气上将高增益器件120从放大器100中移去，并且低增益器件130的负载特性支配性地影响节点118上的输出信号。在这种模式中，选择了低增益范围，并且放大器100的总增益比第二种模式中低。低增益器件130在节点116上接收“增益调节”控制信号。增益调节控制信号起到改变低增益器件130特性的作用，由此，在由节点114上的增益范围选择信号所选择的增益范围内，对放大器100的总增益进行了调节。
在第二种工作模式中，断言节点114上的增益范围选择信号，从而使得在电气上将高增益器件120包括在放大器100中，并且高增益器件120和低增益器件130的并联组合的负载特性支配性地影响节点118上的输出信号影响。在这种工作模式中，选择了高增益范围，并且放大器100的总增益比第一种模式中高。可以使用节点116上的增益调节信号在由节点114上的增益范围选择信号所选择的增益范围内来改变放大器100的总增益。
放大器100以及这里描述的其他放大器实施方案是“可控增益放大器”的实施例。放大器的增益可通过选择增益范围来控制，并且，放大器的增益还可通过在所选择的范围内调节增益来控制。多个可选择的负载器件被并联耦合，并且，为了选择增益范围，在电气上可以增加或移去所述并联负载器件的子集。
图2示出了放大器的电路原理图。放大器200包括晶体管202、204、206、208、210、212、214、216、218、220、222和224。放大器200还包括反相器226。晶体管204和216形成了在节点112上接收差分输入信号的差分晶体管输入对。在放大器200所代表的实施方案中，节点112包括两个用于接收差分输入信号的物理信号导体。晶体管202是为差分晶体管输入对提供电流的尾电流器件。晶体管202由节点240上的信号偏置。在节点118上生成输出信号。在放大器200所代表的实施方案中，节点118包括两个用于产生差分输出信号的物理信号导体。
晶体管216和218是对应于低增益器件130(图1)的低增益器件。晶体管216和218从源极到漏极耦合在差分输入对和参考节点250之间，并使控制节点耦合成接收控制电压，如节点116上的增益调节信号所示。晶体管224耦合成作为电容器工作，以便对节点116上的增益控制信号进行滤波。在放大器200代表的实施方案中，晶体管216和218在电气上不可以从电路中移去。无论节点114上的增益范围选择信号的状态如何，晶体管216和218的特性都影响放大器200的增益。
晶体管214和220是和高增益器件120(图1)对应的高增益器件。晶体管214和220从漏极到源极分别与晶体管216和218并联耦合。当增益范围选择信号被设置为高时，晶体管214和220的控制节点被通过传输晶体管208和210耦合到输出节点118，并被称为是“在电气上被包括”在电路中。当增益范围选择信号被设置为低时，晶体管214和220的控制节点被耦合到参考节点250，并被称为是“在电气上从电路中移去”。
传输晶体管208、210、212和222以及反相器226是控制电路的一部分，所述控制电路与控制电路122(图1)对应。该控制电路在节点114上接收增益范围选择信号，并且，当增益范围选项信号为低时，在电气上将高增益器件从放大器200中移去。
下面参考图3和图4更详细地描述这两种工作模式。图3示出了一个电路，所述电路是增益范围选择信号为低时放大器200的电气等效电路，并且图4示出了一个电路，所述电路是增益范围选择信号为高时放大器200的电气等效电路。
图2中所示晶体管被示为绝缘栅晶体管，具体为金属氧化物半导体场效应管(MOSFET)。晶体管202、204和206被示为P型MOSFET，并且剩余的晶体管被示为N型MOSFET。不偏离本发明的范围，可将其他类型的开关或放大元件用于放大器200的各个晶体管。例如，放大器200的晶体管可以是结型场效应晶体管(JFET)、双极型结型晶体管(BJT)，或者是任何能够作为如上所述的输入器件、低增益器件和高增益器件来工作的器件。
所公开的实施方案中的各个晶体管具有接收偏置电压的控制节点。例如，晶体管216和218被示为具有构造成用于接收偏置电压的控制节点的栅极端子的PMOSFET，所述偏置电压被称为“增益调节”。当将其他类型的电路元件用于本发明的各个实施方案时，术语“控制节点”指除了MOSFET的栅极以外的端子类型。例如，“控制节点”可以指BJT的基极或者其他合适的节点。类似地，术语“从漏极到源极”描述了从MOSFET的漏极到源极的电流路径。当使用其他类型的电路元件时，术语“从漏极到源极”指用于其他电路元件的对应连接。例如，当使用BJT时，“从漏极到源极”指“从收集极到发射极”。这里使用的术语并非是要限制，而是旨在包括所有等效的结构和方法。
图2中示出了反相器226，以说明控制所述控制电路的传输晶体管的各个控制信号之间的逻辑关系。在一些实施方案中，省略了反相器226。在一些这样的实施方案中，给传输晶体管208、210、212和214提供单独的增益范围选择信号。
晶体管224被构造成在节点116处提供电容。这个电容提供了滤波，以减少晶体管216和218的控制节点上的电压波动。在一些实施方案中，采用了不同类型的电容器。在其他的实施方案中，省略晶体管224，并且在节点116上不包括单独的电容性电路元件。
图3示出了图2放大器的第一种工作模式。在该第一种工作模式中，节点114(图1、图2)上的增益范围选择信号为低，并且在电气上将高增益器件从放大器中移去。因此，放大器300示出了晶体管202、204、206、216、218和224。放大器300没有示出高增益器件或控制电路器件。
在工作中，放大器300在节点112上接收差分输入信号，并在节点118上产生输出信号。节点118上的输出信号和跨过晶体管216和218产生的电压对应，所述电压和晶体管216和218的负载特性相关。晶体管216和218的负载特性(例如从漏极看进去的阻抗)和节点116上偏置晶体管216和218的增益调节信号的电压相关。当增益调节信号电压增大时，晶体管216和218从漏极到源极的阻抗下降，并且放大器300的增益下降。反过来，当增益调节信号电压降低时，晶体管216和218从漏极到源极的阻抗增大，并且放大器300的增益也增大。
在图3所代表的工作模式中，放大器选择了低增益范围。在正被接收的信号不需要超过放大器300所能提供的放大的应用中，可以选择这个增益范围。例如，在一些实施方案中，所述放大器可被用作集成电路边界处的接收器，并且，当接收到的信号没有被过于衰减时，可以选择这个增益范围。
图4示出了图2放大器的第二种工作模式。在该第二种工作模式中，节点114(图1、图2)上的增益范围选择信号为高，并且高增益器件在电气上被包括在放大器中。因此，放大器400示出了放大器300的晶体管，并且还示出了晶体管214和220。为了便于说明，放大器400没有示出控制电路器件。
在工作中，放大器400在节点112上接收差分输入信号，并在节点118上产生输出信号。节点118上的输出信号和跨过低增益器件(晶体管216和218)和高增益器件(晶体管214和220)的并联组合产生的电压对应。在图4所代表的实施方案中，将晶体管214和220构造为正反馈器件。晶体管214和220的控制节点215和221被耦合到彼此的漏极端子，这生成了正反馈路径，并增大了增益。
因为更多的可获得电流从漏极到源极流过高增益器件，故放大器400的增益增大。正如上面参考图3描述的第一种工作模式中的情况那样，当增益调节信号电压增大时，晶体管216和218从漏极到源极的阻抗下降，并且更多的电流流入晶体管216和218。因为更多的电流流入晶体管216和218，故可获得的流经高增益器件的电流较少，并且放大器400的增益下降。这被称为低增益器件从高增益器件“抢夺电流”。反过来，当增益调节信号电压降低时，较少的电流从漏极到源极流经晶体管216和218，而更多的可获得电流流经高增益器件，放大器400的增益增大。
在图4所代表的工作模式中，放大器选择了高增益范围。在正被接收的信号得益于超过放大器300(图3)所能提供的放大的应用中，可以选择这个增益范围。例如，在一些实施方案中，所述放大器可被用作集成电路边界处的接收器，并且，当接收到的信号被更多地衰减时，可以选择这个增益范围。
图5示出了一种集成电路。集成电路500包括延迟锁定环530以及可控增益放大器510和520。集成电路500可以是任何类型的能够包括一个或更多个如图所示的可控增益放大器的集成电路。例如，集成电路500可以是处理器，例如微处理器、数字信号处理器、微控制器等。集成电路500还可以是除了处理器以外的集成电路，例如专用集成电路(ASIC)，通讯器件，存储器控制器或存储器(例如，动态随机访问存储器(DRAM))。为了便于说明，部分集成电路500未被示出。不偏离本发明的范围，集成电路500可以包括比图5中所示更多的电路。
可控增益放大器510在节点512上接收增益范围选择信号，并在节点514上接收增益调节信号。可控增益放大器520在节点522上接收增益范围选择信号，并在节点524上接收增益调节信号。可控增益放大器510和520每一个均可独立地选择增益范围，并且每一个还均可使用各自的增益调节信号，在所选择的范围内独立地调节各自的放大器增益。可控增益放大器510和520可以是这里所公开的放大器实施方案中的任何一种，包括图1和图2中所示的那些。
延迟锁定环530包括延迟元件532、534、536和538，以及鉴相器(PD)540。延迟锁定环530可以包括更多的图5中未示出的元件。在一些实施方案中，延迟元件532、534、536和538具有基本固定的增益量并且呈现出依赖于输入幅度的延迟。在一些实施方案中，每一个延迟元件均接收控制信号来改变延迟量。例如，可以使用经过滤波的鉴相器输出信号来改变延迟元件532、534、536和538的延迟。
通过采用可控增益放大器来驱动延迟锁定环530中的第一延迟元件(延迟元件532)，可以在延迟锁定环530的输入把信号幅度驱动到期望的电平。例如，当集成电路500被包括在具有较长互连的系统中时，在节点502处接收到的输入信号可能被衰减。通过将可控增益放大器510和520其中之一或者两者的增益范围设置为高范围，可以克服衰减，并且随后通过改变节点514和524上的增益调节信号，可以调节总增益。
可以用很多方式来实现本发明的可控增益放大器、延迟锁定环及其组合。在一些实施方案中，它们被作为时钟恢复或分布系统的一部分在集成电路中实现。在其他的实施方案中，它们被实现为高速串行收发机。在一些实施方案中，对本发明的各个实施方案的设计描述被包括在库(library)中，所述库使得设计者能够将它们包括在定制或半定制的设计中。例如，所公开的可控增益放大器实施方案中的任何一个可以用例如VHDL或Verilog的可综合硬件描述语言来实现，并被分发到设计者，以包括在标准单元设计、门阵列等中。同样地，本发明的任何实施方案也可以被表示为针对特定制造工艺的硬宏(hard macro)。例如，放大器电路200(图2)可被表示为分配给集成电路的层的多边形。
图6示出了根据本发明的各个实施方案的系统图。电子系统600包括集成电路610和620。集成电路610包括时钟驱动器612和数据驱动器614，并且集成电路620包括时钟驱动器622和数据驱动器624。集成电路610和620由导体602和604耦合。时钟驱动器612驱动导体602，并且数据驱动器614驱动导体604。时钟接收器622接收导体602上的时钟信号，并且数据接收器624接收导体604上的数据信号。
可以用任何有助于导体602和604上通讯的方式来耦合集成电路610和620。例如，集成电路610和620可以安装在例如多芯片模块或电路板的共同基底(substrate)上。集成电路还可以安装在被互连的单独基底上，并且导体602和604可以起到互连单独基底的作用。例如，集成电路610和620中的每一个均可以安装在通过缆线耦合的单独的电路板上。在这些实施方案中，导体602和604代表基底上的信号迹线以及耦合基底上的信号线的缆线。
导体602和604可能具有变化范围很大的长度。例如，在集成电路610和620被彼此非常接近地安装的实施方案中，导体602和604可能是一英寸的一小部分。又例如，在集成电路610和620被彼此远离地安装的实施方案中，导体602和604的长度可能要以英尺、码或甚至是英里来度量。因此，取决于集成电路610和620的应用，导体602和604上传播的信号可能经历不同的衰减量。
时钟接收器622可以包括一个或更多个如上所述的可控增益放大器。通过采用具有可被设置的增益范围的可控增益放大器，时钟接收器622能够以较宽的输入幅度有效地工作。例如，在时钟接收器622中包括放大器200(图2)的实施方案中，通过将节点114上的增益范围选择信号设置为高，可以接收非常小幅度的信号，将增益范围选择信号设置为高允许放大器利用高增益负载器件工作。还是在这些实施方案中，通过将点114上的增益范围选择信号设置为低，可以接收更大幅度的信号，将增益范围选择信号设置为低允许放大器不带高增益器件工作。
在一些实施方案中，导体602包括多个信号迹线。例如，在一些实施方案中，导体602包括两个信号迹线，并且时钟接收器622包括具有两个输入节点的差分接收器。又例如，导体604可以包括多个信号迹线，并且数据接收器624可以具有多个输入节点。
集成电路610和620可以是任何类型的集成电路。例如，集成电路610和620中的任一个或两者都可以是处理器，例如微处理器，数字信号处理器，微控制器等。集成电路610和620还可以是除了处理器以外的集成电路，例如专用集成电路(ASIC)，通讯器件，调制解调器，测试设备，网络路由器，存储器控制器，或存储器(例如动态随机访问存储器(DRAM))。
在一些实施方案中，集成电路610是为系统600产生一个或更多个时钟的时钟产生设备。在这些实施方案中，系统600中可能出现很多集成电路620，集成电路620中的一些或全部从集成电路610接收时钟信号。
在一些实施方案中，由导体602和604代表的通讯链路是“源同步(sourcesynchronous)”链路，其中每一个包括数据源的集成电路也均包括时钟源。例如，集成电路610可以是微处理器，并且集成电路620可以是存储器器件，其中链路是源同步链路。链路(导体604)上的数据伴随有时钟(导体602)。在这些实施方案中，单个时钟信号可以伴随很多数据信号。例如，对于每一个时钟驱动器612，集成电路610可以包括很多个数据驱动器614。
集成电路620可以采用时钟接收器622接收到的时钟信号来锁存数据接收器624接收到的数据。例如，时钟接收器622可以在节点626上给数据接收器624提供时钟信号，以便将数据锁存在集成电路620中。在一些实施方案中，集成电路620包括很多个数据接收器，并且使用节点626上的时钟信号来将数据锁存在很多个数据接收器中。
图6中示出系统600具有单向的数据接口，但是这并非本发明的限制。在一些实施方案中，两个集成电路均包括带有可控增益放大器的时钟接收器622。在这些实施方案中的一些中，从每一个集成电路到另外一个存在源同步通讯链路。存在系统600的很多实施方案，它们具备变化的驱动器、接收器结构，驱动器和接收器的数量以及驱动器和接收器的方向。还存在很多实施方案，它们具备不同数量的集成电路，以及集成电路之间不同的接口结构。
由前面所述的附图代表的系统可以具有任何类型。所代表系统的实施例包括计算机(例如台式机、膝上型电脑、手持电脑、服务器、网络设备(web appliance)、路由器等)、无线通讯设备(例如蜂窝电话、无绳电话、寻呼机、个人数字助理等)、和计算机相关的外部设备(例如打印机、扫描仪、监视器等)、娱乐设备(例如电视、无线电、立体声系统、卡带和致密盘播放器、录像机、摄像机、数码相机、MP3(运动图像专家组，第三音频层)播放器、视频游戏、手表等)，等等。
图7示出了根据本发明的各个实施方案的流程图。在一些实施方案中，由可控增益放大器执行方法700或其一部分，在先前的图中示出了所述可控增益放大器的实施方案。在其他的实施方案中，由集成电路或者电子系统来执行方法700。方法700不受执行该方法的装置的特定类型限制。方法700中的各个操作可以按所显示的顺序执行，或者可以按不同的顺序执行。此外，在一些实施方案中，从方法700中省略了图7中列出的一些操作。
所示出的方法700以框710开始，在框710中，在差分放大器的输入节点上接收差分信号。在框720中，通过在电气上增加或移去器件来选择差分放大器的增益范围，并且在框730中，通过偏置负载器件来调节所述差分放大器的增益。
在一些实施方案中，方法700与操作例如放大器100(图1)或放大器200(图2)的可控增益放大器相对应。在这些实施方案中，在框720中描述的动作可以与操作控制电路122(图1)或驱动传输晶体管208、210、212和222的控制节点上的控制信号(图2)对应。现在参考图2，在方法700的框720中描述的动作指在电气上增加或移去高增益负载器件214和220。当在电气上将高增益负载器件214和220增加到电路中时，它们作为与低增益器件216和218并联的正反馈器件工作。当在电气上将高增益负载器件214和220从电路中移去时，低增益器件216和218作为负载器件工作，不与其他的负载器件并联。
尽管已经结合某些实施方案描述了本发明，可以理解，在不偏离本发明的精神和范围的情况下，可以进行修改和变化，正如本领域技术人员很容易理解的那样。这样的修改和变化被认为处于本发明和所附权利要求书的范围内。

Claims (28)

1.一种放大器电路，包括：
至少一个输入器件；以及
多个并联的负载器件，其中，所述多个负载器件的子集被构造成通过控制电路在电气上从所述放大器电路中被移去。
2.如权利要求1所述的放大器电路，其中，所述多个负载器件包括低增益器件和高增益器件。
3.如权利要求2所述的放大器电路，其中，所述低增益器件和所述高增益器件并联耦合，并且所述低增益器件被构造成从所述高增益器件抢夺电流。
4.如权利要求2所述的放大器电路，其中，所述高增益器件被构造为正反馈器件。
5.如权利要求2所述的放大器电路，其中，所述控制电路包括传输晶体管，所述传输晶体管被耦合在所述输入器件和所述高增益器件的控制节点之间。
6.如权利要求1所述的放大器电路，其中，在电气上要被移去的所述负载器件的子集被构造为高增益器件。
7.如权利要求1所述的放大器电路，其中，未包括在在电气上要被移去的所述子集中的负载器件被构造为低增益器件。
8.如权利要求1所述的放大器电路，其中，所述放大器电路被构造成适应第一种工作模式和第二种工作模式，在第一种模式中，所述负载器件的子集在电气上被移去，在第二种工作模式中，所述负载器件的子集在电气上未被移去。
9.如权利要求8所述的放大器电路，其中，所述放大器电路被构造成在第二种工作模式中比在第一种工作模式中具有更高的增益。
10.一种差分放大器，包括：
差分输入晶体管对；
耦合到所述差分输入晶体管对的输出节点；
耦合到所述输出节点的第一负载晶体管对；所述第一负载晶体管对具有被构造成接受控制电压的控制节点；以及
与所述第一负载晶体管对并联耦合的第二负载晶体管对，所述第二负载晶体管对具有被构造成耦合到输出节点或参考节点的控制节点。
11.如权利要求10所述的差分放大器，还包括传输晶体管，所述传输晶体管耦合在所述第二负载晶体管对的控制节点和所述输出节点之间。
12.如权利要求10所述的差分放大器，还包括传输晶体管，所述传输晶体管耦合在所述第二负载晶体管对的控制节点和参考节点之间。
13.一种集成电路，包括：
输入端口；
延迟锁定环电路；以及
放大器电路，所述放大器电路耦合在所述输入端口和所述延迟锁定环电路之间，所述放大器电路包括多个被构造成设置所述放大器的增益范围的可选负载器件。
14.如权利要求13所述的集成电路，其中，所述放大器电路包括耦合到所述输入端口的差分输入晶体管对。
15.如权利要求14所述的集成电路，其中，所述多个可选负载器件包括第一负载晶体管，所述第一负载晶体管从漏极到源极耦合在所述差分输入晶体管对和参考节点之间。
16.如权利要求15所述的集成电路，其中，所述第一负载晶体管被构造为正反馈器件。
17.如权利要求15所述的集成电路，还包括传输晶体管，用来有条件地关闭所述第一负载晶体管。
18.如权利要求15所述的集成电路，还包括第二负载晶体管，所述第二负载晶体管从漏极到源极与所述第一负载晶体管并联耦合。
19.如权利要求18所述的集成电路，其中所述第二负载晶体管共享公共控制节点，用来在所述被选择的增益范围内改变增益。
20.一种电子系统，包括：
微处理器，用来在一对时钟节点上产生差分时钟信号；以及
包括放大器电路的存储器器件，所述放大器电路具有耦合到所述一对时钟节点的输入级，以及多个并联的负载器件，其中，所述多个负载器件的子集被构造成通过控制电路在电气上从所述放大器电路中被移去。
21.如权利要求20所述的电子系统，其中，所述多个负载器件包括低增益器件和高增益器件。
22.如权利要求21所述的电子系统，其中，所述低增益器件和所述高增益器件并联耦合，并且所述低增益器件被构造成从所述高增益器件抢夺电流。
23.如权利要求21所述的电子系统，其中，所述高增益器件被构造为正反馈器件。
24.一种方法，包括：
在差分放大器的输入节点上接收差分信号；
通过在电气上增加或移去负载器件，选择所述差分放大器的增益范围；以及
通过偏置负载器件，设置所述差分放大器的增益。
25.如权利要求24所述的方法，其中，选择增益范围包括在电气上将正反馈负载器件与低增益器件并联耦合。
26.如权利要求25所述的方法，其中设置增益的操作包括将所述低增益器件偏置成从所述正负载器件抢夺电流。
27.如权利要求24所述的方法，其中，选择增益范围的操作包括在电气上将正反馈负载器件从与低增益器件并联的状态移开。
28.如权利要求27所述的方法，其中，设置增益的操作包括偏置所述低增益器件。
CN2004800184141A 2003-04-29 2004-03-24 具有可选择增益的差分放大器 Expired - Fee Related CN1813403B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/425,505 US6838939B2 (en) 2003-04-29 2003-04-29 Amplifier apparatus, method, and system
US10/425,505 2003-04-29
PCT/US2004/009031 WO2004098048A2 (en) 2003-04-29 2004-03-24 Differential amplifier with selectable gain

Publications (2)

Publication Number Publication Date
CN1813403A true CN1813403A (zh) 2006-08-02
CN1813403B CN1813403B (zh) 2011-06-08

Family

ID=33309700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800184141A Expired - Fee Related CN1813403B (zh) 2003-04-29 2004-03-24 具有可选择增益的差分放大器

Country Status (8)

Country Link
US (2) US6838939B2 (zh)
EP (1) EP1618651B1 (zh)
KR (1) KR100888071B1 (zh)
CN (1) CN1813403B (zh)
AT (1) ATE452465T1 (zh)
DE (1) DE602004024667D1 (zh)
TW (1) TWI248256B (zh)
WO (1) WO2004098048A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102361435A (zh) * 2011-10-28 2012-02-22 电子科技大学 一种可变增益宽带低噪声放大器
CN104579193A (zh) * 2013-10-14 2015-04-29 联咏科技股份有限公司 放大器电路及其操作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199661B1 (en) * 2004-01-08 2007-04-03 Marvell International Ltd. Variable gain amplification using Taylor expansion
US7183832B1 (en) * 2004-08-30 2007-02-27 Marvell International, Ltd Level shifter with boost and attenuation programming
WO2008111883A1 (en) * 2007-03-13 2008-09-18 Telefonaktiebolaget Lm Ericsson (Publ) Flexible dynamic range amplifier
US8319551B2 (en) * 2009-11-16 2012-11-27 Linear Technology Corporation Method and system for improving limiting amplifier phase noise for low slew-rate input signals
CN104065355A (zh) * 2013-03-19 2014-09-24 上海华虹宏力半导体制造有限公司 全差分低噪声放大器
US9755599B2 (en) * 2015-09-17 2017-09-05 Qualcomm Incorporated Amplifier with boosted peaking
JP6682470B2 (ja) 2017-03-23 2020-04-15 株式会社東芝 増幅器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4065725A (en) * 1976-08-16 1977-12-27 Motorola, Inc. Gain control circuit
US4331929A (en) * 1979-04-04 1982-05-25 Nippon Gakki Seizo Kabushiki Kaisha Gain-controlled amplifier
JP3347615B2 (ja) * 1996-11-28 2002-11-20 富士通株式会社 半導体集積回路および光送信モジュール
FR2770053B1 (fr) * 1997-10-22 2000-01-07 Sgs Thomson Microelectronics Circuit amplificateur a double gain
US6141169A (en) * 1997-10-23 2000-10-31 Cirrus Logic, Inc. System and method for control of low frequency input levels to an amplifier and compensation of input offsets of the amplifier
US6011437A (en) * 1998-05-04 2000-01-04 Marvell Technology Group, Ltd. High precision, high bandwidth variable gain amplifier and method
US6124761A (en) 1998-09-30 2000-09-26 Robinson; Trevor Variable gain amplifier with gain linear with control voltage
KR100356022B1 (ko) * 1999-11-23 2002-10-18 한국전자통신연구원 씨모스 가변이득 앰프 및 그 제어 방법
US6563382B1 (en) 2000-10-10 2003-05-13 International Business Machines Corporation Linear variable gain amplifiers
US6617921B2 (en) * 2000-11-20 2003-09-09 Texas Instruments Incorporated High output swing comparator stage
US6396351B1 (en) * 2001-02-05 2002-05-28 Em (Us) Design, Inc Preamplifier circuit for a photodetector
US6480064B1 (en) * 2001-05-25 2002-11-12 Infineon Technologies Ag Method and apparatus for an efficient low voltage switchable Gm cell
US6724235B2 (en) * 2001-07-23 2004-04-20 Sequoia Communications BiCMOS variable-gain transconductance amplifier
DE10143770B4 (de) 2001-09-06 2006-03-16 Infineon Technologies Ag Verstärkerschaltung
US6727755B2 (en) * 2001-12-10 2004-04-27 Texas Instruments Incorporated High speed linear variable gain amplifier architecture

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102361435A (zh) * 2011-10-28 2012-02-22 电子科技大学 一种可变增益宽带低噪声放大器
CN104579193A (zh) * 2013-10-14 2015-04-29 联咏科技股份有限公司 放大器电路及其操作方法
CN104579193B (zh) * 2013-10-14 2017-10-27 联咏科技股份有限公司 放大器电路及其操作方法

Also Published As

Publication number Publication date
TWI248256B (en) 2006-01-21
US6838939B2 (en) 2005-01-04
US20050062536A1 (en) 2005-03-24
WO2004098048A2 (en) 2004-11-11
EP1618651A2 (en) 2006-01-25
US20040217814A1 (en) 2004-11-04
KR20050120808A (ko) 2005-12-23
TW200427219A (en) 2004-12-01
DE602004024667D1 (de) 2010-01-28
KR100888071B1 (ko) 2009-03-11
US7019592B2 (en) 2006-03-28
ATE452465T1 (de) 2010-01-15
WO2004098048A3 (en) 2005-03-10
CN1813403B (zh) 2011-06-08
EP1618651B1 (en) 2009-12-16

Similar Documents

Publication Publication Date Title
US7154289B2 (en) Input buffer with automatic switching point adjustment circuitry, and synchronous dram device including same
US8718127B2 (en) Apparatus and method for digitally-controlled adaptive equalizer
US4683386A (en) Electronic attenuation value control circuit in which switching noise is suppressed
CN113330687A (zh) 时钟相位补偿装置和方法
JP2001512296A (ja) インピーダンス制御回路
CN1608393A (zh) 一种小型扬声器的高效率驱动器
CN1813403B (zh) 具有可选择增益的差分放大器
US9735813B2 (en) Method and apparatus for signal edge boosting
US6570931B1 (en) Switched voltage adaptive slew rate control and spectrum shaping transmitter for high speed digital transmission
CN1507159A (zh) δ-∑调制器的输出滤波器以及具备该输出滤波器的数字信号处理装置
KR20170056774A (ko) 반도체 장치 및 반도체 패키지
JP2012049868A (ja) スイッチ回路
CN1813452A (zh) 差动输出驱动器的交叉电压锁定
Steyaert et al. ECL-CMOS and CMOS-ECL interface in 1.2-mu m CMOS for 150-MHz digital ECL data transmission systems
JPH05315870A (ja) 情報処理装置
CN100557956C (zh) 大增益-带宽放大器
CN1855720A (zh) 输出阻抗可变电路
US7965765B2 (en) Adjustment method, circuit, receiver circuit and transmission equipment of waveform equalization coefficient
CN1839544A (zh) 用于接收机均衡的装置、系统和方法
CN1169308C (zh) 天线装置
US6803820B1 (en) Apparatus and method for reducing common-mode current in differential link
US7560961B1 (en) Voltage driver circuit
US7902882B2 (en) Apparatus including a follower output buffer having an output impedance that adapts to a transmission line impedance
US8766725B2 (en) Apparatus and methods for frequency compensation of an amplifier
CN1941617A (zh) 用于信号处理系统的电压控制放大器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110608

Termination date: 20210324