TWI248256B - Amplifier apparatus, method, and system - Google Patents

Amplifier apparatus, method, and system Download PDF

Info

Publication number
TWI248256B
TWI248256B TW093108169A TW93108169A TWI248256B TW I248256 B TWI248256 B TW I248256B TW 093108169 A TW093108169 A TW 093108169A TW 93108169 A TW93108169 A TW 93108169A TW I248256 B TWI248256 B TW I248256B
Authority
TW
Taiwan
Prior art keywords
gain
load
amplifier
devices
transistors
Prior art date
Application number
TW093108169A
Other languages
English (en)
Other versions
TW200427219A (en
Inventor
James Jaussi
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200427219A publication Critical patent/TW200427219A/zh
Application granted granted Critical
Publication of TWI248256B publication Critical patent/TWI248256B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183Long tailed pairs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45466Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45641Indexing scheme relating to differential amplifiers the LC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit

Description

1248256 玖、發明說明: I:發明戶斤屬之技術領域】 發明領域 本發明係大致有關於放大器電路,更明確地說係有關 5 於具有寬增益範圍之放大器電路。 I:先前技術3 發明背景 電氣信號在其運行通過系統中之導體時其振幅會變低 或「衰減」。例如在一電路板上之二積體電路用電路板上之 10 單一導體被耦合時,被一積體電路發射之一電氣信號可能 被另一積體電路接收成衰減後之信號。衰減量會因很多因 素而受到影響,包括該信號在導體中之運行距離。運行通 過長導體之信號比起運行通過短導體之信號易於被衰減較 多。 15 某些系統在電路間具有長導體,及某些系統在電路間 具有短導體。還有某些其他系統在電路間具有短與長導體 之混合。此導致信號以各種振幅到達積體電路。接收信號 之放大器電路典型上被設計成以一特定振幅或振輻範圍來 摻收信號。當信號以各種振幅到達被設計成以一特定接收 20 信號之放大器時會有產生錯誤之結果。 就上述的理由及為下面所記錄的理由而言,對熟習本 技藝者在讀取及了解本說明書之際將變得明白在本技藝中 對替選的放大器有需求。 【發明内容】 1248256 發明概要 一種放大器包括多重增益範圍。該增益範圍可藉由電 氣式地添增或去除負載裝置而被設定。 圖式簡單說明 5 第1圖為一放大器之圖; 第2圖顯示一放大器之電路示意圖; 第3圖顯示第1圖之放大器的第一作業模式; 第4圖顯示第1圖之放大器的第二作業模式; 第5圖顯示一積體電路; 10 第6圖顯示依照本發明各種實施例之一系統圖;以及 第7圖顯示依照本發明各種實施例之一流程圖。
C實施方式;J 較佳實施例之詳細說明 下面的詳細描述係參照附圖,其以說明的方式顯示本 15發明可被實作之特定實施例。這些實施例充分詳細地被描 述以促成熟習本技藝者能實作本發明。其將被了解本發明 之各種實施例雖然是不同的,但未必是相互排斥的。例如, 配合一實施例在此被描述之特定外貌、構造或特徵可不致 偏離本發明之精神與領域地在其他實施例内被施作。此 2〇外,其將被了解,在每一被揭示之實施例内各元件之位置 或配置可不致偏離本發明之精神與領域地被修改。所以下 列詳細的描述非以限制之意義被採用,且本發明之領城僅 被所附之申請專利範圍在適當地被解釋下與申請專利範園 被賦與之全部範圍的等值事項加以定義。在圖中,類似的 1248256 元件編號在整個數圖中係指相同或類似的功能。 第1圖顯示一放大器之圖。放大器100包括輸入裝置 110、高增益裝置120與低增益裝置130。高增益裝置120與 低增益裝置130為實體上以並聯被耦合之負載電路。輸入裝 5置110在輸入節點112接收一輸入信號,及放大器100在節點 118產生一輸出信號。節點112與118每一個被顯示成單一節 點,然而在一些實施例中,節點112與118包括一個以上的 信號導體。 在節點118之輸出信號係回應於高增益裝置12〇與低增 10益裝置13〇之並聯組合所呈現的負載特徵被創立。高增益裝 置120包括控制電路122。控制電路122在節點114接收一「增 益範圍選擇」控制信號,並藉由改變高增益裝置12〇對放大 器100之效應為放大器1〇〇選擇一增益範圍。放大器以二 種作業模式操作:一第一模式,其中高增益裝置12〇被控制 15電路122之動作由放大器1〇〇電氣式地被去除;以及一第二 模式,其中高增益裝置120電氣式地被包括於該電路内。 在第一模式中,節點114上增益範圍選擇信號被聲明使 得咼增盈裝置120電氣式地由放大器1〇〇被去除,且節點118 上之輸出信號被低增益裝置13〇之負載特徵凌越地影響。在 20此模式中,較低的增益範圍被選擇,且放大器100之整體增 益在第二模式中為較低的。低增益裝置130在節點116接收 一「增盈調整」控制信號。該增益調整控制信號作用來變 化低增益裝置130之特徵,而在節點114上之增益範圍選擇 信號所選擇的增益範圍内調整放大器1〇〇之整體增益。 1248256 在第二作業模式中,節點114上之增益範圍選擇信號被 聲明使得咼增显裝置120電氣式地被包括於放大器1〇〇 中,且節點118上之輸出信號被高增益裝置12〇與低增益裝 置130之並聯組合的負載特徵凌越地影響。在此作業模式 5中,被選擇之增益範圍越高,在第一模式中之放大器1〇〇的 整體增益越高。在節點116之增益調整信號可被用以在節點 114上之增盈範圍選擇信號所選擇的增益範圍内調整放大 器100之整體增益。 放大器100與此處所描述之其他放大器實施例為「可控 10制的增益放大器」的例子。該等放大器之增益藉由選擇一 增盈範圍而為可控制的’且放大器之增益可藉由調整所選 擇之增盈範圍内的增益而為進一步地可控制的。數個可選 擇的負載裝置以並聯被耦合,且該等並聯被連接之負載裝 置的部份集合可電氣式地被添增或去除以選擇一增益範 15 圍。 第2圖顯示一放大器之電路示意圖。放大器2〇〇包括電 晶體202,204,206,208,210,212,214,216,218,220,222 與224。放大器200亦包括反相器226。電晶體204與216形成 電晶體之差別輸入對’其在卽點112接收一差別輸入信號。 20 在放大器200所呈現之實施例中,節點112包括二實體信號 導體以接收一差別輸入信號。電晶體202為一個尾電流裝 置,其為電晶體之差別輸入對提供電流。電晶體202被節點 240上之一信號偏壓。一輸出信號在節點118被創立。在放 大器200所呈現之實施例中,節點112包括二實體信號導體 1248256 以產生一差別輸出信號。 電晶體216與218為對應於低增益裝置130(第1圖)之低 增益裝置。電晶體216與218在電晶體差別輸入對與基準節 點間以源極對排極地被耦合,且具有控制節點被耦合以如 5 節點116上之增益調整信號顯示地接收一控制電壓。電晶體 224被耦合以實施成一電容器以過濾節點116上之增益調整 控制信號。在放大器200所呈現之實施例中,電晶體216與 218未電氣式地由電路被去除。不管節點114之增益範圍選 擇信號的狀態為何,電晶體216與218之特徵均會影響放大 10 器200之增益。 電晶體214與220為對應於高增益裝置12〇(第1圖)之低 增盈裝置。電晶體214與220分別以並聯與電晶體216與218 依源極對排極地被耦合。當增益範圍選擇信號被設定為 高,電晶體214與220之控制節點透過通帶電晶體2〇8與210 15 被耦合至輸出節點118,且被稱為在電路中r電氣式地被包 括於内」。當增益範圍選擇信號被設定為低,電晶體214與 220之控制節點被耦合至基準節點250,且被稱為由該電路 「電氣式地被去除」。 通帶電晶體208,210,212與222及反相器226為對應於 20控制電路122(第1圖)之控制電路的一部分。此控制電路在節 點114接收增益範圍選擇信號,並在增益範圍選擇信號為低 時由放大器200去除該高增益裝置。 二作業模式在下面參照第3與4圖詳細地被描述。第3 圖顯示當增益範圍選擇信號為低的時顯示一電路,其為放 1248256 大器200之電氣等值物,及第4圖顯示當增益範圍選擇信號 為高的時顯示一電路,其為放大器200之電氣等值物。 第2圖顯示之電晶體被顯示為絕緣閘極電晶體,且特別 是為金屬氧化物半導體場效應電晶體(MOSFET)。電晶體 5 202,204與206被顯示為P型MOSFET,其餘的電晶體被顯 示為N型MOSFET。其他型式之切換或放大元件可就放大器 200之各種電晶體被運用而不致偏離本發明之領域。例如, 放大器200之電晶體可為接合場效應電晶體(JFET)、雙極接 合電晶體(BJT)、或能實施成如上述之輸入裝置、低增益裝 10 置與高增益裝置之任何裝置。 在所揭示之實施例内的各種電晶體具有控制節點以接 收偏壓電壓。例如,電晶體216與218被顯示成PMOSFET, 具有閘極接頭被組配成控制節點以接收被稱為「增益調整」 之偏壓電壓。當其他型式之電路元件就本發明之各種實施 15例被運用時,「控制節點」乙詞係指非MOSFET之閘極的接 頭型式。例如,「控制節點」可指BJT之基極或其他適當的 節點。類似地,「排極對源極」乙詞描述在MOSFET由排極 對源極之電流路徑。當其他型式之電路元件被使用時,「排 極對源極」乙詞係指用於其他電路元件之對應的連接。例 2〇如,當BJT被使用時「排極對源極」係指「集極對射極」。 此處所使用之術語不意為限制的,而是欲包容所有等值的 結構與方法。 反相器226在第2圖中被顯示以顯示控制該控制電路之 通帶電晶體的各種控制信號間的邏輯關係。在一些實施例 10 1248256 中,反相裔226被省略。在一些這種實施例中,分離的增益 範圍選擇信號被提供至通帶電晶體208,210,212與214。 電晶體224被組配以在節點ns提供電容。此電容提供 過濾以減少電晶體216與218之控制節點的電壓波動。在一 5些實施例中,不同型式的電容器被運用。在其他實施例中, 電晶體224被省略’且無分離的電容性電路元件被包括於節 點116内。 第3圖顯示第2圖之放大器的第一作業模式。在此第一 作業模式中,節點114之增益範圍選擇信號(第丨,2圖)為低 10的,且高增益裝置電氣式地由放大器被去除。因之,放大 器300顯示電晶體202,204,206,218與224。放大器300未 顯示南增益裝置或控制節點裝置。 在作業中,放大器300於節點112接收一差別輸入信號 並在節點118產生一輸出信號。節點118之輸出信號對應於 15 通過電晶體216與218所生成之電壓,此與電晶體216及218 之負載特徵相關。電晶體216與218之負載特徵(如進入排極 之阻抗)與將電晶體216及218偏壓之節點116的增益調整信 號相關。當增益調整信號之電壓被提高時,電晶體216與218 之排極對源極阻抗下降,且放大器300之增益下降。相反 2〇 地,當增益調整信號之電壓被下降時,電晶體216與218之 排極對源極阻抗提高,且放大器300之增益亦提高。 在第3圖顯示之模式中,具有低增益範圍之放大器被選 擇。此增益範圍可在被接收之信號不要求放大超過放大器 300所提供者之應用中被選擇。例如在一些實施例中,該放 11 1248256 大器可被使用作為在積體電路界限之一接收器,且此增益 範圍可在所接收之信號未被太衰減時被選擇。 第4圖顯示第2圖之放大器的第二作業模式。在此第二 作業模式中,節點114之增益範圍選擇信號(第丨,2圖)為高 5 的,且高增益裝置電氣式地由放大器被去除。因之,放大 器400顯示放大器300之電晶體(第3圖),且亦顯示電晶體214 與220。為了容易顯示起見,放大器4〇〇未顯示控制電路裝 置。 在作業中,放大器300於節點112接收一差別輸入信號 10 並在節點118產生一輸出信號。節點118之輸出信號對應於 通過低增益裝置(電晶體216與218)及高增益裝置(電晶體 214與220)之並聯組合所生成的電壓。在第4圖顯示之實施 例中,電晶體214與220被組配成正回饋裝置。電晶體214與 220之控制節點215與221在彼此之排極接頭被耦合,其創立 15 一正回饋路徑且提高增益。 當有更多電流可用於透過高增益裝置以排極對源極流 動時,放大器400之增益被提高。如在上面參照第3圖所描 述之第一作業模式,當增益調整信號之電壓提高時,電晶 體216與218之排極對源極阻抗下降,且較多的電流在電晶 20 體216與218中流動。由於較多的電流在電晶體216與218中 流動,可用於透過高增益裝置流動之電流較少,且放大器 400之增益下降。此被稱為由高增益裝置至低增益裝置之 「盜取電流」。相反地,當增益調整信號之電壓下降時,以 排極對源極通過電晶體216與218流動的電流較少,且有較 12 1248256 夕的電流可用於透過高增益裝置流動,及放大器4〇〇之增益 提而。 在第4圖顯示之模式中,具有高增益範圍之放大器被選 擇。此增益範圍可在被接收之信號超過放大器3〇〇(第3圖) 5所長1七、而义凰之應用中被選择。例如在一些實施例中,該 放大器可被使用作為在積體電路界限之一接收器,且此增 益範圍可在所接收之信號被太衰減時被選擇。 第5圖顯示一積體電路。積體電路5〇〇包括延遲鎖定迴 圈530與可控制的增益放大器51〇及52〇。積體電路可為 10能如顯示地包括-個以上之可控制的增益放大器的任何型 式之積體電路。例如,積體電路5〇〇可為如微處理器、數位 #號處理器與微控制器之類的處理器。積體電路5〇〇亦可為 非處理器之積體電路,如特殊用途之積體電路(ASIC)、通 A裝置、化憶體控制器、或如動態隨機存取記憶體(dram) 15之讀體。為顯示簡單起見,部分的㈣電路獅未被畫 出。積體電路500可比第5圖顯示地包括多更多的電路而^ 致偏離本發明之領域。 可控制的增益放大器51〇在節點512接收一增益範圍選 擇信號及在節點514接收-增益調整信號。可控制的增益放 20大器520在節點522接收-增益範圍選擇信號及在節點524 接收一增益調整信號。可控制的增益放大器51〇與52〇每一 個可獨立地具有-增益範圍被選擇,且每一個亦獨立地讓 各別的放大器之增益使用各別的增益調整信號在被選擇之 增益範圍内被調整。可控制的增益放大器51〇與52〇可為任 13 1248256 一在此處被揭示之放大器實施例,包括在第1與2圖被顯示 者0 延遲鎖定迴圈530包括延遲元件532,534,536與538 與相位偵測器(PD)540。延遲鎖定迴圈530可包括未在第5圖 5 被顯示之很多元件。在一些實施例中,延遲元件532,534, 536與538具有實質固定之增益量並展現依輸入振幅而定之 延遲。在其他實施例中,每一延遲元件接收一控制信號以 改變延遲量。例如,相位偵測器輸出信號之一過濾後的版 本可被用以改變延遲元件532,534,536與538之延遲。 10 藉由運用可控制的增益放大器以驅動延遲鎖定迴圈 530中之第一延遲元件(延遲元件532),該信號振幅可在延遲 鎖定迴圈30之輸入被驅動至所欲的位準。例如,當積體電 路500以長的相互連接被包括於一系統内時,在節點502被 接收之輸入信號會被衰減。該衰減可藉由設定可控制的增 15益放大器510與52〇之一或二者為高範圍而被克服,然後其 整體可藉由在特徵514與524改變該增益調整信號而被調 整。 本發明之可控制的增益放大器、延遲鎖定迴圈與其組 合可用很多方法被施作。在一些實施例中,其在積體電路 20中被施作為一時鐘恢復或分配系統的一部分。在其他實施 例中’其高速序列收發器。在一些實施例中,本發明之各 種實施例之設計描述被包括於程式庫中,其促成設計者將 之包括於客製或半客製系統中。例如,任一所揭示之可控 制的放大器實施例可用如VHDL或VeH1〇g之可合成的硬體 14 1248256 設計語言被施作及被配銷給設計者,以納入標準格設計與 閘陣列之類。類似地,本發明之任一實施例亦可以特定的 製造處理為目標而被呈現為硬體巨集 。例如,放大器電路 200(第2圖)可被呈現為被指定給一積體電路各層之多邊形。 5 第6圖顯示依照本發明各種實施例一系統圖。電子系統 600包括積體電路610與620。積體電路61〇包括時鐘驅動器 612與資料驅動器614,及積體電路620包括時鐘接收器622 與資料接收器624。積體電路610與620用導體602與604被耦 合。時鐘驅動器612驅動導體602及資料驅動器614驅動導體 10 604。時鐘接收器622在導體602接收一時鐘信號,及資料接 收器624在導體604接收一資料信號。 積體電路610與620可用促進導體602與604之通訊的任 何方式被耦合。例如,積體電路610與620可被安裝在如多 晶片模組或電路板之一共同基體上。該等積體電路亦可被 15 安裝於相互被連接之分離基體上,且導體602與604可用作 為將該等分離基體相互連接。例如,每一積體電路61〇與620 可被安裝於以纜線被耦合之分離電路板。在這些實施例 中,導體602與604代表在基體上之信號執跡及耦合基體上 之信號軌跡的纜線。 20 導體602與604的長度可廣泛地變化。例如,在積體電 路610與620彼此非常靠近被安裝的實施例中,導體6〇2與 604可為一英吋的分數。亦例如,在積體電路61〇與62〇彼此 非常遠離被安裝的實施例中,導體602與604用可用呎、碼、 甚或哩加以測量。因之,在導體602與604運行之信號可依 15 1248256 積體電路610與620之用途而遭到不同的衰減量。 時鐘接收器622包括如上面描述之一個以上的可控制 之增益放大器。藉由運用增益範圍可被設定之可控制的增 益放大器,時鐘接收器622可以廣大的輸入振幅範圍有效地 5操作。例如,在時鐘接收器622中包括放大器200(第2圖)之 實施例中,非常小的振幅信號可藉由在節點114設定增益範 圍選擇信號為高而被接收,其允許該放大器與高增益負載 裝置操作。同樣在這些實施例中,較大的振幅信號可藉由 在節點114設定增益範圍選擇信號為低而被接收,其允許該 10放大器不須有高增益負載裝置操作。 在些只加例中,導體602包括多重信號軌跡。例如, 在一些實施例中,導體6〇2包括二個信號執跡,及時鐘接收 器622包括具有二輸入節點之一不同的接收器。亦例如,導 體604可包括多種信號軌跡,及資料電路器咖可具有多重 15 輸入節點。 積體電路610與620可為任何型式之積體電路。例如, 積體電路610與㈣之-或二者可為如微處理器、數位信號 處理器與微控制器之類的處理器。積體電路㈣與咖亦可 為如特定用途積體電路(ASIC)、通訊裝置、數據機、測試 20裝置、網路路由器、記憶體控制器之非處理器之積體電路、 或如動態隨機存取記憶體(DRAM)之記憶體。 在一些實施例中,積體電路61〇為—時鐘產生裝置其 為系統6 G 0產生-個以上的時鐘。在這些實施例中,很多積 體電路620可在系統_中出現,其某些或全部接收來自積 16 1248256 體電路610之時鐘信號。 在一些實_中,以導與_代表之通訊連結為 一「來源同步」連結’其中每—包括資料來源之積體電路 亦包括一時鐘來源。例如,積體電路610可為一微處理器, 5及積體電路620為-記憶裝置,此處該連結為一來源同步連 結。在連結(導體604)上之資料伴隨有一時鐘(導體6〇2)。在 這些實施财,單-時鐘錢可伴隨很多㈣信號。例如, 積體電路610可就每-時鐘驅動器612包括很多資料驅動器 614 〇 10 傾電路㈣可運用時鐘接收器622所接收的時鐘信號 來閂住貧料接收器624所接收的資料。例如,時鐘接收器622 可在節點626提供一時鐘信號以將資料閂入積體電路 内。在一些實施例中,積體電路620包括很多資料接收器, 且節點626之時鐘信號被用以將資料閂入很多資料接收器 15 内。 第6圖顯示之系統600具有單方向之資料介面,但此非 本發明之限制。在一些實施例中,二種積體電路包括具有 可控制的增益放大器之時鐘接收器622。在一些這種實施例 中,來源同步通訊連結由每一積體電路至其他者間存在。 20 很多系統600之實施例以變化的組配驅動器、接收器、驅動 器與接收器之量及驅動器與接收的方向性而存在。报多實 施例亦以不同的積體電路數目與積體電路間不同的組配介 面而存在。 前面各種圖所代表的系統可為任何型式。被呈現的系 17 1248256 統例子包括電腦(如桌上型、膝上型、手提式' 飼服器、網 路設備與路由器等)、無線無訊裝置(如行動電話、無線電 話、呼叫器與個人數位助理等)、電腦相關周邊設備(如印表 機、掃指器與監視器等)、娛樂裝置(如電視、收音機、立體 5音響、錄音帶與00播放器、錄影機、攝錄機、數位相機、 MP3(M〇ti〇n PictUre Experts Group Audio Layer 3)播放器、 電動玩具與手機等)之類。 第7圖為依照本發明各種實施例之流程圖。在一些實施 例中,方法700或其部分用可控制的增益放大器被實施,其 10實施例在前面的圖被實施。在其他實施例中,方法7〇〇用積 體電路或電子系統被實施。方法700不限於實施本方法之特 定型式的裝置。方法7〇〇中之各種動作可依被呈現之順序被 實施,或以不同的順序被實施。進而言之,在一些實施例 中第7圖中列出之一些動作由方法700被省略。 15 方法700被顯示以方塊71〇開始,其中一差別信號在差 別放大器之輸入節點中被接收。在方塊720,該差別放大器 之一增益範圍藉由電氣式地添增或去除裝置被選擇,及在 方塊730,差別放大器之增益藉由將偏壓負載裝置偏壓而被 調整。 10 在一些實施例中,方法700對應於操作一可控制的增益 放大器,如放大器100(第1圖)或放大器2〇〇(第2圖)。在這些 實施例中,方塊72〇所描述之動作可對應操作控制電路 122(第1圖),或在通帶電晶體208,210與222之控制節點驅 動控制信號。現在參照第2圖,方法7〇〇之方塊72〇中所描述 18 1248256 的動入可指電氣式地添增或去除高增益裝置214與220。當 高增益裝置214與220電氣式地被增添至電路時,其與低增 益裝置216與218並聯地作業成正回饋裝置。當高增益裝置 214與220電氣式地由電路被去除時’其與低增益裝置216與 5 218以不須與其他負載裝置並聯地作業成正負載裝置。 雖然本發明已配合某些實施例被描述,其將被了解修 改與變形可如熟習本技藝者易於了解地被訴諸而不致偏離 本發明之精神與領域。這類修改與變形被視為在本發明與 所附的申請專利範圍之領域内。 10 【圖式簡單說明】 第1圖為一放大器之圖; 第2圖顯示一放大器之電路示意圖; 第3圖顯示第1圖之放大器的第一作業模式; 第4圖顯示第1圖之放大器的第二作業模式; 15 第5圖顯示一積體電路; 第6圖顯示依照本發明各種實施例之一系統圖;以及 第7圖顯示依照本發明各種實施例之一流程圖。 【圖式之主要元件代表符號表】 120···高增益裝置 122…控制電路 130···低增益裝置 200···放大器 100…放大器 110…輸入裝置 112…輸入節點 114…節點 116···節點 202…電晶體 118···節點 204…電晶體 19 1248256 206···電晶體 208···電晶體 210···電晶體 212···電晶體 214···電晶體 215···控制節點 216···電晶體 218···電晶體 220···電晶體 221···控制節點 222···電晶體 224···電晶體 226…反相器 240…節點 250···基準節點 300…放大器 400…放大器 500···積體電路 502…節點 510…增益放大器 512…節點 514…節點 520…增益放大器 522…節點 524…節點 530···延遲鎖定迴圈 532…延遲元件 534…延遲元件 536···延遲元件 538···延遲元件 540···相位偵測器 600···電子系統 602…導體 604…導體 610···積體電路 612···時鐘驅動器 614···資料驅動器 620···積體電路 622…時鐘接收器 624···資料接收器 626…節點 700···方法 710…方塊 720…方塊 730…方塊 20

Claims (1)

1248256 ---η 件年7月/r日修(更)正本 拾、申請專利範圍: 第93108169號申請案申請專利範圍修正本 94.07.12· 1. 一種放大器電路,包含: 至少一輸入裝置;以及 5 數個並聯負載裝置,其中數個負載裝置之一部份集 合被組配以用一控制電路由該放大器電路電氣式地被 去除。
2. 如申請專利範圍第1項所述之放大器電路,其中該等數 個負載裝置包括低增益裝置與高增益裝置。 10 3.如申請專利範圍第2項所述之放大器電路,其中該等低 增益裝置與該等高增益裝置以並聯被耦合且該等低增 益裝置被組配以由該等高增益裝置盜取電流。 4.如申請專利範圍第2項所述之放大器電路,其中該等高 增益裝置被組配為正回饋裝置。 15 5.如申請專利範圍第2項所述之放大器電路,其中該控制
電路包含耦合於該等輸入裝置與該等高增益裝置之控 制節點間之一通帶電晶體。 6. 如申請專利範圍第1項所述之放大器電路,其中將電氣 式地被去除之負載裝置的部份集合被組配為高增益裝 20 置。 7. 如申請專利範圍第1項所述之放大器電路,其中未被包 括於將電氣式地被去除之負載裝置的部份集合被組配 為低增益裝置。 8. 如申請專利範圍第1項所述之放大器電路,其中該放大 21 1248256 器電路被組配以容納一第一作業模式而以負載裝置之 部分集合電氣式地被去除。 9. 如申請專利範圍第8項所述之放大器電路,其中該放大 器電路被組配以在該第二作業模式具有比在該第一作 5 業模式較高的增益。 10. —種差動放大器,包含: 一對差動輸入電晶體; 耦合至該對差動輸入電晶體之輸出節點; 耦合至該等輸出節點之第一對負載電晶體,該第一 10 對負載電晶體具有控制節點被組配以接受一控制電 壓;以及 與該第一對負載電晶體並聯耦合之第二對負載電 晶體,該第二對負載電晶體具有控制節點被組配以被耦 合一輸出節點或一基準節點之一。 15 11.如申請專利範圍第10項所述之差動放大器,進一步包含 耦合於該第二對負載電晶體之控制節點與該等輸出節 點間之通帶電晶體。 12. 如申請專利範圍第11項所述之差動放大器,進一步包含 耦合於該第二對負載電晶體之控制節點與一基準節點 20 間的通帶電晶體。 13. —種積體電路,包含: 一輸入埠; 一延遲鎖定迴圈;以及 一放大器電路,其被耦合於該輸入埠與該延遲鎖定 22 1248256 迴圈間,該放大器電路包括多個可選擇的負載裝置被組 配以設定一放大器之增益範圍。 14.如申請專利範圍第13項所述之積體電路,其中其中該放 大器電路包含耦合至該輸入埠之一對差動輸入電晶體。 5 15.如申請專利範圍第14項所述之積體電路,其中該等多個 可選擇的負載裝置在該對差動輸入電晶體與一基準節 點間以排極對源極被耦合。
16.如申請專利範圍第15項所述之積體電路,其中該等第一 負載電晶體被組配為正回饋裝置。 10 17.如申請專利範圍第15項所述之積體電路,進一步包含用 以有條件地關閉該等第一負載電晶體之通帶電晶體。 18.如申請專利範圍第15項所述之積體電路,進一步包含以 排極對源極並聯地與該等第一負載電晶體耦合之第二 負載電晶體。 15 19.如申請專利範圍第18項所述之積體電路,其中該等第二
負載電晶體共用一共同控制節點以在所選擇的增益範 圍内改變一增益。 20. —種電子系統,包含: 用以在一對時鐘節點上產生一差動時鐘信號之一 20 微處理器;以及 一記憶體裝置,其包括具有一輸入級被耦合至該對 時鐘節點之一放大器電路與數個成並聯之負載裝置,其 中該等數個負載裝置之一部份集合被組配以用一負載 裝置電路由該放大器電路電氣式地地被去除。 23 1248256 21. 如申請專利範圍第20項所述之電子系統,其中該等數個 負載裝置包括低增益裝置與高增益裝置。 22. 如申請專利範圍第21項所述之電子系統,其中該等低增 益裝置與高增益裝置以並聯被耦合且該等低增益裝置 5 被組配以由該等高增益裝置盜取電流。 23. 如申請專利範圍第21項所述之電子系統,其中該等高增 益裝置被組配為正回饋裝置。 24. —種用以放大信號之方法,包含: 在一差動放大器之輸入節點接收一差動信號; 10 藉由電氣式地添增或去除負載裝置而選擇該差動 放大器之一增益範圍;以及 藉由將負載裝置偏壓而設定該差動放大器之一增 益。 25. 如申請專利範圍第24項所述之方法,其中選擇一增益範 15 圍包含電氣式地以並聯耦合正回饋負載裝置與低增益 裝置。 26. 如申請專利範圍第25所述之方法,其中設定一增益包含 將該等低增益裝置偏壓以由該等正負載裝置盜取電流。 27. 如申請專利範圍第24項所述之方法,其中選擇一增益範 20 圍包含電氣式地由與低增益裝置成並聯中去除正回饋 負載裝置。 28. 如申請專利範圍第27項所述之方法,其中設定一增益包 含將該等低增益裝置偏壓。 24
TW093108169A 2003-04-29 2004-03-25 Amplifier apparatus, method, and system TWI248256B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/425,505 US6838939B2 (en) 2003-04-29 2003-04-29 Amplifier apparatus, method, and system

Publications (2)

Publication Number Publication Date
TW200427219A TW200427219A (en) 2004-12-01
TWI248256B true TWI248256B (en) 2006-01-21

Family

ID=33309700

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093108169A TWI248256B (en) 2003-04-29 2004-03-25 Amplifier apparatus, method, and system

Country Status (8)

Country Link
US (2) US6838939B2 (zh)
EP (1) EP1618651B1 (zh)
KR (1) KR100888071B1 (zh)
CN (1) CN1813403B (zh)
AT (1) ATE452465T1 (zh)
DE (1) DE602004024667D1 (zh)
TW (1) TWI248256B (zh)
WO (1) WO2004098048A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199661B1 (en) * 2004-01-08 2007-04-03 Marvell International Ltd. Variable gain amplification using Taylor expansion
US7183832B1 (en) * 2004-08-30 2007-02-27 Marvell International, Ltd Level shifter with boost and attenuation programming
EP2122827B1 (en) * 2007-03-13 2013-05-29 Telefonaktiebolaget LM Ericsson (publ) Flexible dynamic range amplifier
US8319551B2 (en) * 2009-11-16 2012-11-27 Linear Technology Corporation Method and system for improving limiting amplifier phase noise for low slew-rate input signals
CN102361435B (zh) * 2011-10-28 2013-02-06 电子科技大学 一种可变增益宽带低噪声放大器
CN104065355A (zh) * 2013-03-19 2014-09-24 上海华虹宏力半导体制造有限公司 全差分低噪声放大器
CN104579193B (zh) * 2013-10-14 2017-10-27 联咏科技股份有限公司 放大器电路及其操作方法
US9755599B2 (en) * 2015-09-17 2017-09-05 Qualcomm Incorporated Amplifier with boosted peaking
JP6682470B2 (ja) * 2017-03-23 2020-04-15 株式会社東芝 増幅器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4065725A (en) * 1976-08-16 1977-12-27 Motorola, Inc. Gain control circuit
US4331929A (en) * 1979-04-04 1982-05-25 Nippon Gakki Seizo Kabushiki Kaisha Gain-controlled amplifier
JP3347615B2 (ja) * 1996-11-28 2002-11-20 富士通株式会社 半導体集積回路および光送信モジュール
FR2770053B1 (fr) 1997-10-22 2000-01-07 Sgs Thomson Microelectronics Circuit amplificateur a double gain
US6141169A (en) 1997-10-23 2000-10-31 Cirrus Logic, Inc. System and method for control of low frequency input levels to an amplifier and compensation of input offsets of the amplifier
US6011437A (en) * 1998-05-04 2000-01-04 Marvell Technology Group, Ltd. High precision, high bandwidth variable gain amplifier and method
US6124761A (en) 1998-09-30 2000-09-26 Robinson; Trevor Variable gain amplifier with gain linear with control voltage
KR100356022B1 (ko) * 1999-11-23 2002-10-18 한국전자통신연구원 씨모스 가변이득 앰프 및 그 제어 방법
US6563382B1 (en) 2000-10-10 2003-05-13 International Business Machines Corporation Linear variable gain amplifiers
US6617921B2 (en) * 2000-11-20 2003-09-09 Texas Instruments Incorporated High output swing comparator stage
US6396351B1 (en) 2001-02-05 2002-05-28 Em (Us) Design, Inc Preamplifier circuit for a photodetector
US6480064B1 (en) * 2001-05-25 2002-11-12 Infineon Technologies Ag Method and apparatus for an efficient low voltage switchable Gm cell
US6724235B2 (en) * 2001-07-23 2004-04-20 Sequoia Communications BiCMOS variable-gain transconductance amplifier
DE10143770B4 (de) 2001-09-06 2006-03-16 Infineon Technologies Ag Verstärkerschaltung
US6727755B2 (en) * 2001-12-10 2004-04-27 Texas Instruments Incorporated High speed linear variable gain amplifier architecture

Also Published As

Publication number Publication date
US7019592B2 (en) 2006-03-28
US20050062536A1 (en) 2005-03-24
CN1813403B (zh) 2011-06-08
CN1813403A (zh) 2006-08-02
ATE452465T1 (de) 2010-01-15
KR20050120808A (ko) 2005-12-23
DE602004024667D1 (de) 2010-01-28
WO2004098048A3 (en) 2005-03-10
KR100888071B1 (ko) 2009-03-11
US20040217814A1 (en) 2004-11-04
TW200427219A (en) 2004-12-01
US6838939B2 (en) 2005-01-04
WO2004098048A2 (en) 2004-11-11
EP1618651B1 (en) 2009-12-16
EP1618651A2 (en) 2006-01-25

Similar Documents

Publication Publication Date Title
US7315186B2 (en) Voltage mode driver with current mode equalization
US10686582B1 (en) Clock phase compensation apparatus and method
TWI248256B (en) Amplifier apparatus, method, and system
US20080012640A1 (en) Unilateralized amplifier
US8022767B2 (en) High-speed, multi-stage class AB amplifiers
US7961050B1 (en) Integrated circuits including an equalizer and operating methods thereof
WO2014101088A1 (en) Compensation scheme for mhl common mode clock swing
US20150149678A1 (en) Apparatus of high speed interface system and high speed interface system
WO2008097820A1 (en) Dual transconductance amplifiers and differential amplifiers implemented using such dual transconductance amplifiers
US10992277B1 (en) Variable gain amplifier with embedded equalization for uniform tuning
JP2009260972A (ja) 可変利得rf増幅器
JP2020167503A (ja) 分布型回路
US20140320202A1 (en) Apparatus and method for extending bandwidth and supressing phase errors in multi-phase signals
TWI725402B (zh) 具有背閘極偏壓電晶體之dc迴路的寬頻低雜訊放大器
US6933781B2 (en) Large gain-bandwidth amplifier, method, and system
TW201042933A (en) System and method for transmitting and receiving signals
Dash et al. A variable-bandwidth, power-scalable optical receiver front-end in 65 nm
TW200522509A (en) Biased darlington transistor pair, method, and system
US8680938B2 (en) Apparatus and method for equalization
US5939942A (en) High frequency input buffer
US11063567B2 (en) Input circuit with wide range input voltage compatibility
US20130271219A1 (en) Apparatus and methods for frequency compensation of an amplifier
CN110166042A (zh) 缓冲电路、时钟分频电路和半导体器件
US9294095B2 (en) Apparatuses and methods for input buffer having combined output
US7199657B2 (en) Amplification gain stages having replica stages for DC bias control

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees