CN1790223A - 实现印刷电路板上不同时钟电路兼容的方法 - Google Patents
实现印刷电路板上不同时钟电路兼容的方法 Download PDFInfo
- Publication number
- CN1790223A CN1790223A CN 200410077685 CN200410077685A CN1790223A CN 1790223 A CN1790223 A CN 1790223A CN 200410077685 CN200410077685 CN 200410077685 CN 200410077685 A CN200410077685 A CN 200410077685A CN 1790223 A CN1790223 A CN 1790223A
- Authority
- CN
- China
- Prior art keywords
- clock
- clock signal
- circuit board
- different
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electric Clocks (AREA)
Abstract
一种实现印刷电路板上不同时钟电路兼容的方法，对包含至少两路不同时钟电路的印刷电路板，若各时钟电路分别将时钟信号进行不同的处理后发送到与其连接的不同的需要时钟信号的器件，则在同一块印刷电路板上设置各时钟信号均能通过不同的时钟电路到达各需要时钟的器件的线路；根据时钟电路连接的需要，对上述线路中需要使用的线路进行选择连接，不需要使用的线路断开，使同一印刷电路板上能通过选择线路连接来实现不同的时钟信号电路。本发明可采用电阻选焊或采用跳线、开关或者直接使用导线连接，在同一电路板上实现不同时钟电路兼容的同时，可降低成本、减少占用PCB面积和时钟信号的额外延时。
Description
技术领域
本发明涉及电路设计技术领域，尤其涉及一种实现印刷电路板上不同时钟电路兼容的方法。
背景技术
如图1和图2所示分别为两块单板的时钟电路，两块单板除时钟电路不同外，单板的其他功能模块都相同。如图1所示为单板A的时钟电路图，其中，锁相环的作用是把输入时钟经过调相、去抖动或改变信号频率之后，再输出时钟信号。单板A需要把时钟信号CLK_IN1经过锁相环之后，输出时钟信号CLK_OUT送给器件U1，并且把时钟信号CLK_IN2送给器件U2。如图2所示为单板B的时钟电路图，单板B需要把时钟信号CLK_IN2经过锁相环之后，输出时钟信号CLK_OUT送给器件U2，并且把时钟信号CLK_IN1送给器件U1。器件U1、U2可为交换网芯片等需要时钟信号的器件。
由于这两种单板只有时钟模块不相同，其它所有的模块都相同，所以，只要针对时钟方案做兼容，就可以把两种单板做在同一种PCB上面。两种单板只采用同一种PCB，使得维护更方便，并节省人力成本。
目前业界一般采用以下方式来实现兼容，如图3所示，该方案通过CPU控制可编程逻辑分别对时钟信号CLK_IN1和CLK_IN2进行选择，可编程逻辑就是一块逻辑芯片，通过CPU接口控制，实现选择功能。当该单板作为单板A工作的时候，可编程逻辑选择时钟信号CLK_IN1送出到CLK_PLL，经锁相环，选择时钟信号CLK_POUT送到逻辑芯片处理后输出时钟信号CLK_OUT1给器件U1，同时选择时钟信号CLK_IN2经逻辑芯片处理后送出时钟信号CLK_OUT2给器件U2；当单板要作为单板B工作的时候，可编程逻辑选择时钟信号CLK_IN2送出到CLK_PLL，经锁相环，选择时钟信号CLK_POUT送到逻辑芯片处理后输出时钟信号CLK_OUT2给器件U2，同时选择时钟信号CLK_IN1经逻辑芯片处理后送出时钟信号CLK_OUT1给器件U1。
由于时钟信号经过逻辑芯片会增加信号的延时，普通的逻辑芯片Pin到Pin延时一般在7ns左右，而该方案采用可编程逻辑控制，增加了时钟信号的额外时延，同时还需要CPU干预时钟的选择，成本高，而且占用了很大的PCB面积(逻辑芯片面积大，一般在4cm2以上)。
发明内容
本发明所要解决的技术问题是：克服现有的不同时钟电路在采用同一PCB兼容时，存在成本高、占用PCB面积大、增加时钟信号额外延时的缺点，提供一种实现印刷电路板上不同时钟电路兼容的方法，从而降低成本、减少占用PCB面积，并减少时钟信号的额外延时。
本发明为解决上述技术问题所采用的技术方案为：
这种实现印刷电路板上不同时钟电路兼容的方法，包括以下步骤：
A、对包含至少两路不同时钟电路的印刷电路板，若各时钟电路分别将时钟信号进行不同的处理后发送到与其连接的不同的需要时钟信号的器件，则在同一块印刷电路板上设置各时钟信号均能通过不同的时钟电路到达各需要时钟的器件的线路；
B、根据时钟电路连接的需要，对上述线路中需要使用的线路进行选择连接，不需要使用的线路则断开，使同一印刷电路板上通过选择线路连接来实现不同的时钟信号电路，使需要时钟信号的器件接收与其连接的各时钟电路传送过来的时钟信号。
所述的各时钟线路上可以通过选择是否焊接电阻来进行选择连接。还可以在所述线路上靠近各时钟输出源端设置电阻进行匹配，保证时钟信号的质量。若时钟信号线的走线距离较远，则可以在走线上靠近各时钟信号器件处分别设置电阻，使布线上的分叉较短，以保证时钟信号的质量。
所述的线路上还可以采用设置跳线、开关或者直接使用导线来进行选择连接。
本发明的有益效果为：本发明提供一种实现印刷电路板上不同时钟电路兼容的方法，采用选焊技术实现两种时钟方案在同一PCB上的兼容，只需增加几个电阻就可以解决现有技术成本高、占用PCB的面积大、增加了时钟信号的额外延时的缺点，从而降低成本、减少占用PCB面积，并减少时钟信号的额外延时。
本发明还通过优化设计同时将线路上靠近各时钟输出源端设置电阻进行匹配，以消除时钟线的信号反射。若时钟信号线的走线距离较远，则可以在走线上靠近各时钟信号器件处分别设置电阻，使布线上的分叉较短，以防止出现过冲或者回勾，保证时钟信号的质量。在选焊时不限于采用电阻，也可以采用跳线、开关或者直接使用导线连接；而且，电阻的电阻值也可以灵活使用，此外，本发明也不限制仅对2路时钟信号进行兼容，可以对3路、4路或者更多路时钟信号进行兼容。灵活、方便地在一块印刷电路板上实现了不同时钟电路的兼容。
附图说明
图1为单板A的时钟方案示意图；
图2为单板B的时钟方案示意图；
图3为现有技术实现时钟兼容的方案示意图；
图4为本发明实现时钟兼容的方案示意图。
具体实施方式
下面根据附图和实施例对本发明作进一步详细说明：
为克服现有技术成本高、占用PCB面积大、增加时钟信号的额外延时的缺点，本发明提供一种实现印刷电路板上不同时钟电路兼容的方法。本发明的原理是对包含至少两路不同时钟电路的印刷电路板，若各时钟电路分别将时钟信号进行不同的处理后发送到与其连接的不同的需要时钟信号的器件，则在同一块印刷电路板上设置各时钟信号均能通过不同的时钟电路到达各需要时钟的器件的线路；根据时钟电路连接的需要，对上述线路中需要使用的线路进行选择连接，不需要使用的线路则断开，使同一印刷电路板上通过选择线路连接来实现不同的时钟信号电路，使需要时钟信号的器件接收与其连接的各时钟电路传送过来的时钟信号。
各时钟线路上可以通过选择是否焊接电阻来进行选择连接。还可以在线路上靠近各时钟输出源端设置电阻进行匹配，保证时钟信号的质量。若时钟信号线的走线距离较远，则可以在走线上靠近各时钟信号器件处分别设置电阻，使布线上的分叉较短，以保证时钟信号的质量。线路上还可以采用设置跳线、开关或者直接使用导线来进行选择连接。
如图4所示，为满足在同一电路板上能兼容单板A和单板B的电路，将，将各时钟源到锁相环之间设置线路，锁相环到各器件U1、U2之间也设置线路，同时源端到U1和U2也设置线路。各线路上通过选焊兼容电阻R7、R8、R9、R10进行线路选择。
同时，为保证信号的质量，在靠近时钟源处还可以分别设置匹配电阻R1、R2、R3、R4，在锁相环到U1的线路上可设置匹配电阻R5，在锁相环到U2的线路上可设置匹配电阻R6。
电阻的布置原则是源端匹配电阻尽量靠近源端，如电阻R1、R2、R3、R4、R5、R6为匹配电阻，尽可能靠近时钟源或锁相环输出端，作用是实现时钟线的匹配，消除时钟线的信号反射。电阻R7、R8、R9、R10为兼容电阻，作用是进行线路选择。为了保证时钟的信号质量，在PCB布局上要求把电阻R1/R2、R3/R4、R5/R6、R7/R8、R9/R10两两互相靠近，使得时钟布线上的STUB最短。因为如果电阻不靠近，STUB(指PCB走线上短的分叉)会影响信号质量，导致出现过冲或者回勾。
本发明的实现方案是：当该单板作为单板A工作的时候，把电阻R2、R5、R8、R4、R10焊上，而电阻R1、R7、R3、R6、R9不焊，这样就实现了把时钟信号CLK_IN1经过电阻R2-锁相环-R5-R8-U1，时钟信号CLK_IN2经过电阻R4-R10-U2；当单板作为单板B工作的时候，把电阻R1、R7、R3、R6、R9焊上，而电阻R2、R5、R8、R4、R10不焊，这样就实现了把时钟信号CLK_IN1经过电阻R1-R7-U1，时钟信号CLK_IN2经过电阻R3-锁相环-R6-R9-U2。
本发明中，匹配电阻R1、R2、R3、R4、R5、R6可选用33欧姆电阻，兼容电阻R7、R8、R9、R10可选用0欧姆电阻，这些电阻都可以采用表面贴0603封装的电阻。
本发明不需要逻辑芯片，采用电阻选焊技术实现两种时钟方案在同一PCB上的兼容，只需增加几个电阻就可以解决问题，成本低，减少了PCB的面积，并减少了时钟信号的额外延时。
当然，图4中的电阻R1～R10并不限于采用电阻，也可以采用跳线、开关或者直接使用导线连接；而且，电阻的电阻值也可以灵活使用，并不限于33欧姆和0欧姆，电阻的数量也可以有变化，比如：如果U1和锁相环在PCB上靠得很近，就可以去掉电阻R5或R8。图4中的锁相环也不只限于锁相环，可以是其他电路形式或者电路模块，如分频器、倍频器、驱动器等。此外，本发明也不限制仅对2路时钟信号进行兼容，可以对3路、4路或者更多路时钟信号进行兼容。本领域技术人员不脱离本发明的实质和精神，可以有多种变形方案实现本发明，以上所述仅为本发明较佳可行的实施例而已，并非因此局限本发明的权利范围，凡运用本发明说明书及附图内容所作的等效结构变化，均包含于本发明的权利范围之内。
Claims (5)
1、一种实现印刷电路板上不同时钟电路兼容的方法，其特征在于，包括以下步骤：
A、对包含至少两路不同时钟电路的印刷电路板，若各时钟电路分别将时钟信号进行不同的处理后发送到与其连接的不同的需要时钟信号的器件，则在同一块印刷电路板上设置各时钟信号均能通过不同的时钟电路到达各需要时钟的器件的线路；
B、根据时钟电路连接的需要，对上述线路中需要使用的线路进行选择连接，不需要使用的线路则断开，使同一印刷电路板上通过选择线路连接来实现不同的时钟信号电路，使需要时钟信号的器件接收与其连接的各时钟电路传送过来的时钟信号。
2、根据权利要求1所述的实现印刷电路板上不同时钟电路兼容的方法，其特征在于：所述的各时钟线路上通过选择是否焊接电阻来进行选择连接。
3、根据权利要求1或2所述的实现印刷电路板上不同时钟电路兼容的方法，其特征在于：还在所述线路上靠近各时钟输出源端设置电阻进行匹配，保证时钟信号的质量。
4、根据权利要求3所述的实现印刷电路板上不同时钟电路兼容的方法，其特征在于：若时钟信号线的走线距离较远，则在走线上靠近各时钟信号器件处分别设置电阻，使布线上的分叉较短，以保证时钟信号的质量。
5、根据权利要求1所述的实现印刷电路板上不同时钟电路兼容的方法，其特征在于：所述的线路上采用设置跳线、开关或者直接使用导线来进行选择连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100776856A CN100371850C (zh) | 2004-12-17 | 2004-12-17 | 实现印刷电路板上不同时钟电路兼容的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100776856A CN100371850C (zh) | 2004-12-17 | 2004-12-17 | 实现印刷电路板上不同时钟电路兼容的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1790223A true CN1790223A (zh) | 2006-06-21 |
| CN100371850C CN100371850C (zh) | 2008-02-27 |
Family
ID=36788129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100776856A Expired - Fee Related CN100371850C (zh) | 2004-12-17 | 2004-12-17 | 实现印刷电路板上不同时钟电路兼容的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100371850C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103093990A (zh) * | 2011-10-31 | 2013-05-08 | 成都高新区尼玛电子产品外观设计工作室 | 系统物理按键复用设计电路 |
| CN103384445A (zh) * | 2013-07-29 | 2013-11-06 | 福建星网锐捷网络有限公司 | 一种信号选择电路和印制电路板 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08181400A (ja) * | 1994-12-20 | 1996-07-12 | Casio Comput Co Ltd | プリント基板 |
| US5986486A (en) * | 1997-11-10 | 1999-11-16 | Adc Telecommunications, Inc. | Circuits and methods for a phase lock loop for synchronous reference clocks |
| CN1202450C (zh) * | 1999-10-28 | 2005-05-18 | 威盛电子股份有限公司 | 可程序化频率与偏移的锁相环时钟产生电路 |
| CN1260660C (zh) * | 2002-02-07 | 2006-06-21 | 扬智科技股份有限公司 | 外接装置传输介面控制方法及相关装置 |
| CN1204517C (zh) * | 2003-01-15 | 2005-06-01 | 西安交通大学 | 智能电器可重构硬件设计平台 |
-
2004
- 2004-12-17 CN CNB2004100776856A patent/CN100371850C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103093990A (zh) * | 2011-10-31 | 2013-05-08 | 成都高新区尼玛电子产品外观设计工作室 | 系统物理按键复用设计电路 |
| CN103093990B (zh) * | 2011-10-31 | 2015-06-03 | 成都信息工程学院 | 系统物理按键复用设计电路 |
| CN103384445A (zh) * | 2013-07-29 | 2013-11-06 | 福建星网锐捷网络有限公司 | 一种信号选择电路和印制电路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100371850C (zh) | 2008-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0226765B1 (en) | Variable length backplane bus | |
| KR970009693B1 (ko) | 고속 신호 전송에 적합한 신호 전송 장치, 회로 블럭 및 집적 회로 | |
| JP2006343746A5 (zh) | ||
| US4906987A (en) | Printed circuit board system and method | |
| JPH11177189A (ja) | プリント基板上配線の終端構造 | |
| JP2000504175A (ja) | モジュラ交換機 | |
| JPH10270634A (ja) | メモリモジュール | |
| CN1790223A (zh) | 实现印刷电路板上不同时钟电路兼容的方法 | |
| US20080042688A1 (en) | Line driver device | |
| EP2244544B1 (en) | Hardware module and backplane board for an IED | |
| JPH05102648A (ja) | プリント基板 | |
| CN101419580B (zh) | 多负载拓扑硬件架构 | |
| US7843281B2 (en) | Circuit topology for multiple loads | |
| JPH1027049A (ja) | 相互接続バス | |
| JP2001111408A (ja) | 高速信号伝送配線実装構造 | |
| EP0649145A2 (en) | Wiring topology for transfer of electrical signals | |
| US20060132577A1 (en) | Circuit topology for high-speed printed circuit board | |
| CN201854499U (zh) | 印刷电路板 | |
| CN201248193Y (zh) | 一种印刷电路板和电子设备 | |
| JP7440447B2 (ja) | 接続回路および通信インターフェース | |
| CN1545213A (zh) | 一种差分互连电路 | |
| EP0475630A2 (en) | Software reconfigurable transmission line apparatus | |
| JPH02288514A (ja) | 回線切替方式 | |
| US20070170971A1 (en) | Signal transmitting circuit | |
| JP3011198B1 (ja) | プリント回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080227 Termination date: 20121217 |