CN1779474A - 有源矩阵tft阵列的测定方法 - Google Patents

有源矩阵tft阵列的测定方法 Download PDF

Info

Publication number
CN1779474A
CN1779474A CNA2005101236760A CN200510123676A CN1779474A CN 1779474 A CN1779474 A CN 1779474A CN A2005101236760 A CNA2005101236760 A CN A2005101236760A CN 200510123676 A CN200510123676 A CN 200510123676A CN 1779474 A CN1779474 A CN 1779474A
Authority
CN
China
Prior art keywords
pixel
mentioned
image element
element circuit
electric capacity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005101236760A
Other languages
English (en)
Inventor
宫本隆
田岛佳代子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of CN1779474A publication Critical patent/CN1779474A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种TFT阵列保持电容的保持特性测试中的高精度测试方法。本发明系关于一种测定方法，其特征在于：其是包含具备保持电容的复数个像素电路的有源矩阵TFT阵列的保持特性测定方法，且上述复数个像素电路中至少具备第1与第2像素电路，并且包含如下步骤，向第1像素电路的保持电容充电，其次向第2像素电路的保持电容充电，进而进行消除由浮动电容产生的影响的操作，并对充电后经过特定保持时间的上述第1与第2像素电路的保持电容的电荷进行测定。

Description

有源矩阵TFT阵列的测定方法
技术领域
本发明是关于有源矩阵显示面板的TFT(薄膜晶体管)阵列保持特性的测定方法。
背景技术
通过液晶或电致发光(以下表示为EL。众所周知有例如有机EL等EL元件)的有源矩阵显示面板的测试中，对各像素电路在面板上形成为矩阵状的TFT阵列进行称为阵列测试的针对各像素的电路测试。该阵列测试中使用的TFT阵列，在本说明书中可以是形成液晶或EL等之前的状态，并且也包含形成该等后的状态。一般而言，优选在高价像素形成前除去不合格产品，故而降低制造成本。
该等显示面板的TFT阵列的各像素电路大致包含：对像素进行选择的像素选择晶体管，储存供给至像素的电压的保持电容，以及根据供给电压而驱动像素的像素驱动部。
阵列测试之测试之一中，有检测该保持电容保持特性的测试。此是将特定的电荷写入保持电容中，并经过特定的保持时间(一般而言，多为帧时间为16.7ms)后，读取剩余电荷的测试。在专利文献1的图13、14，段落49至55中，关于有源矩阵液晶，表示有在关于液晶TFT阵列的保持特性测试中，缩短测定时间的算法。
另一方面，至于近年来的有源矩阵液晶，如非专利文献1中所揭示，有在TFT阵列的水平或垂直移位寄存器上设置对应于双方向的移动方向的移位寄存器的有源矩阵液晶。
【专利文献1】日本专利特开平7-5408号公报，图13、图14，段落49至55
【非专利文献】SONY，LCX028BMT(4.6cm(1.8-英寸)黑与白LCD面板)数据表
[发明所欲解决的问题]
基于专利文献1图13中所揭示的测试方法，对于具备对像素选择用移位寄存器进行控制的控制线的有源矩阵显示面板的TFT阵列，若考察本发明者设想的保持电容的测试方法，则成为如下。
并且，此处与专利文献1相同，将向保持电容进行写入的时间Tw与进行读取的时间Tr作为相等的τ而进行考察。
图10中，如本发明者设想的一般测试装置1300的方块图所示，TFT阵列1302中具备对数据线进行选择的H移位寄存器(水平方向移位寄存器)1340、及对栅极线进行选择的V移位寄存器(垂直方向移位寄存器)1342，由此，对像素(以1356、1358、1360为代表表示)进行选择并加以测试。在两个移位寄存器上设有时钟端子(CLK_H 1328、CLK_V 1348)及脉冲输入端子(Start_H 1330、Start_V 1346)，由此进行移位操作。在V移位寄存器上连接有启动端子(ENB_V)。在H移位寄存器中，电荷计Q 1310及可变电压源1322串列连接到电源端子1324上。
然而，为使业者可容易地理解，在专利文献1图13的测定方法中，因必须使进行写入与进行读取的像素的保持时间Th对于任何像素都相等，所以必须使Tw与Tr相等。
其次，使用图11的时序图对本发明者设想的图10所示的测试装置的测定方法加以说明。并且，此测试方法是将所有像素分割为复数个像素组，并将针对各像素组进行测试作为顺序。此处，着眼于第j像素组加以说明。对于第1像素Pj，1的保持电容，从时刻t10到写入时间W(即，专利文献1的图13的Tw)为止进行写入即充电后，从经过保持时间H(即，专利文献1的图13的Th)后的时刻t13到读取时间R为止进行电荷之读取即进行测定。此处，A1是为确保各像素的保持时间H，而根据写入时间W与读取时间R的差所得出的进行写入时的等待时间。
图11所示的方法中，各像素组的像素数量N根据保持时间H与读取时间R的关系，最大为N＝H/R个。并且，像素组的数量总共是M个。
并且，以下，在本说明书中用Pi，j表示第j像素组的第i像素。所谓像素组，是表示集中为1组的所测定的像素。
并且，所谓图11中的A3，是以保持时间H与读取时间R的关系成为分数的等待时间。
若将其应用到图10中，则是将数据线Dm设定到写入电压Vw中，并按照像素1356、1358、1360…的顺序，自上而下对N个像素进行写入，其次，将数据线Dm设定到读取电压Vr中，并按照像素1356、1358、1360…的顺序，自上而下对经过保持时间H的像素进行读取，并且对保持测定进行检查的过程。
此处，因TFT阵列中内部具有的电路，所以有可能存在各种浮动电容之问题。尤其对于存在于数据线与其他各种信号线之间的浮动电容，当结束第N个的写入时，该等浮动电容中储存的电荷，可能在下一个读取动作中对像素进行最初测定时，产生对测定值造成误差的影响。
因此，本发明所预解决的课题即提供一种测试方法，其在TFT阵列保持电容的保持特性测试中，降低进行写入时浮动电容中储存的电荷对读取时的测定值产生的影响。
并且，本发明所预解决的另一课系提供一种测试方法，其通过在进行读取测定前进行将写入时储存于浮动电容的电荷的影响消除的操作，而降低对读取时的测定值的影响。本发明亦提供一种测试方法，其在并未大幅改变先前的TFT阵列保持电容的保持特性测试的前提下，可在读取时进行高精度测定。
并且，本发明所预解决的另一课系提供一种测试方法，其在并未大幅改变先前TFT阵列保持电容的保持特性测试的前提下，可在读取时进行高精度测定。
本发明的上述目的通过将权利要求范围中独立项所揭示的特征进行组合而达成。并且，附属项规定本发明的更有利的具体例。
发明内容
本发明的包含具备保持电容的复数个像素电路的有源矩阵TFT阵列的保持特性测定方法的第1形态是：此复数个像素电路各自具备：保持电容，开关用晶体管，其用以将数据线连接到保持电容，及栅极线，其对开关用晶体管的开关动作进行控制，且该等复数个像素电路中至少具备第1与第2像素电路，并且此测试方法包含如下步骤：向第1像素电路的保持电容充电，其次向第2像素电路的保持电容充电，进而进行消除影响的操作，并对充电后经过特定保持时间的上述第1与第2像素电路保持电容的电荷进行测定。
本发明的测定方法中，进而复数个像素电路含有第3像素电路，消除影响的操作包含如下形态：对第3像素电路的数据线及栅极线进行选择的步骤；进而对第3像素电路保持电容的电荷进行测定的步骤；对连接到复数个像素电路上的栅极线所连接的移位寄存器进行操作，并将逻辑接通付与启动端子，并不对任何栅极线进行选择。
本发明的测定方法进而包含具有如下特征的形态：第1及第2像素连接到第1数据线；在第1数据线上进而连接第3像素；第2及第3像素相互邻接于第1像素。
本发明的包含具备保持电容的复数个像素电路的有源矩阵TFT阵列的保持特性测定方法的进而其他形态是：各复数个像素电路具备：保持电容，开关用晶体管，其用以将数据线连接至保持电容，及栅极线，其对开关用晶体管的开关动作进行控制，且复数个像素电路具备至少含有第1与第2像素电路的第1像素组，及不包含于第1像素组的第3像素电路，进而此测定方法包含如下步骤：依次向第1像素组所含有的各像素电路的保持电容进行充电，对第3像素电路进行消除影响的操作，并依次对上述第1像素组所含有的各像素电路保持电容的电荷进行测定，进而，含有第1像素组所含有的所有像素电路及第3像素电路与第1数据线相连的形态。
[发明效果]
通过使用本发明，在有源矩阵显示面板TFT阵列中，可在短时间内简单地消除进行写入时储存于浮动电容的电荷对进行读取时测定值的影响。
附图说明
图1是本发明测试电路的方块图。
图2(A)至(C)是说明本发明中作为测试对象的像素电路的方块图。
图3是说明本发明的测试的时序图。
图4是用以说明图3所示测试顺序的模式图。
图5是说明本发明实施例之一的流程图。
图6是详细说明图5流程图的一部分的流程图。
图7是详细说明图5流程图的一部分的流程图。
图8是说明本发明实施例之一中，像素组选择方法等的模式图。
图9是说明本发明其他实施例的流程图。
图10是先前技术的测试方法中的测试装置的方块图。
图11是说明基于先前技术的测试方法的时序图。
[符号说明](15项)
100            TFT阵列测定装置
102            TFT阵列
110            电荷计
122            可变电压源
124            数据端子
126、150       移位方向端子
128、148       时钟信号端子
130、146       脉冲输入端子
140           H移位寄存器
142           V移位寄存器
149           启动端子
152           栅极线
154           数据线
156、158、160 像素电路
162、164      连接线
具体实施方式
以下使用图1至图8对用以实施本发明的最佳形态加以说明。
图1是表示本发明的TFT阵列测定装置100的方块图。
并且，在以下说明中，将TFT阵列的各像素电路仅称为“像素”。
TFT阵列102具有复数个像素(代表性地对其一部分付与参照序号156、158、160)，并通过V移位寄存器142对栅极线152进行选择，或通过H移位寄存器140对数据线进行选择，从而将由数据线规定的电压写入特定像素内。在H移位寄存器140及V移位寄存器142中分别具备作为时钟信号端子的CLK_H(128)、CLK_V(148)，脉冲输入端子Start_H(130)、Start_V(146)，移位方向端子Dir_H(126)、Dir_V(150)，及启动端子ENB_V(149)。
H移位寄存器140使付与脉冲输入端子Start_H(130)的逻辑高信号，以相当于付与时钟端子CLK_H(128)的时钟信号的数量，向由Dir_H端子126所指定的方向移动，并且使付与数据端子124的信号在数据线154内输入到所期望的数据线上。此处，未经选择的数据线一般处于开放状态或使其他电位短路的状态。
并且，在H移位寄存器中，也可具备启动端子，并且在此情形下，仅当启动端子处于逻辑高时，将付与数据端子124的信号输出到所期望的数据线上。
其次，V移位寄存器142使付与脉冲输入端子Start_V(146)的逻辑高信号，以相当于付与时钟端子CLK_V(148)的时钟信号的数量，向由Dir_V端子150所指定的方向移动，并且仅当将逻辑高信号付与启动端子ENB_V(149)时，在栅极线152内，使接通电压Von输入到所期望的栅极线上。
另一方面，断开电压Voff输入到与未经选择的移位寄存器相连的栅极线上。
并且，在V移位寄存器中，也可不具备启动端子ENB_V(149)，在此情形下，仅通过对移位寄存器进行选择而使接通电压Von输出到所期望的栅极线上。
在H移位寄存器140的电源端子124中，串列连接有用以将电压施加到经选择的数据线上的可变电压源122，及对通过数据线而移动的电荷量进行测定的电荷计110。
TFT阵列102的各像素，例如如像素158中所示，分别通过特定的栅极线(在像素158的情形下是Gn)与线162而连接，同样地通过特定的数据线(在像素158的情形下是Dm)与线164而连接。
并且，只要未加以特别限定，在本说明书中，所谓向像素或保持电容进行“写入”是指向此像素的保持电容进行“充电”，并且所谓从像素或保持电容进行“读取”是指从此像素的保持电容进行“放电，并测定此电荷量”。
本发明的测试中所使用的TFT阵列102是液晶或EL用显示面板，并且可使用液晶或EL形成前的显示面板。另外，本发明也可使用液晶或EL形成后的显示面板。
各像素的结构无论是液晶显示元件还是EL显示元件如图2(A)所示，具有：像素选择晶体管Q1(182)，其分别将栅极与源极连接到栅极线Gn(152)与数据线Dm(154)上；保持电容C1(184)，其与此漏极端子连接，并于与共用电源V1(188)之间保存晶体管Q1的输出电压；以及像素驱动电路186，其同样与此漏极连接。
在液晶显示面板的情形下，如图2(B)所示，在像素驱动电路中，仅存在用以形成液晶的ITO电极用端子190。
在EL用显示面板的情形下，如图2(C)所示，在像素驱动电路186中，具备电流驱动用晶体管Q2(192)，ITO电极用端子194，及EL驱动用电源V2(196)。在ITO电极用端子194上形成EL，在其前端连接一些信号线。并且，希望注意的是在ITO电极用端子194上是否形成EL对保持电容的特性测定不产生影响。
其次，使用图3对本发明的测定算法加以说明。并且，在本说明书中，将第j像素组的第i像素表示为Pj，i，将此像素的栅极线表示为Gj，i，并将此像素的数据线表示为Dj，i。并且，将像素组的像素数量S设为S＝N-1个，并通过N＝H/R来确定N。并且，将所有像素组的数量设为T。
首先，着眼于本发明第j像素组的第1像素Pj，1的保持电容，并在时刻t0时开始写入。其次，在经过写入时间W后的时刻t1时等待作为写入时间与读取时间差的等待时间A1。其次，在时刻t2时对第j像素组的第2像素Pj，2开始写入，其后，等待等待时间A1。如此，对S-1个即N-2个像素进行写入，并等待等待时间A1。其次，对第S个即N-1个像素进行写入，并从时刻t3开始等待等待时间A2。等待时间A2根据与虚设读取所耗费的时间Rx的关系而定为像素Pj，1的保持电容可保持保持时间H。
其次，在一系列写入顺序的最后，作为用以消除储存在浮动电容中电荷的一部分影响或全部影响的消除影响的操作，从时刻t4开始进行虚设读取Rx。此虚设的读取是针对第j像素组以外的像素进行，并且优选的是第j像素组的第1像素与数据线相同，且相邻(此例中是位于像素Pj，1上方的像素)的像素则较为理想。此消除影响的操作，即，虚设的读取中，实际上可以对像素的读取进行操作，进而通过电荷计对从像素保持电容放出的电荷进行测试，也可以仅单独地将读取电压Vr付与连接到像素的数据线上，并将接通电压设定到与此像素相连的栅极线上，而不通过电荷计进行测定。在后者的情形下，例如通过关闭电荷计所具备的复位电路等众所周知的方法，可使数据线中流出的电荷的移动绕过电荷计，从而避免对电荷计产生影响。
其次，从已经过虚设的读取时间Rx的时刻t5开始对第j像素组的第1像素Pj，1进行读取，其后，依次到第S像素为止进行读取，并成为时刻t7。
若如此，则因即使对S个像素进行写入进而电荷储存到浮动电容中，也可以在对S个像素进行读取前，立即进行作为消除此影响操作的虚设读取的操作，所以可降低储存在浮动电容中的电荷对测定值产生的影响。此处，进行虚设读取的像素连接到与S个读取像素的最初一个相同的数据线上，并且此像素位于最近位置则较为理想。希望注意的是如果使用如此般进行虚设读取的像素，则在虚设读取后，即使对V移位寄存器进行操作，因操作以最短距离进行移动即可，所以即使通过此操作电荷重新储存到浮动电容中，也仅以极少部分即可。
并且，在对个像素间的栅极线进行选择时，为了使用V移位寄存器，实际上在对S个像素进行写入或读取期间，指定Dir_V 150持续向指定方向移动。其后，结束向S个某像素进行写入后，通过Dir_V 150指定向进行虚设读取的像素位置的最佳移动方向，并且为进行向目标像素移动中所必须的以时间为单位的移动动作，而对试验装置进行控制(图1中未图示)。因此，必须设计出考虑到此移动动作时间宽限的测定时序。但是，因寄存器的动作时间与写入时间、读取时间相比非常短暂，所以可容易地使测试程序与向虚设读取的像素进行的移动相对应。
其次使用图4对图3介绍的算法加以更为具体的说明。图4是模式性地表示第j像素组中从测试开始(节点S)到测试结束(节点E)为止的写入时间/读取时间/等待时间的关系的图，横轴的长度与时间的长度成比例。从节点S开始到节点1为止期间表示对从第j像素组的第1到第S为止的像素进行写入的期间，且在各写入期间Wj，1至Wj，s(401、404、408、412、416)后，设置有等待时间A1(402、406、410、414、415)或等待时间A2(418)，其后，插入虚设的读取时间Rx420，并到达节点1。
其次，从节点1到节点E为止期间是，预先向保持电容充电，其后对经过保持时间H的各像素进行读取的期间。即，预先进行写入，其后对经过保持时间H的从第j像素组的第1至第N-1像素进行读取Rj-1，1(422)、Rj，1，2(424)、Rj-1，3(424)、Rj-1，4(428)、Rj-1，s(432)，并到达节点E。对所有像素组重复以上从节点S到节点E的过程后结束测试。并且，亦考虑到最后像素组的像素数，根据与显示面板像素数的关系而未满S个的情形，并在该情形下可适当地修改上述算法从而与此情形相对应。
另外，即使不是最后像素组，但在像素组内的像素位于TFT阵列边缘部的情形下，为使用共通的数据线也可使像素数不满S个。在此情形下，为确保保持时间H，可进行适当修改，如将写入或读取循环来代替等待时间等。
其次，使用图5至图7的流程图对图3及图4所示的算法加以更详细的说明。图5中，若在步骤610上开始程序，则在步骤612上将表示像素组序号的变量j初始化为1。其次当在步骤613上，在与此第j像素组相连的数据线(以下，在每个像素组中仅使用一条数据线，并代表性的表示为Dj，0)已在H移位寄存器而加以选择的情形下，为节省进行重复选择的时间，而判定经选择的数据线是否与Dj，0相同，如果不同，则在步骤614中在H移位寄存器中选择数据线Dj，0，并进入步骤616。由此，电荷计110与可变电压源122介以H移位寄存器140连接到数据线Dj，0上。在步骤613的判定相同的情形下，跳过步骤614并进入步骤616。
在步骤616中将表示像素组内像素序号的变量i初始化为1。其次在步骤617中将可变电压源122的输出作为写入电压Vw，并使写入电压Vw输出到数据线Dj，0。其次在步骤618中对第i像素Pj，i的保持电容进行充电，即进行写入，并在步骤620中等待必须的等待时间A1或A2。其次，在步骤622中判定是否已对S个像素进行了充电，如果未充电，则在步骤624中增加变量i，并返回到步骤618。如果步骤622的判定是已充电，则在步骤625中，将可变电压源122的输出作为读取电压Vr，并使读取电压Vr输出到数据线Dj，0上。其次，在步骤626中，为进行虚设读取，对在V移位寄存器142中进行虚设读取所分配的像素的栅极线Gx进行选择，并进行虚设读取。
其次在步骤628中，将变量i初始化为1，并在步骤630中对第i像素Pj，i的保持电容进行测定，即进行读取，并在步骤632中判定对S个所有像素的读取是否已完成，如果未完成，则在步骤634中将增加变量i并返回步骤630，而如果已完成则在步骤638中判定对所有T像素组的读取是否已结束，如果未结束则在步骤640中增加变量j并返回步骤614，如果已结束则在步骤642中结束程序。并且，作为一例，写入电压Vw是5V，读取电压Vr是0V。
其次参照图6对图5的步骤618加以详细说明。若在步骤710中开始此子程序，则在步骤712中对V移位寄存器142中连接到目标像素Pj，i的栅极线Gj，i进行选择。其次在步骤715中，将启动端子ENB_V设定为逻辑高，并将栅极线Gj，i从Voff设定为Von。其次在步骤716中等待作为向保持电容进行充电时间的特定时间。其次在步骤718中，将启动端子ENB_V设定为逻辑低，并使栅极线Gj，i的输出从接通电压Von变为断开电压Voff。最后，在步骤720中结束此程序的动作。
此外，参照图7对图5的步骤630加以详细说明。如果在步骤810中开始此程序，则在步骤812中，对V移位寄存器142中连接到像素Pj，i的栅极线Gj，i进行选择。
其次，在步骤814中，将启动端子ENB_V设定为特定期间的逻辑高，并将栅极线Gj，i从特定期间的断开电压Voff设定为接通电压Von，其后还原为断开电压Voff。由此，像素Pj，i的像素选择晶体管Q1(图2的182)作为保持电容的放电时间并处于特定期间接通状态，并通过对数据线Dj，0的电位差进行平衡，且在保持电容C1(图2的184)及电荷计(图1的110)之间介以晶体管Q1(182)而使电荷移动。
其次通过步骤817，通过电荷计110对介以数据线Dj，0移动的电荷量进行测定，并且在步骤820中结束该程序的动作。
其次使用图8，对适用于本发明测定算法的进行读取·写入的像素，即，像素组(像素排列)的确定方法，及进行虚设读取的像素的选择方法加以说明。
并且，为进行说明，在图8中使用将显示面板左上角设为1的X、Y坐标表示各像素的位置。例如，图8中像素(1，3)写作“1c”，即作为附有标记的像素而表示。此外，至于像素上的标记，第1位的数字表示像素组的序号，第2位的字母表示此像素组内像素的顺序。例如，图8的像素(1，3)标记为“1c”，此表示第1像素组的第3像素。图8中第1像素组的各像素按照从1a像素(1，1)到1S像素(1，S)的顺序自上而下地分配。另外，显示面板的大小通过将数据线的数量设为U，栅极线的数量设为V的关系式U×V而加以说明。
图8是基于本发明像素选择动作分配方法的实施例之一。第1像素组以像素(1，1)为起点，自上而下对S个像素进行选择，下一个像素组进而以像素(1，S+1)为起点，自上而下对S个像素进行选择，并且到达显示面板下端后，再下一像素组(图中表示为第n像素组)在第1像素右边的行上，以标记为“na”的像素(2，1)为起点，并以自上而下对S个像素进行选择的顺序，将显示面板的所有像素分配为像素组。可以理解的是如果使用此方法，则即使在特定的像素组内反复进行写入或读取，也无须重新对数据线进行选择，并且因栅极线如果选择相邻者则较好，所以算法也较简单，且对象像素的移动所耗费的时间也较短。
其次，对将像素写入第1像素组最后的像素1S后，对虚设读取的像素进行选择时的动作加以说明。首先，进行虚设读取的像素，如上述说明般，是位于此像素组最初一个像素上的像素则较为理想，并且在此情形下，其成为位于像素1a上的、且标记为像素X的坐标(1，V)的像素。其次，希望注意的是当从像素X向像素1a移动时，即使对于如此情形的上下分离的位置，如果在V寄存器中将向下方向选为移动方向，将逻辑高付与开始端子，若输入1循环的时钟脉冲，则其与从显示面板下端向上端移动的循环相连，也可以1时钟脉冲为单位进行移动。
首先，在改变从像素1S到像素X的V移位寄存器的选择时，因此情形下，通过向上方移动的S像素少于向下方移动的时钟脉冲循环即可实现，所以将移位方向端子Dir_V(150)的设定由至此的向下改为向上，将逻辑高输入到脉冲输入端子Start_V(146)，并将相当于S时钟脉冲量的时钟信号付与时钟信号端子CLK_V(148)，对V移位寄存器142进行操作，由此选择像素X。
此处，从某像素向下一像素的移动方向，通常应根据相互的位置关系，从而确定最合适的方向及移动距离。
藉由在像素X上的虚设读取后，将移位方向端子Dir_V(150)的设定从至此的向上变为向下，并将逻辑高输出到脉冲输入端子Start_V(146)，并将以相当于1时钟脉冲量的时钟信号付与时钟信号端子CLK_V(148)，进而对V移位寄存器142进行操作，并选择像素1a并进行读取。
同样地，第2像素组的虚设读取用的像素是像素1S，并且第3像素组用的虚设读取用像素是像素2S，以此方式进行确定并加以操作。
在上述实施例中，已将虚设读取像素的位置作为位于各像素组最初一个像素上的像素加以说明，但希望理解的是在此情形下各像素组内像素的分配方法是自上而下进行分配，并且使从虚设读取像素向此像素组的移动距离尽可能地短。因此，在以下其他的变化中虚设读取的像素的位置根据该等规定而选择最合适的相邻的像素。
此外，考虑到像素组最初及最终像素的位置与虚设读取像素的位置的相互移动所耗费的时间，及浮动电容对最初读取的交替影响，由此可采用如下的代替方法，即，使虚设读取像素的位置变为位于像素部循环所包含的像素附近位置的其他像素。
作为此方法的其他变化，在上述分配方法中，在某像素组中结束对显示面板的1行进行分配后，可作为下一个像素组的最初的像素，对已分配的像素行左边的行上的像素进行选择。
作为此方法以外的其他变化，可使各像素组上的像素选择方向为自下而上，而并非自上而下，并且可将下一行的分配方向作为先前行的右边或左边的任意一个方向进行选择。
其次使用图9对具备其他虚设读取方法的其他实施例的流程图加以说明。保持时间H与读取时间R相比非常长，但在TFT阵列纵方向的像素数V较少的情形下，可设S＝N-1＝V。此情形下，可如图9所示流程图的步骤926般将虚设读取的过程进行简化。
即，如果在步骤910中开始程序，则在步骤912中将表示像素组序号的变脸j初始化为1。在步骤914中在H移位寄存器140中对数据线Dj，0进行选择。此实施例中，因每个像素组的数据线不同，所以省略图5的步骤613。
在步骤916中将表示像素组内像素序号的变量i初始化为1。其次在步骤917中将可变电压源100的输出作为写入电压Vw，并使写入电压Vw输出到数据线Dj，0上。其次在与图5相同的步骤618中对第i像素Pj，i的保持电容进行充电，即进行写入，并且在步骤920中等待必须的等待时间A1或A2。其次，在步骤922中判断是否已对S个像素，此情形下是对V个像素进行充电，如果未充电，则在步骤924中增加变量i并返回步骤918。如果步骤922的判定是已充电，则在步骤925中将可变电压源122的输出作为读取电压Vr，并将读取电压Vr输出到数据线Dj，0上。其次，在步骤926中，作为消除浮动电容中储存电荷的影响的操作，在V移位寄存器142中，付与移位方向端子Dir_V(150)的信号维持到此时为止的信号，并将逻辑断开Voff付与脉冲输入端子Start_V(146)，将逻辑接通Von付与启动端子ENB_V(149)，将1循环的时钟信号付与时钟端子CLK_V(1348)，并等待必须的等待时间，由此进行虚设读取。即，如果以图8加以说明，则当到达步骤925时像素(1，V)处于结束选择状态，其后，因在步骤926中移动相当于1时钟脉冲量而未将逻辑接通付与脉冲输入端子146，所以像素(1，1)的栅极线处于未进行选择状态，且任何栅极线亦处于未根据V移位寄存器142进行选择的状态，即成为选择虚构的栅极线的状态。如此通过对V移位寄存器142进行操作，可在不对电荷计110产生影响的状态下，进行消除影响的操作。在此情形下，因移动动作所耗费的时间极短，所以用于虚设读取的时间较短即可。
其次在步骤928中，将变量i初始化为1，其次在与图5相同的步骤630中对第i像素Pj，i的保持电容进行测定，即进行读取，并且在步骤932中判定所有S个像素的读取操作是否已结束，如果未结束则在步骤934中增加变量i并返回步骤930，而如果已结束则在步骤938中判定对所有T像素组的读取是否结束，如果未结束则在步骤940中增加变量j并返回步骤914，而如果已结束则在步骤942中结束程序。写入步骤618及读取步骤630因可使用图6及图7，所以省略其说明。
如上所述，已通过实施例对本发明地有源阵列矩阵的保持电容的保持特性加以说明，但希望注意的是该等是以示例目的对本发明进行揭示的内容，其并未限制本发明的内容。为使望业者容易理解，可作各种改变。例如，作为在像素组内向下一像素移动的移动量，也可考虑移动量大于1的方式，并且也可将最初像素组的开始像素设定到显示面板边缘部以外的区域。此外，至于测试所使用的元件，也可应用到图2(C)以外方式的电致发光显示面板保持电容的特性测定中。
并且，本发明通过考虑充分的像素选择时间宽限，使H移位寄存器及/或V移位寄存器，即使对于沿单一方向而非双方向移动的移位寄存器的显示面板，也可实施本发明。
此外，即使对于在TFT阵列上不具备H移位寄存器及/或V移位寄存器的TFT阵列，也可通过以图1中未图示的测试装置对TFT阵列的数据线及栅极线进行适当的控制，而使用本发明。
此外，也可将本发明保持电容特性的优劣反馈到TFT阵列制造过程的前阶段，可用于过程的品质改善。

Claims (11)

1.一种测定方法，其特征在于：其是包含具备保持电容的复数个像素电路的有源矩阵TFT阵列的保持特性测定方法，且上述各复数个像素电路具备：上述保持电容，开关用晶体管，其用以将数据线连接至该保持电容中，及栅极线，其对上述开关用晶体管的开关动作进行控制，且上述复数个像素电路中至少具备第1与第2像素电路，且上述测定方法包含如下步骤，
向第1像素电路的保持电容充电，其次向上述第2像素电路的保持电容充电，
进而进行消除影响的操作，
并对充电后经过特定保持时间的上述第1与第2像素电路保持电容的电荷进行测定。
2.根据权利要求1所述的测定方法，其中上述复数个像素电路包含第3像素电路，且上述消除影响的操作包含对上述第3像素电路的数据线与栅极线进行选择的步骤。
3.根据权利要求2所述的测定方法，其中上述消除影响的操作进而包含对上述第3像素电路的保持电容的电荷进行测定的步骤。
4.根据权利要求1所述的测定方法，其中上述消除影响的操作包含以下步骤，即对连接到上述复数个像素电路上的栅极线所连接的移位寄存器进行操作，使启动端子变成逻辑接通，并且不对任何栅极线进行选择。
5.根据权利要求1至权利要求4的任一要求所述的测定方法，其中上述第1及第2像素与第1数据线相连。
6.根据权利要求2至权利要求4的任一要求所述的测定方法，其中上述第1数据线上，进而连接有上述第3像素。
7.根据权利要求5所述的测定方法，其中上述第1数据线上，进而连接有上述第3像素。
8.根据权利要求6所述的测定方法，其中上述第2及第3像素，相互邻接于上述第1像素。
9.根据权利要求7所述的测定方法，其中上述第2及第3像素，相互邻接于上述第1像素。
10.一种测定方法，其特征在于：其是包含具备保持电容的复数个像素电路的有源矩阵TFT阵列的保持特性测定方法，且上述各复数个像素电路具备：上述保持电容，开关用晶体管，其用以将数据线连接至该保持电容中，及栅极线，其对上述开关用晶体管的开关动作进行控制，且上述复数个像素电路具备：至少包含第1与第2像素电路的第1像素组，及不包含于该第1像素组的第3像素电路，并且上述测定方法含有如下步骤，依次向上述第1像素组所含有的各像素电路的保持电容充电，对上述第3像素电路进行消除影响的操作，
并依次对上述第1像素组所含有的各像素电路的保持电容的电荷进行测定。
11.根据权利要求10所述的测定方法，其中上述第1像素组所含有的所有像素电路及上述第3像素电路，与第1数据线相连。
CNA2005101236760A 2004-11-22 2005-11-18 有源矩阵tft阵列的测定方法 Pending CN1779474A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004337344A JP2006145959A (ja) 2004-11-22 2004-11-22 アクティブマトリックスｔｆｔアレイの測定方法
JP2004337344 2004-11-22

Publications (1)

Publication Number Publication Date
CN1779474A true CN1779474A (zh) 2006-05-31

Family

ID=36625714

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005101236760A Pending CN1779474A (zh) 2004-11-22 2005-11-18 有源矩阵tft阵列的测定方法

Country Status (5)

Country Link
US (1) US7271612B2 (zh)
JP (1) JP2006145959A (zh)
KR (1) KR20060056875A (zh)
CN (1) CN1779474A (zh)
TW (1) TW200632336A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546774B (zh) * 2008-03-28 2012-05-09 中华映管股份有限公司 有源元件阵列基板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006112979A (ja) * 2004-10-15 2006-04-27 Agilent Technol Inc アクティブマトリックスｔｆｔアレイの測定方法
TWI593977B (zh) * 2014-01-03 2017-08-01 施耐普特拉克股份有限公司 用於薄膜電晶體測試之包括虛設顯示元件的顯示裝置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3203864B2 (ja) * 1992-03-30 2001-08-27 ソニー株式会社 アクティブマトリックス基板の製造方法、検査方法および装置と液晶表示装置の製造方法
JPH0772455A (ja) * 1993-09-01 1995-03-17 Sony Corp アクティブマトリクス液晶表示装置
JPH10104300A (ja) * 1996-06-05 1998-04-24 Advantest Corp Ｌｃｄ基板検査装置及び方法
TW329002B (en) * 1996-06-05 1998-04-01 Zenshin Test Co Apparatus and method for inspecting a LCD substrate
JP3976821B2 (ja) * 1996-09-20 2007-09-19 セイコーエプソン株式会社 液晶パネル用基板の検査方法
JP2001004970A (ja) * 1999-06-22 2001-01-12 Sakae Tanaka アクティブマトリックス基板の検査方法
JP3707404B2 (ja) * 2001-08-03 2005-10-19 ソニー株式会社 検査方法、半導体装置、及び表示装置
US6911966B2 (en) * 2001-08-24 2005-06-28 Koninklijke Philips Electronics N.V. Matrix display device
JP4112300B2 (ja) * 2002-07-26 2008-07-02 株式会社半導体エネルギー研究所 電気的検査方法及び半導体表示装置の作製方法
JP2005266342A (ja) * 2004-03-18 2005-09-29 Agilent Technol Inc Ｔｆｔアレイ試験方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546774B (zh) * 2008-03-28 2012-05-09 中华映管股份有限公司 有源元件阵列基板

Also Published As

Publication number Publication date
US20060109024A1 (en) 2006-05-25
KR20060056875A (ko) 2006-05-25
TW200632336A (en) 2006-09-16
JP2006145959A (ja) 2006-06-08
US7271612B2 (en) 2007-09-18

Similar Documents

Publication Publication Date Title
CN1287198C (zh) 电光装置、电光装置的驱动方法和电子设备
DE102014119137B4 (de) Gate-Treiberschaltung und Anzeigevorrichtung
CN1755765A (zh) 移位寄存器、具备其的栅极驱动电路和显示板及其方法
CN102428508B (zh) 图像显示装置及其驱动方法
CN107340907A (zh) 驱动控制器件以及电子设备
CN111883079B (zh) 显示面板的驱动方法、电路及显示装置
CN1749835A (zh) 液晶显示器
CN1956048A (zh) 显示装置
CN103562988A (zh) 用于提取amoled显示器中阈值和迁移率参数的系统和方法
CN101359461A (zh) 显示驱动装置及具备该显示驱动装置的显示装置
CN1577468A (zh) 存储设备、带有存储设备的显示控制驱动器、以及使用显示控制驱动器的显示设备
CN1992086A (zh) 移位寄存器电路及具备它的图像显示装置
CN1407536A (zh) 液晶显示器及其驱动方法
CN1797609A (zh) 移位寄存器及其驱动方法
US20140375622A1 (en) Display device and display method
CN1576974A (zh) 液晶显示装置
CN1892785A (zh) 断电时像素电极放电时间缩短的显示装置和驱动设备
CN1664887A (zh) 电压供给电路和方法、电源电路、电光装置和电子设备
CN1617209A (zh) 像素电路的驱动方法、像素电路以及电子设备
CN1532795A (zh) 液晶驱动装置及其驱动方法
CN101727813B (zh) 图像显示设备和驱动图像显示设备的方法
CN105938710A (zh) 能量可回收的数据驱动器、显示器以及驱动显示器的方法
CN110767178B (zh) 一种有机发光二极管的电压补偿方法
US20140118418A1 (en) Display panel driver and driving method thereof
CN1779474A (zh) 有源矩阵tft阵列的测定方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20060531