CN1771110A - 抛光垫设备和方法 - Google Patents

抛光垫设备和方法 Download PDF

Info

Publication number
CN1771110A
CN1771110A CNA2004800048310A CN200480004831A CN1771110A CN 1771110 A CN1771110 A CN 1771110A CN A2004800048310 A CNA2004800048310 A CN A2004800048310A CN 200480004831 A CN200480004831 A CN 200480004831A CN 1771110 A CN1771110 A CN 1771110A
Authority
CN
China
Prior art keywords
pad
porous
interface
pad interface
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800048310A
Other languages
English (en)
Inventor
A·S·拉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm and Haas Electronic Materials LLC
Original Assignee
Rohm and Haas Electronic Materials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm and Haas Electronic Materials LLC filed Critical Rohm and Haas Electronic Materials LLC
Publication of CN1771110A publication Critical patent/CN1771110A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B53/00Devices or means for dressing or conditioning abrasive surfaces
    • B24B53/017Devices or means for dressing, cleaning or otherwise conditioning lapping tools

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Grinding-Machine Dressing And Accessory Apparatuses (AREA)

Abstract

公开了一种表面形态的抛光垫,当平坦化处理晶片表面时产生高度平坦化效率。一种经修整的抛光垫是非多孔的,具有表面粗糙度Ra小于3微米的表面高度分布。另一种经修整的抛光垫是多孔的,具有垫表面高度比R≥60%的表面高度概率分布,或者具有其特征在于不对称因子A10≤0.50的不对称表面高度概率分布。也公开了使用抛光垫修整并平坦化处理晶片的方法。

Description

抛光垫设备和方法
发明背景
本发明涉及化学机械抛光(CMP),尤其是CMP设备所用抛光垫的最佳表面形态。
在制造集成电路和其它的电子器件中,将多层导体、半导体和介电材料沉积到半导体晶片的表面上,或从中除去。薄的导体、半导体和介电材料层可以通过许多沉积技术进行沉积。在现代工艺中普通的沉积技术包括物理气相沉积(PVD),也称为溅射、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)和电化学电镀(ECP)。
当依次沉积和除去材料层时,所述基材的最上层表面变得不平,需要进行平坦化处理。平坦化处理表面或“抛光”表面是从晶片表面上除去材料,形成通常平滑的平坦表面的工艺。平坦化处理可用于除去不需要的表面形貌和表面缺陷,如粗糙表面、大块材料、晶格损伤、划痕以及污染的层和材料。通过除去过度沉积的材料(用于填充所述面貌),平坦化处理也可以用于在基材上形成面貌,并为之后的工艺提供平滑的表面。
化学机械平坦化处理或者化学机械抛光(CMP)是用于平坦化处理基材如半导体晶片的普通技术。在常规CMP中,将晶片载体或抛光头安装到载体组件上,并置于和CMP设备中的抛光垫接触的位置。所述载体组件施加可控的压力,使基材紧贴抛光垫。所述垫在外力作用下任选相对基材移动(例如,旋转)。同时,使化学组合物(浆液)或其它流体介质流到抛光垫上、以及基材和抛光垫之间。因此,所述基材表面通过垫表面和浆液的化学和机械作用以选择性除去基材表面上材料的方式进行抛光。
在抛光过程中,所述抛光垫是“经修整的”,---即通过垫修整剂处理的---保持垫的表面特征。若没有修整垫,则抛光垫表面特征会随时间而变化。当为了最佳的抛光效果在初期就修整抛光垫表面,在抛光过程中垫表面的变化会导致抛光效率降低,这通常认为是不合乎要求的。
CMP中抛光效率用几个抛光参数来描述,即基材和抛光垫之间的压力、浆液的性质、基材和抛光垫的相对旋转速度、基材表面的性质以及抛光垫表面的性质。
在此,“效率”定量表示为在除去最少量材料时降低晶片表面上梯段高度的能力。平坦化效率PE定量表示为:
式1
式中,RR是从相对较高的隆起面貌除去材料的去除率,RR是从相对较低的隆起面貌除去材料的去除率。按照式1,0≤PE≤1。
图1是抛光垫10的近视特写截面示意图,10的表面12和具有表面22的基材(下文为“晶片”)接触。垫表面12的表面形状(形态)通常描述为“表面粗糙度”。晶片表面22具有低区域30和高区域32,使所述表面具有形貌。在一个实施方式中,低区域20和高区域32是因形成集成电路(IC)过程中在晶片中形成的器件结构(例如,通路、沟槽、互连等)所产生的。
图2A是理想的平坦化效率的图。在平坦化的初期I,低区域30不接触所述垫,使这些区域的去除率(RR)等于零,PE=1。而且,在中间阶段II时,同时接触低区域和高区域,但是,垫的压缩以及晶片梯段高度决定了RR>RR,使0<PE<1。在最后阶段III,当已经有效除去高区域时,所述高区域和低区域的效率相等,PE=0。在理想的平坦化过程中,所述工艺从阶段I基本上瞬间进行到阶段II,使理想的PE曲线是阶梯函数。
在实践中,晶片上不同有效密度的区域以不同的速度达到平坦化,使得阶段II不可能无限地短。在这种情况下,所述平坦化效率(PE)曲线在阶段II中具有斜率,如图2B所示。PE明显低于1所需时间(即,从阶段I过渡到阶段II所需的时间)称为“诱导时间”T1。通常较好的是诱导时间相对较长,使得仅抛光晶片的高区域,之后在阶段II出现陡的斜率,尽可能少地抛光晶片上位置低的区域。其特征诱导时间长的工艺通常使多种材料组成的表面上的凹陷和侵蚀更低,如抛光浅凹槽隔离以及铜双镶嵌结构的最后阶段中所遇到的情况。
已经描述了用于提高抛光效率的技术。例如,美国专利No.6497613(Meyer),题为“Methods and apparatus for chemical mechanical planarization usinga microreplicated surface(《采用微复制表面进行化学机械平坦化的方法与设备》)”说明了具有带锐利末梢顶点的规则阵列结构的抛光垫结构。所述末梢顶点在抛光过程中和工件表面接触,在此它们被磨去,并变钝。因此,所述平坦化工艺从侵蚀性抛光和高去除率开始,以精细抛光和低去除率结束。这种技术要求在每次抛光操作中替换所述抛光垫,并且不适用保持最佳垫表面形态的修整工艺。
由于尽可能高效的平坦化处理表面、尽可能少地损伤材料以及尽可能少的产生损伤涉及大大节省成本,因此,要求研制一种具有能使平坦化性能最佳的形态的抛光垫,以及修整所述垫以获得和保持最佳形态的方法。
发明概述
本发明一方面是用于CMP的抛光垫,它包括非多孔的经修整的垫表面,其特征在于表面粗糙度Ra≤3微米的表面粗糙度分布。
本发明另一方面是用于CMP的抛光垫,它包括多孔的经修整的垫表面,它具有基本上平的表面;其特征在于具有垫表面高度比R≥60%或R≥70%的表面高度概率分布。
本发明另一方面是用于CMP的抛光垫,它包括多孔的经修整的垫表面,其特征在于不对称因子A10≤0.50的不对称表面高度概率分布。
本发明另一方面是修整非多孔抛光垫表面的方法。所述方法包括使垫修整剂表面与非多孔抛光垫表面接触,在提供将表面挤压在一起的作用力的同时相对非多孔抛光垫表面移动所述垫修整剂表面,由此在非多孔抛光垫表面中形成表面粗糙度,其特征在于表面粗糙度Ra≤3微米。
本发明另一方面是修整多孔抛光垫表面的方法。所述方法包括使垫修整剂表面和多孔抛光垫表面接触,在提供将表面挤压在一起的作用力的同时相对非多孔抛光垫表面移动所述垫修整剂表面,由此在非多孔抛光垫表面中形成表面粗糙度,其特征在于具有垫表面高度比R≥60%或R≥70%的不对称表面高度概率分布。
本发明另一方面是修整多孔抛光垫表面的方法。所述方法包括使垫修整剂表面和多孔抛光垫表面接触,在提供将表面挤压在一起的作用力的同时相对非多孔抛光垫表面移动所述垫修整剂表面,由此在非多孔抛光垫表面中形成表面粗糙度,其特征在于不对称因子A10≤0.50的不对称表面高度概率分布。
附图简述
图1A是抛光垫和晶片的部分截面图,说明晶片上高和低晶片面貌的平坦化。
图2A是具有器件形貌的晶片的抛光效率(PE)和时间(或材料除去量,AMR)的关系图,说明理想的抛光效率(PE)。
图2B是具有器件形貌的晶片的抛光效率和时间(或材料除去量,AMR)的关系图,说明典型的抛光效率(PE)。
图3A是使用具有常规表面形貌的非多孔抛光垫平坦化处理晶片所形成的一系列PE对AMR曲线。
图3B是常规非多孔抛光垫(如用于形成图3A所示曲线的抛光垫)的高度概率分布(即,频率对高度)的关系图。
图4A是使用本发明非多孔抛光垫平坦化处理晶片所形成的一系列PE对AMR曲线。
图4B是本发明非多孔抛光垫(如用于形成图4A所示曲线的抛光垫)的高度概率分布(即,频率对高度)的关系图。
图5A是使用具有常规表面形貌的非多孔抛光垫平坦化处理晶片所形成的一系列PE对AMR曲线。
图5B是常规非多孔抛光垫(如用于形成图5A所示曲线的抛光垫)的高度概率分布(即,频率对高度)的关系图。
图5C是整个垫表面上和图5B所示高度概率分布相一致的沿着垫表面的高度h对距离X的关系图,说明常规多孔抛光垫的表面形态。
图6A是使用本发明多孔抛光垫平坦化处理晶片所形成的一系列PE对AMR曲线。
图6B是本发明非多孔抛光垫(如用于形成图6A所示曲线的抛光垫)的高度概率分布(即,频率对高度)的关系图。
图6C是整个垫表面上和图6B所示高度概率分布相一致的表面高度h对距离X的关系图,说明本发明孔抛光垫修平的表面形态。
图7是具有本发明抛光垫的CMP设备的侧视图。
发明详述
本发明涉及化学机械抛光(CMP),尤其是CMP设备所用最佳的抛光垫表面形态。本发明涉及实心(即,非多孔的)抛光垫和多孔抛光垫。本发明包括具有最佳表面形态(即和已有技术相比具有高平坦化效率的表面特征)的抛光垫,以及修整所述垫以获得最佳表面形态的方法。本发明首先结合最佳的实心(非多孔)抛光垫进行说明,之后结合最佳的多孔抛光垫进行说明。
实心(即非多孔)抛光垫
参考图3A,显示了使用具有常规表面粗糙度的实心(即非多孔)抛光垫平坦化处理晶片所形成的一系列PE对材料去除量或AMR(埃)的曲线。在所有情况下使用常规浆液(即,Rodel ILD1300)。所用晶片是200mm TEOS(原硅酸四乙酯)晶片,从SKW Associates,Santa Clara,CA以SKW 7-2购得。所述晶片包含不同晶片图案密度。图3A的图例显示面貌规模的密度,为硅晶片上氧化层中形成的表面积百分数。字母“G”和“S”各自是指“逐渐的”和“分阶段的”,是指在晶片上相邻区域之间密度变化的性质。
图3B是常规非多孔抛光垫(如用于形成图3A所示曲线的抛光垫)的高度概率分布的关系图。具体是,所用垫表面具有表面粗糙度Ra=5微米的高斯(Gaussian)表面粗糙度概率分布。常规经修整的抛光垫的表面粗糙度Ra≥3.5微米。因此,图3A表示已有技术的抛光垫表面的平坦化效率。
现在参考图4A,显示和图3A所述相同的PE对AMR关系图,除了所用抛光表面具有表面粗糙度Ra=2微米的高斯表面粗糙度概率分布以外,如图4B中图例所示。这种低表面粗糙度是非典型的常规抛光垫表面。
通常,不同密度的面貌以不同速度被抛光,低密度的面貌比高密度的面貌抛光得更快(即,去除率更高)且更快平坦化。但是,从图4B明显可知,即使抛光垫的表面粗糙度小得多,所得抛光效率也比已有技术的抛光效率高得多。例如,对于本发明低粗糙度的垫来说,在除去约6000埃时有10%和20%的面貌实现了平坦化。另一方面,对于已有技术的常规粗糙度的垫来说,直到除去约9000埃时才达到平坦化。
这是和直觉相反的结果。本发明人已经发现经修整的抛光垫的表面粗糙度值Ra小于3.5微米,使平坦化效率最佳(相对于常规修整的抛光垫表面所达到的平坦化效率而言)。在本发明的实施方式中,所述经修整的抛光垫表面具有表面粗糙度Ra≤3微米。在本发明另一实施方式中,所述经修整的抛光垫具有表面粗糙度Ra≤2微米。
所述最佳抛光垫表面形态的好处是在抛光垫和晶片之间使用比通常所需更小的接触压力进行平坦化或抛光的能力。这是因为表面粗糙度降低使抛光垫和晶片接触的表面积更多,使得晶片上为在每单位面积上获得相同量的作用力所需的下压力较少。这种好处对抛光敏感的薄膜来说尤其有利,如介电参数低或超低的薄膜。已知这种薄膜当遭受在接触压力高的条件下进行CMP所产生的高应力时容易损坏。
非多孔垫修整
如上所述,非多孔抛光垫(如OXP 4000,由Rodel,Inc.,Newark,Delaware制造)的常规修整的表面粗糙度Ra≥3.5微米。在本发明的一个实施方式中,非多孔抛光垫使用常规技术进行修整,使表面粗糙度Ra<3.5微米。较好的是,所述非多孔抛光垫进行修整,使表面粗糙度Ra等于1-3微米。最好的是,所述经修整的非多孔抛光垫的表面粗糙度Ra等于1-2微米。较好的是,所述垫是非多孔聚合物材料。最好的是,所述非多孔垫是聚氨酯基聚合物。因此,在两个实施方式中,进行修整,使垫表面的表面粗糙度明显小于已有技术的粗糙度。
使用常规修整技术来获得和保持本发明低表面粗糙度形态。这种技术包括用埋入金刚石的垫修整剂(如购自Kinik Company,Taipei,Taiwan的那些)接触抛光垫表面。使用修整剂装置获得表面粗糙度低的垫形态,其特征在于相比已有技术,当用在典型工艺参数设定上时其切割率相对较低。
在一个实施方式中,使用安装在旋转臂上的常规原位修整工具进行多孔抛光垫的修整,以获得和保持本发明的形态。所述修整以原位模式施加约25nm/(lbcdf-rpm平台-小时)或以下的切割率,其中,lbcdf表示施加到修整剂上的作用力(以磅计),rpm平台是抛光平台的旋转速度(以每分钟转数计)。最好的是,所述修整以原位方式施加10-25nm/(lbcdf-rpm平台-小时)的切割率。在这一实施方式中,所述修整臂运动进行优化,形成在大致径向扫过整个20-23英寸直径的平台时基本上平滑的切割率曲线。
这些实施例和已有技术的高侵蚀性修整不同,已有技术以原位模式施加大于40nm/(lbcdf-rpm平台-小时)的切割率。
用于获得所需切割率和垫表面形态的低侵蚀性修整剂的一个实施方式使用立方-八面体金刚石,其特征在于平均直径为195微米或以上,表面密度为1-15/cm2
多孔抛光垫
参考图5A,显示了使用Rodel IC1000多孔抛光垫平坦化处理晶片所产生的一系列PE对AMR曲线。在所有情况下使用常规浆液(即,Rodel IC1000)。在非多孔垫的情况下,所用晶片是200mm TEOS SiO2晶片,具有不同的晶片图案密度。图中的图例以表面积百分数来表示面貌-规模密度。所用面貌是在硅晶片上的氧化物层中形成梯段面貌。字母“G”和“S”是指“逐步的”和“分阶段的”。
参考图5B,所用垫表面具有基本上对称的表面高度概率分布,表面粗糙度Ra=8微米。图5C是对应图5B所示高度概率分布(光谱)的垫表面的表面高度h(微米计)对距离x(微米)的关系图。
图5B所述表面粗糙度概率分布的不对称性质部分来自垫材料的固有孔隙率。常规多孔抛光垫的表面粗糙度为5-8微米,6σ高度范围为50-75微米。因此,图5A表示已有技术的多孔抛光垫表面有关的平坦化效率。
现在参考图6A,显示了相同的PE对AMR曲线,除了所用抛光表面具有相关表面粗糙度Ra=6.5微米的不对称高度概率分布(如图6B所示)。这种低表面粗糙度和不对称高度概率分布是非典型常规抛光垫表面。
图6B所示表面高度概率分布的不对称性可以通过测量在最大频率(fMAX)的10%(f10)处分布的半宽(相对存在fMAX时的高度hM)来定量表示。所述值WL表示左边所测的半宽,值WR表示右边所测的半宽。之比定义为不对称因子A10。完美的高斯分布具有不对称因子1。本发明人已经发现最佳多孔垫表面形态具有关联的不对称因子A10≤0.50。
通常,不同密度的面貌以不同速度被抛光,低密度面貌比高密度面貌抛光更快(即,具有更高的去除率),平坦化处理更快。但是,从图6A明显可知即使抛光垫的表面粗糙度更低,所得抛光效率比已有技术高得多。这是和直觉相反的结果。
图6C是和图6B所示表面高度概率分布(光谱)一致的垫表面的表面高度h(微米)对距离x(微米)的关系图。和图5C所示常规(即,已有技术)高斯表面相比,更多垫表面具有给定高度hA(下文称为“垫表面高度”)。所述垫表面高度hA表示分布的统计学“最可几值”,即所述高度值经常出现。因此,所述图6C的垫表面比已有技术的抛光垫更平。
所述平滑的抛光垫也描述为具有“平面”,其特征在于垫表面高度比R≥X%---是指所述表面的X%或以上是低于或等于垫表面高度hA(在最大频率下存在的)。在本发明代表性实施方式中,所述经修整的抛光垫表面具有垫表面高度比R≥60%。较好的是,所述经修整的抛光垫表面具有垫表面高度比R=60-95%。更好地是,所述经修整的抛光垫表面具有垫表面高度比R=70-90%。较好的是,所述多孔垫是聚合物材料。最好的是,所述多孔垫是包含平均尺寸小于100微米的包含聚氨酯基聚合物的孔隙。
比较图5A-图6A,显示和常规多孔抛光垫表面相比,本发明所述平滑的多孔抛光垫表面提供更高的平坦化效率。
多孔抛光垫修整
在一个实施方式中,使用安装在旋转臂上的常规原位修整工具进行多孔抛光垫的修整,以获得本发明的形态。在一个实施方式中,在使用原位修整的CMP系统和标准CMP工艺中,对于多孔抛光垫(如Rodel IC1000),所述估计垫-晶片接触面积约为10%(常规工艺参数设定)。所述涉及已有技术的垫修整的侵蚀性修整使垫-晶片接触面积在类似条件下为2-5%的数量级。因此,相比已有技术,本发明修整方法中在垫-晶片界面处施加的压力低2-5倍。
在一个实施方式中,所述修整以原位模式施加约25nm/(lbcdf-rpm平台-小时)或以下的切割率。在这一实施方式中,对所述修整臂运动进行优化,形成在大致径向扫过整个20-23英寸直径的平台时基本上平滑的切割率曲线。
在另一实施方式中,垫修整使垫表面特征为不对称因子≤0.50。较好的是,所述修整使垫表面特征在于不对称因子=0.10-0.50。最好的是,所述修整使垫表面的特征在于不对称因子=0.25-0.50。
这些实施方式和已有技术的高侵蚀性修整相反,已有技术以原位模式施加大于40nm/(lbcdf-rpm平台-小时)的切割率。
本发明多孔抛光垫的低侵蚀性修整的一个实施方式使用立方-八面体金刚石,其特征在于平均直径为195微米或以上,表面密度为1-15/cm2
在另一实施方式中,用修整的垫进行修整,所述垫具有刺穿至多50微米深度的磨粒(例如金刚石),还具有背层,所述背层抹去或“修剪”所述垫表面,形成平截的粗糙度。
在另一实施方式中,以平截表面粗糙度的方式修整多孔抛光垫,使更多垫表面低于垫表面高度hA,如图6C所示。多孔抛光垫的粗糙度结构变少,并随修整剂侵蚀性增大而截短较少,如图5C所示。
截短的粗糙度不太可能将材料从晶片表面的隐藏部件上除去,不太可能有助于在CMP过程中凹陷和侵蚀。而且,其特征在于截短粗糙度的垫表面具有更多的表面积和晶片表面接触,因此,在抛光过程中所需表面压力呈按比例减小。即,在CMP过程中减少对表面造成损伤的可能性。
因此,在一个实施方式中,修整非多孔抛光垫通过使修整垫具有上凸至多50微米的磨粒,然后使经修整的垫表面接触非多孔抛光垫表面来进行。然后,在提供将表面挤压在一起的作用力的同时,所述经修整的垫表面相对非多孔抛光垫表面来移动。进行所述工艺,形成和保持非多孔抛光垫表面的表面粗糙度,其特征在于不对称表面高度概率分布具有不对称因子A10≤0.50。
在另一实施方式中,进行相同的工艺,所述表面高度概率表面分布具有垫表面高度比R≥60。在另一实施方式中,进行所述工艺,使R≥70%。
CMP系统
如上详细所述,图7显示CMP系统200,它使用本发明抛光垫202的一个实施方式。抛光垫202具有上表面204。系统200包括可沿轴A1旋转的抛光平台210。平台210具有其上安装有垫202的上表面212。可沿轴A2旋转的晶片载体220支撑在抛光垫表面204上。晶片载体220具有和垫上表面204平行的下表面222。晶片226安装在下表面222上。晶片226具有面向抛光垫表面204的表面228。晶片载体220用于提供下压力F,使晶片表面228挤压到抛光垫表面204上。
系统200也包括具有储槽242(例如,温控的,用于容纳浆液244)的浆液供给系统240。浆液供应系统240包括在第一末端247和储槽相连的导管,第二末端和垫的上表面204流体连通,用于将浆液244分散到垫上。
系统200还包括和垫的上表面204可操作的连接在一起的垫修整组件250。如上所述,垫修整组件250可用于修整本发明所述垫的上表面204。在一个实施方式中,垫修整组件250包括在其一端具有修整工具(例如,修整垫)的常规扫描修整臂。在另一实施方式中,垫修整部件250是常规的修整环。
系统200也包括控制器270,它通过接头274耦联到浆液供应系统240上,通过接头276耦联到晶片载体220,通过接头278耦联到抛光平台210上,以及通过接头279耦联到垫修整部件250上。控制器270在抛光过程中控制这些系统元件。在一个实施方式中,控制器270包括处理器(例如,CPU)280、连接到处理器上的存储器282、用于支持处理器运行的支持电路284、在控制器中的存储器和其它元件。
参考图7,在操作中,控制器270激活了浆液供应系统240,将浆液244分散到旋转抛光垫的上表面204上。所述浆液扩散到整个抛光垫上表面,包括表面下晶片226的部分。控制器270也激活晶片载体220,以所选择的速度旋转(例如0-150转/分钟即rpm),使晶片表面228相对抛光垫表面204移动。
晶片载体220也提供所选向下的压力F(例如,0-15psi),使晶片表面228挤压到抛光垫表面204上。控制器270还控制抛光平台的旋转速度,其速度通常为0-150rpm。关于晶片226的抛光,控制器270控制了垫修整部件250,以修整抛光垫表面204。所述垫表面修整如以上详细所述的方式进行,具体的修整方法取决于抛光垫表面204是非多孔的还是多孔的。
由于抛光垫表面204具有最佳的表面形态,所述平坦化效率大于常规方式可获得的效率。平坦化效率提高使从晶片上除去的材料更少。梯段高度的除去更高效,且在本发明中晶片表面损伤的几率更小。

Claims (10)

1.一种修整非多孔抛光垫表面的方法,所述方法包括:
使垫修整剂表面和非多孔抛光垫表面接触,
在提供将表面挤压在一起的作用力的同时相对非多孔抛光垫表面移动所述垫修整剂表面,由此在非多孔抛光垫表面中形成表面粗糙度,其特征在于表面粗糙度Ra≤3微米。
2.如权利要求1所述的方法,其特征在于,所述垫修整剂的特征在于切割率约为25nm/(lbcdf-rpm平台-小时)或以下。
3.一种修整多孔抛光垫表面的方法,所述方法包括:
使垫修整剂表面和多孔抛光垫表面接触,
在提供将表面挤压在一起的作用力的同时相对非多孔抛光垫表面移动所述垫修整剂表面,由此在非多孔抛光垫表面中形成表面粗糙度,其特征在于具有垫表面高度比R≥60%的不对称表面高度概率分布。
4.如权利要求3所述的方法,其特征在于,R≥70%。
5.如权利要求3所述的方法,其特征在于,所述垫修整剂的特征在于切割率约为25nm/(lbcdf-rpm平台-小时)或以下。
6.一种修整多孔抛光垫表面的方法,所述方法包括:
使垫修整剂表面和多孔抛光垫表面接触,
在提供将表面挤压在一起的作用力的同时相对非多孔抛光垫表面移动所述垫修整剂表面,由此在非多孔抛光垫表面中形成表面粗糙度,其特征在于不对称因子A10≤0.50的不对称表面高度概率分布。
7.如权利要求6所述的方法,其特征在于,所述垫修整剂的特征在于切割率约为25nm/(lbcdf-rpm平台-小时)或以下。
8.一种平坦化处理晶片表面的方法,所述方法包括:
提供并保持具有表面粗糙度Ra≤3微米表面的非多孔抛光垫;
使抛光垫表面可移动地接触晶片表面;
将晶片表面挤压到抛光垫表面上;并
在浆液存在下相对晶片表面移动抛光垫表面。
9.一种平坦化处理晶片表面的方法,所述方法包括:
提供并保持具有表面粗糙度的特征在于表面高度概率分布的垫表面高度比R≥60%的多孔抛光垫;
使抛光垫表面可移动地接触晶片表面;
将晶片表面挤压到抛光垫表面上;并
在浆液存在下相对晶片表面移动抛光垫表面。
10.一种平坦化处理晶片表面的方法,所述方法包括:
提供并保持具有表面粗糙度的特征在于不对称表面高度概率分布的不对称因子A10≤0.50的多孔抛光垫;
使抛光垫表面可移动地接触晶片表面;
将晶片表面挤压到抛光垫表面上;并
在浆液存在下相对晶片表面移动抛光垫表面。
CNA2004800048310A 2003-02-25 2004-02-23 抛光垫设备和方法 Pending CN1771110A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/373,513 US6899612B2 (en) 2003-02-25 2003-02-25 Polishing pad apparatus and methods
US10/373,513 2003-02-25

Publications (1)

Publication Number Publication Date
CN1771110A true CN1771110A (zh) 2006-05-10

Family

ID=32868728

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800048310A Pending CN1771110A (zh) 2003-02-25 2004-02-23 抛光垫设备和方法

Country Status (6)

Country Link
US (1) US6899612B2 (zh)
JP (1) JP2006518943A (zh)
KR (1) KR20050107760A (zh)
CN (1) CN1771110A (zh)
TW (1) TW200505634A (zh)
WO (1) WO2004077520A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107877359A (zh) * 2016-09-29 2018-04-06 罗门哈斯电子材料Cmp控股股份有限公司 用于使化学机械抛光垫表面成形的装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005012684A1 (de) * 2005-03-18 2006-09-21 Infineon Technologies Ag Verfahren zum Steuern eines CMP-Prozesses und Poliertuch
US7241206B1 (en) * 2006-02-17 2007-07-10 Chien-Min Sung Tools for polishing and associated methods
US7494404B2 (en) * 2006-02-17 2009-02-24 Chien-Min Sung Tools for polishing and associated methods
US7569268B2 (en) * 2007-01-29 2009-08-04 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Chemical mechanical polishing pad
DE102007024954A1 (de) 2007-05-30 2008-12-04 Siltronic Ag Poliertuch für DSP und CMP
JP6567420B2 (ja) * 2013-09-11 2019-08-28 富士紡ホールディングス株式会社 研磨パッド及びその製造方法
WO2015098271A1 (ja) * 2013-12-25 2015-07-02 Dic株式会社 多孔体及び研磨パッド
JP6809779B2 (ja) * 2015-08-25 2021-01-06 株式会社フジミインコーポレーテッド 研磨パッド、研磨パッドのコンディショニング方法、パッドコンディショニング剤、それらの利用
US9802293B1 (en) * 2016-09-29 2017-10-31 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Method to shape the surface of chemical mechanical polishing pads
JP7118841B2 (ja) * 2018-09-28 2022-08-16 富士紡ホールディングス株式会社 研磨パッド

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US182401A (en) * 1876-09-19 Thomas baeeett
US5569062A (en) 1995-07-03 1996-10-29 Speedfam Corporation Polishing pad conditioning
EP0769350A1 (en) 1995-10-19 1997-04-23 Ebara Corporation Method and apparatus for dressing polishing cloth
US6245679B1 (en) 1996-08-16 2001-06-12 Rodel Holdings, Inc Apparatus and methods for chemical-mechanical polishing of semiconductor wafers
US6224465B1 (en) 1997-06-26 2001-05-01 Stuart L. Meyer Methods and apparatus for chemical mechanical planarization using a microreplicated surface
US6139402A (en) 1997-12-30 2000-10-31 Micron Technology, Inc. Method and apparatus for mechanical and chemical-mechanical planarization of microelectronic substrates
EP1147546A1 (en) 1998-11-18 2001-10-24 Rodel Holdings, Inc. Method to decrease dishing rate during cmp in metal semiconductor structures
US6419553B2 (en) 2000-01-04 2002-07-16 Rodel Holdings, Inc. Methods for break-in and conditioning a fixed abrasive polishing pad
US6641471B1 (en) * 2000-09-19 2003-11-04 Rodel Holdings, Inc Polishing pad having an advantageous micro-texture and methods relating thereto
US6679769B2 (en) * 2000-09-19 2004-01-20 Rodel Holdings, Inc Polishing pad having an advantageous micro-texture and methods relating thereto
US20020182401A1 (en) 2001-06-01 2002-12-05 Lawing Andrew Scott Pad conditioner with uniform particle height
US6659846B2 (en) * 2001-09-17 2003-12-09 Agere Systems, Inc. Pad for chemical mechanical polishing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107877359A (zh) * 2016-09-29 2018-04-06 罗门哈斯电子材料Cmp控股股份有限公司 用于使化学机械抛光垫表面成形的装置

Also Published As

Publication number Publication date
TW200505634A (en) 2005-02-16
US6899612B2 (en) 2005-05-31
JP2006518943A (ja) 2006-08-17
WO2004077520A3 (en) 2004-10-14
WO2004077520A2 (en) 2004-09-10
US20040166780A1 (en) 2004-08-26
KR20050107760A (ko) 2005-11-15

Similar Documents

Publication Publication Date Title
Hooper et al. Pad conditioning in chemical mechanical polishing
CN100341666C (zh) 具有优化的槽的抛光垫及使用方法
KR102363154B1 (ko) Cmp 연마 패드용 파편-제거 홈
US8133096B2 (en) Multi-phase polishing pad
JP3811193B2 (ja) 研磨装置及び研磨方法
KR100770852B1 (ko) 화학 기계적 평탄화용 그루브형 연마 패드
CN1400636A (zh) 研磨半导体晶片的复合研磨垫及其制作方法
CN2763968Y (zh) 化学机械研磨装置
CN1583842A (zh) 多孔聚氨基甲酸乙酯抛光片
EP2202031B1 (en) High-rate polishing method
US6379225B1 (en) Planarization process with abrasive polishing slurry that is selective to a planarized surface
US6620031B2 (en) Method for optimizing the planarizing length of a polishing pad
JP2000301454A (ja) 化学的機械研磨プロセス及びその構成要素
JP2001062701A (ja) 固定研磨部材のプレコンディショニング
CN1771110A (zh) 抛光垫设备和方法
EP1147546A1 (en) Method to decrease dishing rate during cmp in metal semiconductor structures
US6521536B1 (en) Planarization process
KR20100105823A (ko) 화학적 기계적 연마방법
CN1484566A (zh) 用于化学-机械打磨的交联聚乙烯打磨垫、打磨装置和打磨方法
US6391779B1 (en) Planarization process
JP2002066905A (ja) 半導体装置の製造方法及びその装置
CN102452039A (zh) 化学机械研磨方法
CN1949456A (zh) 复合式化学机械抛光法
CN1931523A (zh) 化学机械研磨装置及其研磨垫的调节方法
CN1624878A (zh) 研磨晶圆的材料层的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication