CN1484566A - 用于化学－机械打磨的交联聚乙烯打磨垫、打磨装置和打磨方法 - Google Patents

Abstract

本发明一般涉及打磨基体如半导体晶片上的表面的方法，具体地，涉及一种用于此目的的打磨垫。该打磨垫包括一个由交联聚合物制成的打磨体，可装入打磨装置中。打磨包括将包括至少一层的基体定位在打磨体上并打磨该层。

Description

用于化学-机械打磨的交联 聚乙烯打磨垫、打磨装置和打磨方法

发明的技术领域

本发明涉及用于在玻璃、半导体、电介质/金属成分、磁性大量存储介质以及集成电路这样的物品上形成平滑的超平表面的打磨垫。更具体地，本发明涉及交联聚合物的选择性的机械和化学打磨特性，及其在形成适于打磨基体的垫上的应用。

发明背景

化学-机械打磨(CMP)越来越多地用作制造大规模集成(VLSI)集成电路中的平面化技术。它在平面化IC加工中的多种材料上有潜力，但更广泛地用于平面化半导体晶片上的金属化层和层间电介质，并用于平面化用于浅槽隔离的基体。由于铜波纹装饰过程中的广泛应用，对铜表面的高效打磨具有更大的重要性。

在CMP工艺中有三种关键的易耗元件。第一种是研磨液体浆液。对于每种不同的基体，必须更换研磨液体浆液，并产生特定配方。例如，某些基体需要高pH值来激活而打磨，而其它基体需要更大的酸性环境。另一些基体对于硅研磨剂有最佳响应，而其它基体需要铝或钛研磨颗粒。CMP工艺中第二种关键的易耗元件是打磨垫。它必须非常平，在其整个表面上均匀，且可耐受浆液的化学特性，并具有刚度和可压缩性的正确组合，以将形成凹陷和腐蚀这样的效果减到最小。CMP工艺中第三种关键的易耗元件是承载薄膜。将晶片附着到其旋转保持器上的承载薄膜必须是：在充分平且在其厚度上均匀；具有粘结性，能够紧密地保持到载体上，而不太紧密地保持到晶片上；且不受其工作的化学环境的影响。

在槽隔离中，必须打磨大面积的场效氧化物，以产生平的起始晶片。可以用相对较浅的槽，即小于1微米的槽，有效地隔离在低压下，即5伏或更小电压下工作且具有较浅的接点的集成电路。在浅槽隔离(STI)技术中，用氧化物对槽进行回填，并用CMP对晶片进行平面化。结果是产生了比通常用LOCOS获得的更平的结构，更深的槽(与LOCOS相比)提供了较高的抗扰性。另外，通过与LOCOS的比较，STI基体具有更小的“鸟喙”效应，因而理论上对于芯片上的电路元件提供了更高的压缩密度。STI技术的缺点主要涉及平面化工艺。用常规蚀刻工艺在晶片的全部直径上获得可接受的平面化非常不成功。通过使用CMP，其中用化学打磨轮和化学蚀刻剂的浆液打磨晶片，以高度的平面度清除了不需要的氧化物材料。

还知道，在半导体晶片上制造集成电路需要形成精确控制的小孔，如接触开口或“通孔”，它们随后被填充和相互联接而产生元件和VLSI或超大规模集成(ULSI)电路。同样公知的是，限定这些开口的图案一般是由光学平版工艺而形成的，该工艺需要精确地对准前面层，从而精确地接触位于这些前面层中的活动装置。在多层金属化过程中，多层结构中的每一层都会产生不规则构形。在三层或四层金属工艺中，构形可能会特别恶劣而复杂。如工艺所推进的，对层间电介质层进行平面化的手段现在在许多最新IC工艺中是受欢迎的。金属层中的平面化是一个共同的目标，并通过使用填塞层间联接而得到了促进。对于填塞成形的一个优选方法是将一个厚金属层均厚沉积在层间电介质上并进入层间窗口中，然后用CMP清除多余量。在普通情况下，CMP可用于打磨氧化物，如SiO₂，Ta₂O₅，W₂O₅。还可以用于打磨氮化物，如Si₃N₄，TaN，TiN，以及用于层间填塞的导体材料，如Cu、W、Ti和TiN。

在对金属叠层进行常规的金属化学-机械打磨(CMP)过程中，用氧化物将顶部金属转化为金属氧化物。随后用一些较硬的金属氧化物研磨剂现场对这些金属氧化物进行研磨。在某些应用中，需要有选择地打磨这些金属表面，而不会清除例如底层氮化物表面。在这种情况下，选择性的金属打磨和精确的终点检测是所需要的特征。

在金属CMP过程中，特征(即对准标记)密的区域会以比分布稀疏的区域更快的速度氧化。形成对准标记的这种不可控制的金属氧化通常称作氧化物腐蚀。此外，制造商已经发现，当批量尺寸增加时，密阵列中的氧化物腐蚀显著增加。

传统地，打磨垫由叠层的聚氨酯基材料制成，包括一个较软的底部结构和用于打磨的较硬的顶面。在广泛的商业使用中的两个例子包括由Rodel有限公司(Phoenix，Az.)制造的IC1400和IC1000/SUBA IV垫。但这些聚氨酯垫由于打磨过程中的水解而易于磨损和磨光，结果对平面化的速度和均匀度造成有害效果。这又要求频繁地重新调节，以恢复垫的表面特性，从而损失了生产率并提高了成本。

因此，现有技术中需要的是一种用于半导体晶片打磨垫的改进设计，能够减少化学/机械平面化过程中的刮擦以及所产生的产量损失，提供选择性的金属打磨以及对这种打磨的终点检测。

发明概述

为解决现有技术的缺陷，本发明在一个实施例中提供一种打磨装置。该特别实施例包括一个机械驱动的承载头；一个打磨压板，和一个附着到上述打磨压板上的打磨垫。上述承载头可定位在上述打磨压板上，从而向上述打磨压板施加一个打磨力。该打磨垫包括一个由一种材料构成的打磨体，其中上述材料是交联聚合物。

另一实施例提供一种基体打磨方法。该方法包括将一个基体定位在一个打磨垫上，该基体具有至少一个位于其上的材料层，该打磨垫附着到一个打磨装置上，其中上述打磨垫包括一个由交联聚合物制成的打磨体；在上述打磨垫上对上述至少一个材料层进行打磨。

前面具有非常广泛地描绘了本发明的俦和可替换特征，因而本领域技术人员可以更好地理解下面对本发明的详细描述。后面描述的本发明的特征构成了本发明权利要求的主题。本领域技术人员应当理解，他们很容易用所公开的概念和特定实施例，作为设计和修改用于本发明相同目的的其它结构的基础。本领域技术人员还应当认识到，这种等同结构并不脱离本发明在广义形式上的精神和范围。

附图简介

为了更完整地理解本发明，现在参照下面结构附图的描述，其中：

图1表示一个打磨装置，包括一个用根据本发明制造的交联聚合物制造的打磨垫；

图2表示在用根据本发明由交联聚合物制造的垫(A32)和一个常规聚氨酯垫(IC1400)对具有一个铜层和一个底部Ta隔层的TEOS晶片进行打磨的过程中，清除的铜深度的示例性轮廓曲线；

图3表示在用根据本发明由交联聚合物制造的垫(A32)和一个常规聚氨酯垫(IC1000/SUBA IV)对具有一个铜层和一个底部Ta隔层的TEOS晶片进行打磨的过程中，所确定摩擦系数的变化。

详细描述

我们发现，由交联聚合物制成的含有打磨体的打磨垫具有意想不到的期望的打磨特性。特别地，由这种材料制成的垫能够均匀而迅速地以慢得多的对底层钽隔层和硅晶片的清除速度清除金属表面如铜。

在一个特定实施例中，交联聚合物可由热塑泡沫聚合物制成。可替换地，打磨板可由热塑泡沫弹性体制成。在其它实施例中，交联聚合物具有闭孔结构。在另一实施例中，热塑泡沫可包括交联聚烯烃，如聚乙烯、聚丙烯及其组合。在特别有用的实施例中，交联聚合物可以是交联聚合物闭孔泡沫，如可从Merryweather Foam有限公司(Anthony，NM)购买的Volara^TM；可从JMS Plastics Supply有限公司(Neptune，NJ)或者从Atlas International(Sacramento，CA)购买的Aliplast^TM。

本发明的交联聚合物可通过将颗粒熔融挤压成片而制造，然后通过热塑加工领域中技术人员熟悉的激光切割、冲切或类似工艺制成垫。参照图1，然后将这些交联聚合物装入一个包括一个基垫110的打磨体100中，在此处，交联聚合物垫120形成一个位于基垫110上的打磨表面。可选择地，可用一个第一粘结材料130，如本领域技术人员公知的环氧树脂或其它材料，将基垫110结合到交联聚合物垫120上。这样制成的打磨垫还可具有一个涂抹到压板侧的本领域技术人员公知的第二粘结材料140。然后清理和包装打磨垫用于使用。

继续参照图1，然后可通过装入一个打磨装置150中而将打磨体100用于多种CMP工艺中。打磨装置150一般包括一个机械驱动的承载头160，承载环170，打磨压板180和一个包括打磨体100的打磨垫，打磨体100由本发明的交联聚合物垫120制成，可选择地用第二粘结材料140附着到打磨压板180上。要打磨的基体185，一般是晶片，可借助于对本领域技术人员来讲同样公知的第三粘结材料190而附着到承载环上。然后将承载头160定位在打磨压板180上，向打磨压板180施加一个机械驱动承载头160的重复的规则运动，同时提供一个对于本领域技术人员公知的适当的浆液混合物。

继续参照图1，在这种打磨工艺中，可通过将具有至少一层的基体185定位在上述打磨装置150上，并在本发明的交联聚合物垫120上打磨该层而打磨基体185。在一个实施例中，基体185具有至少一个作为金属的材料层。在一个特定实施例中，该金属层是铜。在另一实施例中，基体185位于一个半导体晶片上。本发明的交联聚合物垫120特别适于在集成电路制造或其它制造技术中的浅槽隔离(STI)，在这些制造技术中，必须清除大面积的场效氧化物或其它电介质，从而在随后的工艺之前制成一个平面。本发明的交联聚合物垫120同样适于层间填塞材料如W、Ti、Cu、Al和其它金属，以及氮或隔层材料如Si₃N₄、TaN、TiN。

本发明的另一个实施例包括一个确定金属打磨终点的方法。可通过检测在用本发明的交联聚合物垫120进行基体打磨过程中与清除金属层到清除至少一部分另一层的过渡相联系的摩擦系数的变化或者声音信号的变化，来确定该终点。例如可使用由CETR有限公司(Campbell，CA)生产的检测装置来确定摩擦系数变化或声音信号变化。

实验

将根据本发明制造的打磨垫的铜打磨特性与常规的打磨垫进行比较。首先，根据本发明，通过下列步骤制备一个打磨装置：提供一个其打磨体由交联聚合物制成的打磨板，将该板附着到一个打磨压板上，将该压板附着到一个机械驱动的承载头上。具体地，所使用的交联聚合物是型号6A或型号10的Aliplast(JMS Plastic Supplies，Neptune，N.J.)。二者都是具有中等密度和约34肖氏硬度(型号6A)和约60肖氏硬度(型号10)的交联闭孔聚乙烯泡沫。将分别以A32和A40指代的加入这些材料的打磨垫的毛坯铜打磨特性与可购买的垫进行比较：在两个制造协议中的一个IC1400垫和一个IC1000/SUBA IV垫叠层(均由Rodel公司制造，Phoenix，AZ)。

在第一个协议中，用IPEC-372磨光器(原名IPEC有限公司，现名SpeedFam-IPEC有限公司，Chandler，AZ)，在下面的条件下在1或2分钟内将使用IC1400和使用A32垫进行的铜打磨的均匀度进行比较：3.5磅/平方英寸的向下的力；桌面和载体速度分别为90和85转每分；浆液流速为200毫升/分钟。浆液是通过在Dupont Air Products Nanomaterials LLC(Carlsbad，California)中加入过氧化氢并调节到pH值为4而获得的。使用现场外使用垫调节。使用具有一个沉积铜表面和一个底部250埃厚度钽隔层的原硅酸四乙酯(TEOS)。

通过测量在晶片上径向分布的49个点的片电阻而电测量用IC1400与使用A32时所打磨铜表面的轮廓曲线。用从ResMat公司(Resmat mapmodel 487；Montreal，Quebec，Canada)获得的软件生成纹理图。如图2中所示，用IC1400在晶片上清除的铜的深度在3000至6500埃范围内，在第二个实验中(未图示)是2000至5500埃。相反，用A32垫清除的铜深度更均匀，仅从4000至5250埃。

在第二个实验中使用相同的实验协议，将IC1400垫和A32垫在铜的清除速度上的平均和标准偏差(即49个测量点的平均值)进行比较。使用A32垫时的铜清除速度及其标准偏差(4931±715埃/分钟)与使用IC1400获得的清除速度(两个实验中是5446±760和5429±801埃/分钟)并没有明显不同。因此A32垫以与商用垫可比较的速度清除铜。

继续用A32进行打磨，直到铜层完全被清除，并另外对Ta层打磨另外2分钟。所清除的Ta厚度在75到175埃的窄范围内，在全部49个测量点的平均清除速度仅为约41埃/分钟。最后，继续进行打磨，直到整个Ta层被清除，并对底层TEOS晶片进行打磨。TEOS的清除速度约为45埃/分钟。这样，A32以远低于铜层的速度打磨底层Ta层和TEOS晶片。这表明，与Ta或Si相比，A32垫对于铜清除具有更高的选择率。

同样使用相同的协议，进行第三个实验，检查两个参数，向下力和桌面速度，对于用A32垫清除铜的速度的影响。检查三个不同的向下力(即3、4.4和5磅/平方英寸)和桌面速度(即40、60和90转每分)。将向下力和桌面速度保持恒定，同时将这两个参数中的另一个连续调节到三个上述值中的每一个。清除速度作为提高的向下力的线性函数而提高。例如，在40转每分的桌面速度下，清除速度从向下力为3磅/平方英寸的3416±875埃/分钟提高到向下力为5磅/平方英寸的6826±491埃/分钟。相反，在不同的桌面速度下清除速度相对不变。例如，向下力为3磅/平方英寸，清除速度从桌面速度为40转每分时的3416±875埃/分钟略微提高到桌面速度为80时的4452±730埃/分钟。因此在这两个参数中，更期望调节向下力来获得更快的清除速度。

在第二个实验协议中，将A32垫与IC1000/SUBA IV垫叠层的毛坯铜打磨特性进行比较。该比较是用在3磅/平方英寸的向下力和200转每分的桌面速度下运行的模型PMT-A CMP测试仪(CETR有限公司，Campell，Ca.)来完成的。该PMT-A CMP测试仪装有摩擦系数和过屠门而声音信号检测器。使用含有过氧化氢并调节到pH值约为6.1的EP-C5001浆液(Cabot Microelectronics有限公司，Aurora，Il)。使用具有16000埃厚度的铜表面和底层300埃厚度的钽隔层的TEOS晶片。

如图2中所示，在铜打磨阶段，与IC1000/SUBA IV垫叠层相比，由测试仪测量的摩擦系数更均匀。另外，在300秒打磨时间段内，IC1000/SUBA IV垫从来没有完全清除铜层，而如当到达Ta层(图3)时摩擦系数的增长所确定的，或者如声音信号的降低(未图示)所类似地确定的，A32在大约220秒内清除了铜层。

使用相同的协议，将A32和A40垫与IC1000/SUBA IV垫叠层在清除Cu以及Ta的清除速度和选择率上进行比较。使用IC1000/SUBA IV垫，Cu和Ta的清除速度分别是约5700埃/分钟和约170埃/分钟。相比之下，使用A40垫，Cu和Ta的清除速度分别是5000埃/分钟和约185埃/分钟。因此对于IC1000/SUBA IV和A40垫来讲，以Cu和Ta的清除速度比为特征的Cu和Ta的清除选择率分别为33.5和27。对于A32垫，Cu清除速度约为3300-5000埃/分钟。A32和A40垫都能够有效地打磨具有钨表面的晶片。

尽管已经详细描述了本发明，但本领域技术人员应当理解，在不脱离广义形式的本发明的精神和范围的前提下，它们可以在这里进行多种修改、替换和变化。

Claims (27)

1.一种打磨垫，包括：

一个由一种材料构成的打磨体，其中上述材料是交联聚合物。

2.如权利要求1所述的打磨垫，其中上述交联聚合物是热塑泡沫。

3.如权利要求1所述的打磨垫，其中上述交联聚合物具有闭孔结构。

4.如权利要求3所述的打磨垫，其中上述交联聚合物是聚乙烯。

5.如权利要求1所述的打磨垫，其中上述打磨体包括一个基垫，上述交联聚合物形成一个位于上述基垫上的打磨表面。

6.如权利要求1所述的打磨垫，其中上述交联聚合物是具有闭孔结构的聚乙烯。

7.如权利要求1所述的打磨垫，其中上述交联聚合物的硬度在约34肖氏硬度到约60肖氏硬度范围内。

8.如权利要求1所述的打磨垫，其中上述交联聚合物对于Cu和Ta的清除速度的选择率大于约27∶1。

9.一种打磨装置，包括：

一个机械驱动的承载头；

一个打磨压板，上述承载头可定位在上述打磨压板上，从而向上述打磨压板施加一个打磨力；及

一个附着到上述打磨压板上的打磨垫，包括一个由一种材料构成的打磨体，其中上述材料是交联聚合物。

10.如权利要求9所述的打磨装置，其中上述交联聚合物具有闭孔结构。

11.如权利要求9所述的打磨装置，其中上述交联聚合物是聚乙烯。

12.如权利要求9所述的打磨装置，其中上述打磨体包括一个基垫，上述交联聚合物形成一个位于上述基垫上的打磨表面。

13.如权利要求9所述的打磨装置，其中上述交联聚合物是具有闭孔结构的聚乙烯。

14.如权利要求9所述的打磨装置，其中上述交联聚合物的硬度在约34肖氏硬度到约60肖氏硬度范围内。

15.如权利要求9所述的打磨装置，其中上述交联聚合物对于Cu和Ta的清除速度的选择率大于约27∶1。

16.一种基体打磨方法，包括：

将一个基体定位在一个打磨垫上，该基体具有至少一个位于其上的材料层，该打磨垫附着到一个打磨装置上，其中上述打磨垫包括一个由交联聚合物制成的打磨体；及

在上述打磨垫上对上述至少一个材料层进行打磨。

17.如权利要求16所述的方法，其中对上述至少一个材料层进行打磨包括打磨一个金属层。

18.如权利要求16所述的方法，其中打磨上述金属层包括打磨从包含下列各项的组中选择的层：

铜；和钨。

19.如权利要求16所述的方法，其中上述基体包括位于上述金属层下面的另一层，打磨包括清除上述金属层和清除至少一部分上述另一层，上述方法还包括通过确定上述金属层与上述另一层之间摩擦系数的变化来确定上述金属层的上述打磨的终点。

20.如权利要求16所述的方法，其中上述基体包括位于上述金属层下面的另一层，打磨包括清除上述金属层和清除至少一部分上述另一层，上述方法还包括通过确定上述金属层与上述另一层之间声音信号的变化来确定上述金属层的上述打磨的终点。

21.如权利要求16所述的方法，其中定位基体包括将位于一个半导体晶片上的基体定位在上述打磨垫上。

22.如权利要求16所述的方法，其中上述交联聚合物具有闭孔结构。

23.如权利要求16所述的方法，其中上述交联聚合物是聚乙烯。

24.如权利要求16所述的方法，其中上述打磨体包括一个基垫，上述交联聚合物形成一个位于上述基垫上的打磨表面。

25.如权利要求16所述的方法，其中上述交联聚合物是具有闭孔结构的聚乙烯。

26.如权利要求16所述的方法，其中上述交联聚合物的硬度在约34肖氏硬度到约60肖氏硬度范围内。

27.如权利要求16所述的方法，其中上述交联聚合物对于Cu和Ta的清除速度的选择率大于约27∶1。

Images