CN1768391A - 闪存器件的列译码及预充电 - Google Patents
闪存器件的列译码及预充电 Download PDFInfo
- Publication number
- CN1768391A CN1768391A CN03819817.7A CN03819817A CN1768391A CN 1768391 A CN1768391 A CN 1768391A CN 03819817 A CN03819817 A CN 03819817A CN 1768391 A CN1768391 A CN 1768391A
- Authority
- CN
- China
- Prior art keywords
- node
- storage unit
- alignment
- cls
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 42
- 238000012795 verification Methods 0.000 claims description 16
- 239000000725 suspension Substances 0.000 claims description 7
- AYNSTGCNKVUQIL-UHFFFAOYSA-N C(CCCCCCCCCCC)C=1C=CC(=C(C=1)C1=NC(=CC(=C1)N(CCN(C)C)C)C1=C(C=CC(=C1)CCCCCCCCCCCC)OC)OC Chemical compound C(CCCCCCCCCCC)C=1C=CC(=C(C=1)C1=NC(=CC(=C1)N(CCN(C)C)C)C1=C(C=CC(=C1)CCCCCCCCCCCC)OC)OC AYNSTGCNKVUQIL-UHFFFAOYSA-N 0.000 claims description 2
- 238000003491 array Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 238000007667 floating Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0491—Virtual ground arrays
Landscapes
- Read Only Memory (AREA)
Abstract
本发明说明读取存储单元的方法，和使用这些方法的存储器阵列。一组存储单元排列成具有行(X－次元)与列(Y－次元)的长方形阵列。在一行中，存储单元的源极和漏极耦接形成一线型链。一条共同的字线与该行中的每个栅极耦接。链中相邻存储单元之间的每一个节点与一条独立的列线耦接。四列Y－译码器用于选择感测操作用的列线。在感测操作中，将电压源提供给四列中的两列。预充电时，将一电负载提供给存储器阵列中的第一节点。将在同一条字线上与第一节点相隔至少一个介于其间的节点的第二节点预先充电。
Description
发明领域
本发明大致涉及一种存储单元阵列(memory cell array)，更具体的，本发明涉及一种虚拟接地架构的存储器阵列。
背景技术
本领域中一般的存储器阵列的架构是已知的。通常，存储器阵列包含多条行和列线。阵列中的行通常被称为字线(word lines)，而列被称为位线(bit lines)，但该术语是相对的。
字线和位线重叠部分称为节点(node)。在每个节点上或其附近是一个通常为某种类型晶体管的存储单元。在虚拟接地架构中，一条位线根据编程校验或读取的存储单元而可用作晶体管(存储单元)的源极或漏极线。为简化说明，“读取”可指读取操作或编程校验操作。
闪存器件使用浮栅结构的存储单元晶体管。闪存器件中的数据通过位于衬底和浮栅之间的绝缘薄膜中电荷的累积与耗尽而分别被编程或擦除。通过在晶体管施加足够的电压差以导致过量的电子累积于浮栅上，可以编程存储单元。在浮栅上累积过量的电子提高栅极上的电荷与晶体管的阈值电压。在读取周期时，晶体管的阈值电压被提高足够高过施加电压，使晶体管在读取周期时不会开启。所以，已编程的存储单元不会载送电流，表示逻辑值“0”。通过在扇区中各存储单元的晶体管施加一电压差的过程，导致各个晶体管的浮栅中过量的电子撤离该绝缘薄膜，而擦除该扇区的数据。因此，晶体管的阈值电压降至低于施加在晶体管用于读取数据的电压。在擦除状态时，电流流经晶体管。当施加读取电压时，电流经过存储单元的晶体管，代表逻辑值“1”储存在存储单元中。
当读取选定的存储单元时，将核心电压提供到相对于该存储单元的字线，以及将对应该存储单元的位线与负载连接(如叠接(cascode)或叠接放大器)。由于存储器阵列的架构，在字线上全部的存储单元都遭受到核心电压。这会沿着字线引起漏电流，而造成字线中的存储单元之间产生不希望的相互影响。如果漏电流足够大则可能会迟缓读取并导致读取选取的存储单元时发生错误。
为使存储单元间的相互影响减小且加快读取速度，可使用一种称为预充电的方法。预充电的作用是将对应欲读取的存储单元的节点旁边的节点充电(施加电负载)。更具体的，是对预定的存储单元的漏极节点旁(并且在同一条字线上)的节点预先充电。如果漏极节点与预充电节点的电压大约相同时，则预充电具有减少漏电流的功效。
预充电的问题在于很难预测需要提供多少电压给预充电节点。提供适当的预充电电压是很重要的，因为如果预充电电压设的过高或过低，则无法正确读取存储单元。但是，影响漏电流大小的因素很多，因此影响需要提供多少电压给预充电节点的因素也很多。这些因素包括温度和电源电压的变化。
另外，渐渐开始使用一种较新的存储器架构，称为镜位(mirror bit)架构。在现代的镜位架构中，每一个存储单元可储存两个位，与旧有的存储单元只储存一个位有所不同。随着多位存储单元的出现，原来用来分辨“0”和“1”的阈值电压范围现在被细分为分配给多位逻辑值的较小范围。例如，电压范围0.00至1.00可通过将“1”配置给零伏特而“0”配置给1伏特，用来储存单一个位。或者，电压范围0.00至1.00可细分为四部分：0至0.25、0.25至0.5、0.5至0.75和0.75至1.00。这四个范围可分配为“11”、“10”、“01”、“00”的逻辑值。
虽然多位存储单元能够增加信息的储存容量，但它们同时需要更精确的测量用来分辨关于存储单元状态的逻辑值。此外，储存在多位存储单元中位的式样(如00、01、10、或11)也影响漏电流的大小。所以，估算预充电电压的适当数量是很困难的，且对镜位架构而言更加困难。
发明内容
将在多个实施例中说明读取存储单元的方法，与使用这些方法的存储器阵列。在某一实施例中，在一个存储器阵列中对应于存储单元的第一节点(或位线)提供电负载。将存储器阵列中的与第一节点位于同一条字线上的第二节点(或位线)预先充电。在同一条字线中，第二节点至少与第一节点间隔有一个插入节点。
在另一实施例中，将一组存储单元排列为具有行(X-次元)和列(Y-次元)的长方形阵列。在一行中，存储单元的源极和漏极耦接形成一线型链。一条共同的字线与行中的每个栅极耦接。链中相邻存储单元之间的每一个节点与一条独立的列线耦接。四列Y-译码器用于选择感测操作(sense operations)用的列线。在感测操作中，将电压源提供给四列中的两列。能够感测一条列线上的电流来提供读取或校验的测量。
附图说明
本说明书中附带的图式用于说明本发明的实施例，并搭配说明，以解释本发明的主要原则：
图1A显示了按照本发明一个实施例的多位存储单元的示意图；
图1B显示了与图1A中多位存储单元的逻辑状态有关的阈值电压的分布；
图2A显示了本发明某一实施例中具有列线的漏极-源极串联的存储单元；
图2B显示了与漏极-源极串联中存储单元的感测操作有关的寄生电容与电阻的等效电路；
图3A显示了依照本发明一实施例的用于感测操作的四列选择；
图3B显示了依照本发明一实施例的用于读取操作的四列选择；
图3C显示了依照本发明一实施例的用于校验操作的四列选择，；
图4显示了依照本发明一实施例的存储单元阵列扇区的设计，具有参考和冗余区块操作；
图5A显示了用于依照本发明一实施例的四列Y-译码器的一列的源极选择器；
图5B显示了依照本发明一实施例的四列Y-译码器的金属位线选择部分；
图5C显示了依照本发明一实施例的四列Y-译码器的扩散位线选择部分；
图6是依照本发明一实施例的四列感测操作的流程图；
图7是依照本发明一实施例的存储器阵列一部分的代表图；
图8A是依照本发明一实施例的示范的存储单元代表图；
图8B是依照本发明一实施例的示范的镜位存储单元代表图；
图9A是显示本发明的预先充电方法的某一实施例；
图9B是显示本发明的预先充电方法的另一实施例；
图10是本发明一实施例的存储单元读取方法的流程图。
在此说明所参考的图式并非按原比例而画，除非特别注明。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易了解本发明的其它优点与功效。在其它的情况下，众所周知的方法、程序、构成要素、以及电路在此并不详加叙述，以不至于混淆本发明的特点。
以下详细说明的某些部分是通过程序、步骤、逻辑区块、处理过程、和其它符号来表示可在计算机存储器中执行的数据位操作。这些叙述与代表方式是本领域技术人员欲最有效率的将他们实质成果传达给其它同领域技术人员所使用的方法。在此将程序、计算机执行的步骤、逻辑区块以及处理过程等视为引领至某个渴望结果的本身前后一致的步骤或指令顺序。步骤是那些需要实际物理量的操作。通常，但非必须，这些数量的具体形式采用能够在计算机系统中被储存、传送、结合、比较，以及其它操作的电子或磁性信号的形式。主要是因为常用的关系，已经证明以位、值、组件、符号、文字、术语、数字等来称呼这些信号比较方便。
但是应注意的是这些和类似的名词应与之适合的物理量关连，并且仅为该些数量的方便的用语。除非以下的叙述有明确的声明，贯穿本发明的叙述用语如“选定”、“感测”、“提供”、“预先充电”等，是指计算机系统或类似电子计算机装置中的动作与过程，将计算机系统寄存器中物理(电子)量所代表的数据操作或转换为计算机系统存储器或寄存器或其它类似的数据储存、传送或显示装置中以类似的物理量所代表的其它数据。
Y-译码系统和方法
图1A显示了具有栅极105、源极115和漏极110的多位存储单元100的示意图。该存储单元储存左位125(XL)和右位120(XR)。为了感应存储单元中的位状态，源极115耦合接地，并且将一电压源提供给漏极110，同时将电压提供给栅极105。
图1B显示了分别与图1A中多位存储单元100的逻辑状态“11”、“10”、“01”、“00”有关的阈值电压的分布150、155、160、和165。X轴代表阈值电压(Vt)，而Y轴代表具有特定阈值电压的存储单元数量(N)。在多位存储单元中，增加操作电压范围的区分部分会增加感测正确性的需求，以便分辨存储单元的间的逻辑状态。
图2A显了示本发明某一实施例中具有16个存储单元(0至15)和17条列线(CL00至CL16)的漏极-源极串210。该串中的存储单元的栅极连接至一共同字线205。每一个存储单元的漏极与其相邻存储单元的源极相连，而每一个存储单元的源极与其相邻的另一个存储单元的漏极相连。漏极-源极串是一个阵列中存储单元的一行的一部分，阵列中通常具有伪存储单元(图中未显示)，用于提供行中开头及结尾正确的负载，而非用作储存读取。列线(CL00至CL16)分别与相邻的存储单元间的漏极-源极节点耦接。
图2B显示了与图2A中漏极-源极串210中存储单元的感测操作相关的寄生电容与电阻的等效电路。在此范例中，存储单元1的源极接地，且电压VD提供给其漏极。漏极-源极串中的相邻存储单元形成RC网络，其取决于相邻存储单元的状态和存储单元的物理结构以及它们的互相连接。图中另显示并联电容240和串联电阻245。并联电容和串联电阻实际上是有限的值。被感测的存储单元也具有电阻235。
为了决定存储单元1的状态必须感测电流i2。这通常是通过感测由电压源VD所提供的电流i1而达成。从图2B中可见，寄生电阻与电容造成错误电流i4和i5。错误电流可能是与电容充电有关的瞬时电流，或者与电阻有关的稳态电流。一般来说，i4比i5较令人担心，因为和i5电流路径比较起来，接地的源极S拥有非常小的通路电阻(pathresistance)。
图3A显示了根据本发明一实施例中用于存储单元1中感测操作的四列选择器。要在存储单元1上执行读取或校验的操作，选择相邻于存储单元1的两条列线(CLS1、CLS2)和另外两列线(CLS3、CLS4)。CLS1、CLS2用于为存储单元1提供基本的感测电流，而CLS3和CLS4与一电压源同时使用于减少图2B中错误电流i4。
图3B显示了根据本发明一实施例中耦接用于读取操作的四列选择和电压源。当读取操作时，图3A中的CLS1与地耦接，而CLS2与一电压源V1耦接。CLS3与一电压源V2耦接而CLS4可以浮接。电压源V1最好是在1.2至1.4伏特范围。电压源V2和V1等值，且也最好在1.2到1.4伏特范围内。通常，电压源V1具有相关的感测放大器，用于测量来自电源V1的电流。
在本发明的一个实施例中，电压源V1和V2是一个并且相同，电流传感器与连接选定的列线CLS2的路径相连。因此，使用具有两条分支的单一电压源，其中一分支与电流传感器相连。
由于V2提供给与V1所提供的列线紧邻的列线，中间只隔着一个存储单元2，V2能掩蔽与漏极-源极串其它存储单元相关的寄生成分。除了V1以外的V2的应用能使寄生电容快速的充电，所以能减少执行读取操作所需的时间。
一般而言，在读取操作期间，该第四选择的列线CLS4允许浮接。然而，除了将CLS3耦接到V2以外，也可将CLS4耦接到V2，而获得进一步改善的速度。
图3C显示了根据本发明一实施例中用于校验操作的四列选择。要执行校验操作时，图3A中的CLS1接地，以及CLS2与一电压源V1耦接。CLS4与一电压源V2耦接而CLS3可以浮接。电压源V1最好在1.2到1.4伏特范围内。电压源V2和电压源V1等值，且最好也在1.2到1.4伏特范围内。
对照前述的读取操作，在校验操作时，V1和V2并不提供给相邻的列线。因为校验操作须加强准确度(相对于速度)。实际操作时，V1和V2的值会有少许不同，将造成小量的稳态错误电流。在读取操作时，该错误电流可被忽略，因为瞬时错误电流是主要关注的。通过将电压源V2提供给CLS4而让CLS3浮接，可在V1和V2之间达到较大的有效电阻，从而减低因为V1和V2的值不同所造成的任何错误电流。
图4显示了存储器阵列扇区布置400的例子。扇区405包括形成核心存储器阵列的I/O(输入/输出)区块的I/O0至I/O15，参考区块415和420和冗余区块425。如图所示，冗余区块可以物理地与其它扇区分开。每一个I/O区块410包含有四个子I/O 430，各具有16个存储单元的宽度。每个子I/O(w0、w1、w2、w3)具有一个相关的字数(00、01、10、11)。因此，对16个存储单元的字长来说，每个I/O区块为四个字(或64存储单元)宽。参考区块415和420，以及冗余区块425皆为16个存储单元宽。所以，扇区405的宽度基本单位(unit)为16个存储单元，且具有16个存储单元的可编址(addressable)宽度的共同译码器架构可用来寻址各个区块。总共所需的译码器数量为67个，其中64个是给16个I/O区块I/O0至I/O15，2个译码器给参考区块415和420，以及1个译码器给冗余区块425。扇区405的全部宽度为1072个存储单元，并且可具有宽度一半的高度，例如504个存储单元高。
图5A显示了用于根据本发明一实施例中四列Y-译码器中一列的源极选择器。晶体管开关的接地503由输入BSG(n)所控制。当BSG(n)确立时，选择器的输出YBL(n)与地耦接。输入BSD(n)控制第一电压源501。当BSD(n)确立时，选择器的输出YBL(n)与第一电压源耦接。输入BSP(n)控制第二电压源502。当BSP(n)确立时，选择器的输出YBL(n)与第二电压源耦接。当BSG(n)、BSD(n)、和BSP(n)皆为低时，允许输出YBL(n)浮接。
图5B显示了根据本发明一实施例中四列Y-译码器的金属位线选择部分。YBL(0)、YBL(1)、YBL(2)、和YBL(3)与图5A所示的源极选择器的输出YBL(n)耦接，并分支成两个开关金属位线脚，由选择器CS(7:0)所控制。八个金属位线MBL(0)至MBL(7)由选择器CS(7:0)所控制。
图5C显示了根据本发明一实施例中四行Y-译码器的扩展位线选择部分。这部分与图5B中一半的输出耦接，而类似的部分与另一半输出耦接。金属位线MBL(0)至MBL(3)的每一条线由两个开关扩展位线所终止，并与漏极-源极串505的一个漏极-源极节点耦接。每一个输入SEL(0)至SEL(7)控制扩展位线(列线)520至527。图5A、图5B和图5C中组件结合成为四列Y-译码器，用于从16个存储单元宽的子I/O中选出四列。
图6显示了在根据本发明一实施例的漏极-源极串的存储单元中执行四列感测操作的流程图。在步骤605中，选取一条与存储单元相关联的第一列线，并将其与地耦接。这条列线通常是该存储单元的源极。在步骤610中，选取一条第二列线，并将其与第一电压源耦接。这第二列线通常与该存储单元的漏极耦接。步骤615中，选取一条第三列线，并将其与第二电压源耦接，可与或不与第二列线相邻。步骤620中，选取一条第四列线，并让其浮接。第四列线可与或不与第二列线相邻。当读取操作时，第三列线最好与第二列线相邻，当校验操作时，第四列线最好与第二列线相邻。步骤620中，感测来自第一电压源的电流。
读取存储单元的预先充电方法
图7是根据本发明一个实施例中存储器阵列700一部分的代表图。在图7中，为使说明及描述简单，只描述单一条字线740和数条位线730、731、732。但本领域技术人员都了解，一个存储器阵列实际上使用不同数目的字线和位线。也就是说，存储器阵列700实际上还会向左和右以及水平和垂直延伸(左、右、水平和垂直为相对方向)。另外也应了解本发明只描述存储器阵列的部分组件，也就是一个存储器阵列实际上可包含在此描述以外的其它组件。例如，在一个实施例中，存储器阵列700使用一个虚拟接地架构。在虚拟接地架构中，位线可作为源极或漏极，根据所读取的存储单元(或所校验的程序)而定。
电源(电压源760)可和字线740耦接，而负载(以叠接750为例)可与位线730至732耦接。位线730至732大致上相互平行，且字线740大致与字线成直角。字线740和位线730至732分别在多个节点710、711、和712上重叠。与这些节点对应的是多个存储单元720、721、和722。即，在此实施例中，存储单元720对应节点710，存储单元721对应节点711，以及存储单元722对应节点712。还描述一存储单元723与另一节点(并无图标)对应。存储单元720至723可为单一位存储单元如图8A中的存储单元800，或为镜位存储单元如图8B中的存储单元850。
图8A是依照本发明一实施例的示范的存储单元800的代表图。在此实施例中，存储单元800为浮栅的存储单元，包括其中形成有源极和漏极区的衬底810。通常存储单元800也包括第一氧化物层820a、储存元件830(如浮栅)、第二氧化物层820b和控制栅极840。在此实施例中，储存元件830用于储存单一位。存储单元如存储单元800是本领域熟知的。
图8B是根据本发明一实施例的示范的镜位存储单元850的代表图。在此实施例中，镜位存储单元850包括衬底860、第一氧化物层870a、储存元件880(如浮栅)、第二氧化物层870b和控制栅极890。与图8A的存储单元800不同之处在于，存储单元800以有区别的源极和有区别的漏极的不对称晶体管为基础，而镜位存储单元850则以具有类似(可选择)的源极和漏极的不对称晶体管为基础。并且，镜位存储单元850设计可让位储存在储存元件880其中的一边或两边。详细的来说，当电子储存在储存元件880的其中一边时，它们会留在一边且不会移到储存元件的另一边。所以，在此实施例中，每一个存储单元可储存两个位。
图9A是描述本发明的预先充电方法的实施例。在此实施例中，将一条至少与漏极位线(如位线730)相隔一条位线的位线(如位线732)预先充电。即，根据本发明的此实施例，在漏极位线和预先充电位线之间至少隔有一条位线(如位于线731)。虽然在此描述预先充电位线处于相对漏极位线的单一方向，但应了解到，预先充电位线可位于沿着字线740的任一方向。
图9A的为了读取或编程校验选定的存储单元(如存储单元720)的预先充电方法按下列来实施。(为使说明简单，读取可指读取操作或编程校验操作)。为了读取存储单元720，位线729作为源极位线而位线730作为漏极位线。电负载(如叠接(cascode))与对应存储单元720的节点710(位线730)连接。为了减少漏电流，将位线732预先充电，该位线732和位线730(节点710)至少相隔一条介于其中的位线(或节点)。在一个实施例中，预先充电电压在约1.2到1.4伏特之间的范围；但是，也可使用其它的预先充电电压。例如，可考虑预先充电电压1.5伏特。大体来说，预先充电电压尽量在可实际达成的条件下与漏极节点的电负载(如节点710)相匹配。其它可影响预先充电电压的大小的因素包含将要实施的感测设计以及感测设计对叠接和其它周边电路的影响。
在其它实施例中，与位线730距离更远的位线可被预先充电。换句话说，可将一条与位线730至少间隔一条以上(例如，两条或更多)的位线或节点预先充电，替代对位线732预先充电。预先充电位线距离漏极位线多远是有限制的。当选择预先充电位线和漏极位线之间的距离时应考虑至少两个因素。其一是，当预先充电位线离漏极位线越远时，预先充电位线对选定节点的影响会减少。所以，当预先充电位线距离选定节点过远时不会对漏电流产生足够重要的影响。另一考虑因素是存储器阵列的架构。例如，在镜位架构中，将存储单元四个一组的读取(译码)。这可以对预先充电位线和漏极位线的间的距离造成限制。根据这些因素，预先充电位线和漏极位线之间的距离可考虑最多五条位线(节点)。但是本发明的特点的应用，在全部的实施例中，预先充电位线和漏极位线的间的距离可不限于最多五条位线(节点)。
图9B是描述本发明的预先充电方法的另一实施例。在此实施例中，将多个位线(如位线731和732)或节点(如节点711和712)预先充电。注意，在概括的意义下，预先充电位线中至少一条与漏极位线相隔一条介于其间的位线(节点)。
在另一替代实施例中，可使用其它预先充电方法。例如，可将多于两条位线预先充电。并且，不连贯的位线可预先充电。再者，当多条位线预先充电时，每一条预先充电位线可通过一个或一个以上介于其间的节点或位线与预定节点相隔。另外，针对多条预先充电位线，可将预定节点的两边中任一边上的位线预先充电。同样地，在概括的意义下，预先充电位线中至少一条与选择的节点相隔一条介于其间的节点(或位线)。
在将多条位线预先充电的实施例中，将同样的预先充电电压施行在每一条位线。在另一个这样的实施例中，将不同的预先充电电压施行在一条或一条以上的位线。
图10是本发明一个实施例的存储单元读取(或编程校验)方法的流程图1000。虽然流程图1000揭示特定的步骤，但这些步骤仅为范例。即本发明也适合于执行流程图1000所揭示步骤之外或其修改的步骤。本发明的步骤在执行时可与揭示的顺序有所不同，且流程图1000的步骤并不一定需要按照描述的顺序来执行。一般来说，流程图1000的步骤1010和1020实质上可同时实施，虽然他们也可在不同的时间实施。
在步骤1010中，将电负载提供给与一个将要读取(或编程校验)的选定存储单元对应的第一节点或位线(如漏极位线)。该负载可使用叠接。在步骤1020中，将与第一节点或位线位于同一条字线上的至少另一(第二)节点或位线预先充电。第二节点或位线与第一节点或位线分隔至少一条位于同一条字线上介于其间的节点，或位于存储器阵列中的至少一条位线。如上述提及，可用多种预先充电方式将一个以上的位线(节点)预先充电，并且每一个预先充电位线(节点)的预先充电电压可以相同或不同。
通过对与选定存储单元相隔至少一条位线或节点的位线或节点预先充电，可减少漏电流的大小。所以，本发明的实施例提供一种方法与装置，能够将存储单元之间的漏电流减少并可能地减到最小。再者，使用根据本发明的多个实施例所描述的预先充电方法，将预先充电电压与漏极线上电压相匹配以减少漏电流变得较不重要。换句话说，可更自由地选择预先充电电压。另一附加的好处是减少了选定的存储单元对预先充电电压变更的敏感性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明于揭示的精准形态，且可按照本发明的说明进行修饰与改变。实施例是根据能为本发明的精神即实际应用作最佳解释而选择及说明，并使任何本领域技术人员可最有效的利用本发明和其多种实施例与多种变更以适用于特定的用途。本发明的权利保护范围，应如后述的权利要求及其等效所列。
Claims (10)
1.一种用于对非易失性存储单元的状态执行感测操作的方法，该非易失性存储单元属于多个架构成漏极-源极串的非易失性存储单元，该方法包括：
选取第一列线并将其与地耦接(605)；
选取与该第一列线相邻的第二列线并将该第二列线与第一电压源耦接(610)；
选取第三列线并将其与第二电压源耦接(615)；
选取第四列线并允许其浮接(620)；以及
感测该第一电压源所提供的电流(625)。
2.如权利要求1的方法，其中该选定的第一列线(CLS1)与该选定的第二列线(CLS2)相邻，该选定的第三列线(CLS3)与该选定的第二列线(CLS2)相邻，并且也与该选定的第四列线(CLS4)相邻。
3.如权利要求1的方法，其中该选定的第一列线(CLS1)与该选定的第二列线(CLS2)相邻，该选定的第四列线(CLS4)与该选定的第二列线(CLS2)相邻，并且也与该选定的第三列线(CLS3)相邻。
4.如权利要求1的方法，其中该感测操作是读取操作。
5.如权利要求1的方法，其中该感测操作是校验操作。
6.一种读取存储单元的方法，该方法包括：
将电负载施加在存储器阵列(700)中的第一节点(710)，该第一节点对应该存储单元(1010)；以及
将该存储器阵列中的第二节点(712)预先充电，该第二节点与第一节点在同一条字线(740)上，其中该第二节点与该第一节点在同一条字线(1020)上相隔至少一个介于其间的节点(1020)。
7.如权利要求6的方法，其中该第二节点在离开该第一节点两个到五个节点的范围内。
8.如权利要求6的方法，其中该预先充电包括：
将一范围在1.2至1.5伏特内的电压提供给该第二节点。
9.如权利要求6的方法，其中该存储单元利用镜位架构，其中在该存储单元中储存两个位数据。
10.如权利要求6的方法，还包括：
将该存储器阵列中的第三节点(711)预先充电，其中将该字线上一个以上的节点预先充电。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/226,912 | 2002-08-22 | ||
| US10/226,912 US6771543B2 (en) | 2002-08-22 | 2002-08-22 | Precharging scheme for reading a memory cell |
| US10/243,315 | 2002-09-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1768391A true CN1768391A (zh) | 2006-05-03 |
Family
ID=31887342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN03819817.7A Pending CN1768391A (zh) | 2002-08-22 | 2003-06-10 | 闪存器件的列译码及预充电 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6771543B2 (zh) |
| CN (1) | CN1768391A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101105976B (zh) * | 2006-07-14 | 2010-06-09 | 旺宏电子股份有限公司 | 从非易失性存储器读取数据的方法及装置 |
| CN111370041A (zh) * | 2020-03-24 | 2020-07-03 | 上海华虹宏力半导体制造有限公司 | 用于低电压的列译码电路 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7324376B2 (en) * | 2004-09-09 | 2008-01-29 | Macronix International Co., Ltd. | Method and apparatus for operating nonvolatile memory cells in a series arrangement |
| US7307888B2 (en) * | 2004-09-09 | 2007-12-11 | Macronix International Co., Ltd. | Method and apparatus for operating nonvolatile memory in a parallel arrangement |
| US7327611B2 (en) * | 2004-09-09 | 2008-02-05 | Macronix International Co., Ltd. | Method and apparatus for operating charge trapping nonvolatile memory |
| US7170785B2 (en) * | 2004-09-09 | 2007-01-30 | Macronix International Co., Ltd. | Method and apparatus for operating a string of charge trapping memory cells |
| US7345920B2 (en) * | 2004-09-09 | 2008-03-18 | Macronix International Co., Ltd. | Method and apparatus for sensing in charge trapping non-volatile memory |
| US7327607B2 (en) * | 2004-09-09 | 2008-02-05 | Macronix International Co., Ltd. | Method and apparatus for operating nonvolatile memory cells in a series arrangement |
| US7218563B1 (en) | 2005-11-18 | 2007-05-15 | Macronix International Co., Ltd. | Method and apparatus for reading data from nonvolatile memory |
| US7272038B2 (en) * | 2005-12-09 | 2007-09-18 | Macronix International Co., Ltd. | Method for operating gated diode nonvolatile memory cell |
| US7283389B2 (en) * | 2005-12-09 | 2007-10-16 | Macronix International Co., Ltd. | Gated diode nonvolatile memory cell array |
| US7888707B2 (en) * | 2005-12-09 | 2011-02-15 | Macronix International Co., Ltd. | Gated diode nonvolatile memory process |
| US7491599B2 (en) * | 2005-12-09 | 2009-02-17 | Macronix International Co., Ltd. | Gated diode nonvolatile memory process |
| US7269062B2 (en) * | 2005-12-09 | 2007-09-11 | Macronix International Co., Ltd. | Gated diode nonvolatile memory cell |
| US20080059768A1 (en) * | 2006-07-06 | 2008-03-06 | Macronix International Co., Ltd. | Method and Apparatus for Communicating a Bit Per Half Clock Cycle over at Least One Pin of an SPI Bus |
| US7995384B2 (en) * | 2008-08-15 | 2011-08-09 | Macronix International Co., Ltd. | Electrically isolated gated diode nonvolatile memory |
| US8213234B2 (en) * | 2009-10-09 | 2012-07-03 | Macronix International Co., Ltd. | Current sink system for source-side sensing |
| US8064263B2 (en) * | 2009-10-09 | 2011-11-22 | Macronix International Co., Ltd. | Current sink system for source-side sensing |
| US8149627B2 (en) * | 2010-03-02 | 2012-04-03 | Macronix International Co., Ltd. | Current sink system based on sample and hold for source side sensing |
| US8471328B2 (en) | 2010-07-26 | 2013-06-25 | United Microelectronics Corp. | Non-volatile memory and manufacturing method thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3608919B2 (ja) * | 1997-10-07 | 2005-01-12 | シャープ株式会社 | 半導体記憶装置 |
| US6081456A (en) * | 1999-02-04 | 2000-06-27 | Tower Semiconductor Ltd. | Bit line control circuit for a memory array using 2-bit non-volatile memory cells |
| JP3709132B2 (ja) * | 2000-09-20 | 2005-10-19 | シャープ株式会社 | 不揮発性半導体記憶装置 |
-
2002
- 2002-08-22 US US10/226,912 patent/US6771543B2/en not_active Expired - Lifetime
-
2003
- 2003-06-10 CN CN03819817.7A patent/CN1768391A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101105976B (zh) * | 2006-07-14 | 2010-06-09 | 旺宏电子股份有限公司 | 从非易失性存储器读取数据的方法及装置 |
| CN111370041A (zh) * | 2020-03-24 | 2020-07-03 | 上海华虹宏力半导体制造有限公司 | 用于低电压的列译码电路 |
| CN111370041B (zh) * | 2020-03-24 | 2022-06-21 | 上海华虹宏力半导体制造有限公司 | 用于低电压的列译码电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040037137A1 (en) | 2004-02-26 |
| US6771543B2 (en) | 2004-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1768391A (zh) | 闪存器件的列译码及预充电 | |
| CN109427397B (zh) | 基于子块位置操作存储器装置的方法和相关存储器系统 | |
| US7952958B2 (en) | Non-volatile semiconductor storage system | |
| KR101939234B1 (ko) | 메모리 장치, 메모리 시스템 및 상기 메모리 장치의 독출 전압의 제어 방법 | |
| CN102341865B (zh) | Nand闪存装置的编程方法 | |
| CN101849264B (zh) | 响应于降级控制存储器装置 | |
| CN100590743C (zh) | 具有锁存器的非易失性存储器装置 | |
| KR100819102B1 (ko) | 개선된 멀티 페이지 프로그램 동작을 갖는 불휘발성 반도체메모리 장치 | |
| CN103165170B (zh) | 一种集成电路及其操作方法 | |
| CN1427419A (zh) | 非易失性半导体存储器和操作方法 | |
| US20060239076A1 (en) | Non-volatile memory electronic device with nand structure being monolithically integrated on semiconductor | |
| KR101829208B1 (ko) | 반도체 메모리 장치의 동작 방법 | |
| CN102132351A (zh) | 非易失性存储器和斜下降编程的方法 | |
| CN1465072A (zh) | 非易失性存储器中的导引门和位线分隔 | |
| KR100592743B1 (ko) | 비휘발성 반도체 기억 장치 | |
| US5412609A (en) | Nonvolatile semiconductor memory device | |
| EP1297529A2 (en) | Block-level read while write method and apparatus | |
| CN101685676A (zh) | 确定存储器页状况 | |
| KR20190099624A (ko) | 메모리 장치 | |
| EP1160795A1 (en) | Reference cells matrix structure for reading data in a nonvolatile memory device | |
| CN1691197A (zh) | 具有低的及固定的预充电负载的存储器 | |
| JPH10275484A (ja) | 不揮発性半導体記憶装置 | |
| US7142454B2 (en) | System and method for Y-decoding in a flash memory device | |
| TWI836661B (zh) | 記憶體 | |
| KR102690877B1 (ko) | 큰 검색어를 위한 콘텐츠 어드레스 지정 가능 메모리 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |