CN1764174B - 具有重叠滤波器簇的均衡器及其方法 - Google Patents

具有重叠滤波器簇的均衡器及其方法 Download PDF

Info

Publication number
CN1764174B
CN1764174B CN200510108666XA CN200510108666A CN1764174B CN 1764174 B CN1764174 B CN 1764174B CN 200510108666X A CN200510108666X A CN 200510108666XA CN 200510108666 A CN200510108666 A CN 200510108666A CN 1764174 B CN1764174 B CN 1764174B
Authority
CN
China
Prior art keywords
filter
signal
bunch
stored
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200510108666XA
Other languages
English (en)
Other versions
CN1764174A (zh
Inventor
田贤培
金度翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1764174A publication Critical patent/CN1764174A/zh
Application granted granted Critical
Publication of CN1764174B publication Critical patent/CN1764174B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H04N5/211—Ghost signal cancellation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0264—Filter sets with mutual related characteristics
    • H03H17/0266—Filter banks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03535—Variable structures
    • H04L2025/03547—Switching between time domain structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03681—Control of adaptation
    • H04L2025/03687—Control of adaptation of step size

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

提供了一种可以使用重叠的滤波器簇(bank)来减少信号失真均衡器以及用于该均衡器的方法。所述均衡器可以包括滤波器电路和滤波器控制电路。所述均衡器及其方法可以减少滤波的信号中的失真。

Description

具有重叠滤波器簇的均衡器及其方法
技术领域
本发明的示例实施例涉及可用于通信系统中的均衡器及其方法。
背景技术
均衡器可以是信号处理器，其可用于各种类型的信号发送和接收系统(例如通信、广播、数据存储、和/或用于军事目的)，并且可用于补偿输入到各种信号发送和接收系统的信号或从其中输出的信号的失真。可以是均衡器的元件的滤波电路可以例如通过抑制经由一个或多个路径输入到通信系统的信号或从其中输出的信号的延迟引起的信道噪声和/或失真，以改善通信系统的性能。滤波电路可以使用滤波系数来抑制信道噪声和/或失真。滤波系数的值可以根据经由主数据信号(例如，延迟的信号的)上和/或下频率分配的信道估计信息和/或噪声信号来确定。对应于噪声信号的滤波系数可以被设定为可被用来抑制各个噪声信号的值。
图1是传统均衡器10的方框图。参考图1，传统均衡器10可以包括滤波器电路11、限幅器12、系数发生器13、和操作电路14。滤波器电路11可以包括前馈滤波器31、反馈滤波器32和加法器33。前馈滤波器31可以包括滤波器抽头F1至FG(其中G是整数)和加法器51。反馈滤波器32可以包括滤波器抽头P1至PG(其中G是整数)和加法器52。滤波器抽头F2至FG和P1至PG可以包括数据缓冲器41、系数电路42、和乘法器43。系数电路42可以包括乘法器44和系数缓冲器45。滤波器抽头F1可以不包括数据缓冲器。操作电路13可以包括误差计算电路21和乘法器22。
系数发生电路14可以基于输入数据信号Din来估计信道变化，并且可以基于所估计的信道变化来产生滤波系数Co1至Co(2G)(其中G是整数)。输入数据Din可以包括主数据信号和噪声信号。噪声信号可以是延迟的主数据信号，它可以在沿着多条路径发送主数据信号时产生。系数发生电路14可以产生滤波系数Co1至Co(2G)，其可以偏移噪声信号以便抑制噪声信号。前馈滤波器31的滤波器抽头F1至FG以及反馈滤波器32的滤波器抽头P1至PG可以例如使用滤波系数Co1至Co(2G)来抑制包含在输入数据信号Din中的噪声信号。
不太精确的信道估计可能导致异常滤波系数，该异常滤波系数的值不能等于零但是可以基本上接近于在几乎未定位主数据信号或噪声信号的滤波器抽头的系数缓冲器中产生的零。异常滤波系数可能导致输出数据信号Dout的失真并且/或者可能降低滤波器电路11的收敛速度。异常滤波系数可以具有比正常滤波系数更小的值。为了减小可能输出数据信号Dout失真的可能性，传统的均衡器可以将具有小于阈值的值的滤波系数一律设定为零。然而，信道估计信息可能仍不精确，并且主数据信号和噪声信号的位置和/或大小可能不同于信道估计信息。在沿着信号可能可变地传播的随时间变化的多径上，主数据信号和噪声信号的位置和/或大小可能经常变化。例如，主数据信号可以从滤波器抽头F2移动到滤波器抽头F4，并且主数据信号的大小可能增加或减少。主数据信号或者噪声信号可以从一个滤波器抽头移动到另一个滤波器抽头。如果具有比阈值更小的值的滤波系数一律被设定为零，则主数据信号期望移动的滤波器抽头的滤波系数也可以被错误地设定为零。这可能极大地恶化由滤波器电路11获得的滤波结果。
可以根据操作数据S来更新存储在滤波器抽头F1至FG和P1至PG的系数缓冲器45中的滤波系数。可以通过操作电路13和输入数据信号的符号数据(未示出)来获得操作数据S，并且滤波器抽头F1至FG和P1至PG的系数缓冲器45可以存储所更新的滤波系数。例如，如果CN对应于当前滤波系数以及CN+1对应于将被更新的随后的滤波系数，则随后的滤波系数CN+1可以由等式(1)来表示：
CN+1＝CN+μE·dx     ...(1)
其中μ是步长系数，E是误差数据，dx是输入数据信号Di的一个符号数据，并且μE与操作数据S相同或基本相同。随后的滤波系数CN+1可以与步长系数μ成比例。当步长系数μ增加时，滤波器电路11跟踪信道变化的速度可能增加，并且在由滤波器电路11滤波的信号中剩余的误差数量可能减少。步长系数μ可以与在滤波器电路11中目前操作的滤波器抽头的数量成反比。也就是，当在滤波器电路11中操作的滤波器抽头的数量增加时，步长系数μ可以减少。或者，在滤波器电路11中操作的滤波器抽头的数量越少，则步长系数μ越大。如果图1的传统均衡器中的全部或者基本全部的滤波器抽头F1至FG和P1至PG一直或者基本一直操作，则步长系数μ的大小可能存在限制。如果滤波器电路11中包含的滤波器抽头的数量减小以便增加步长系数μ，则滤波器电路11在延长的延迟周期之后不能滤波输入到其的噪声信号，这可能极大地恶化滤波器电路11的滤波性能。
发明内容
本发明的示例实施例(例如均衡器及其方法)可以例如通过选择性地操作重叠滤波器簇的系数缓冲器来减少滤波的信号中的失真和/或可以增加或减小步长系数。
根据本发明的均衡器的示例实施例可以包括滤波电路和滤波器控制电路。滤波器电路可以具有重叠的滤波器簇结构，用于响应多个控制信号而存储输入到它的多个滤波系数中的至少一个，响应至少一个存储的滤波系数、操作数据和限幅符号数据而滤波输入数据信号，并输出输出数据信号。滤波器控制电路，用于将存储在滤波器电路中的滤波系数与阈值进行比较，并且基于所述比较而产生多个滤波器控制信号。存储在滤波器电路中的滤波系数的数量根据多个控制信号的状态而增加或减少。
在本发明的示例实施例中，均衡器还可以包括限幅器、系数产生电路和操作电路。限幅器，用于限幅输出数据信号，输出被限幅的输出数据信号作为限幅符号数据，并且确定输出数据信号的电压电平；系数产生电路，用于响应输入数据信号而估计信道变化，并且根据所估计的信道变化而产生滤波系数和步长系数；和操作电路，用于根据输出数据信号、限幅符号数据、和步长系数来产生操作数据。
在本发明的示例实施例中，所述滤波器电路可以包括前馈滤波器、反馈滤波器和主加法器。前馈滤波器，用于响应滤波器控制信号而存储至少一个滤波系数，根据至少一个所存储的滤波系数和操作数据而滤波输入数据信号，并且输出第一滤波信号；反馈滤波器，用于响应滤波器控制信号而存储至少一个滤波系数，根据所存储的滤波系数和操作数据来滤波限幅符号数据，并且输出第二滤波信号；和主加法器，用于相加第一和第二滤波信号，并且输出输出数据信号。
在本发明的示例实施例中，所述前馈滤波器和所述反馈滤波器可以进一步包括多个滤波器簇，其至少部分地相互重叠，其中每个滤波器簇包括：由相应滤波器簇和与该相应滤波器簇相邻的滤波器簇共享的独立滤波器抽头和重叠滤波器抽头。
在本发明的示例实施例中，可以根据操作数据和输入数据信号或者操作数据和限幅符号数据来更新所述滤波器系数，并且所述滤波器簇对所更新的滤波系数和输入数据信号或者所更新的滤波系数和限幅符号数据进行操作，并且输出操作结果
在本发明的示例实施例中，每个独立滤波器抽头包括：响应相应控制信号而使能或禁能并且当使能时存储相应滤波器系数的系数缓冲器；和每个重叠滤波器抽头包括：响应一对控制信号中的至少一个而使能或禁能并且当使能时存储相应滤波系数的系数缓冲器。
在本发明的示例实施例中，每个滤波器簇中包含的所有和基本所有的系数缓冲器同时响应相应的控制信号或者一对控制信号中的至少一个而全部使能或禁能。
在本发明的示例实施例中，至少第一对控制信号被施加到共享一组重叠滤波器抽头的两个相邻滤波器簇的两组独立滤波器抽头的至少第一集合。
在本发明的示例实施例中，其中所述滤波器控制电路还包括：至少第一和第二滤波器控制电路，用于将所存储的滤波系数与阈值进行比较，并且根据比较结果产生至少第一和第二滤波器控制信号。
在本发明的示例实施例中，所述第一滤波器控制电路将至少所存储的滤波系数的第一部分与阈值进行比较，并且所述第二滤波器控制电路将至少所存储的滤波系数的第二部分与阈值进行比较。
在本发明的示例实施例中，所述第一滤波器控制电路包括用于将至少所存储的滤波系数的第一部分与阈值进行比较的多个簇控制电路，和所述第二滤波器控制电路包括用于将所存储的滤波系数的至少第二部分与阈值进行比较的多个簇控制电路。
在本发明的示例实施例中，如果至少一个所存储的滤波系数大于阈值，则簇控制电路可以使能相应的控制信号，从而可以同时使能包含在相应滤波器簇中的全部或者基本全部的系数缓冲器。
在本发明的示例实施例中，其中每个簇控制电路包括：第一复用器(multiplexer)，用于响应系数选择信号而输出存储在每个滤波器簇中的存储的滤波系数；比较器，用于将从第一复用器接收的滤波系数与阈值进行比较，并且输出比较信号；和输出电路，用于相加比较信号，并且响应输出选择信号而输出相应的滤波器控制信号。
在本发明的示例实施例中，其中所述输出电路包括：第二复用器，用于响应输出选择信号而选择标志信号和第一缓冲器信号之一，并且输出所选择的信号作为相应滤波器控制信号；第一缓冲器，用于存储从第二复用器输出的所选择的信号，并且输出所存储的信号作为第一缓冲器信号；加法器，用于相加比较信号和第二缓冲器信号，并且输出总和作为标志信号；和第二缓冲器，用于存储标志信号，并且输出所存储的标志信号作为第二缓冲器信号。
在本发明的示例实施例中，如果输出选择信号被禁能，则第二复用器选择第一缓冲器信号，并且输出所选择的第一缓冲器信号作为相应滤波器控制信号，如果输出选择信号被使能，则第二复用器选择标志信号，并且输出所选择的标志信号作为相应的滤波器控制信号，和如果第一复用器输出存储在相应的滤波器簇的系数缓冲器中的全部或基本全部滤波系数，则使能输出选择信号。
在本发明的示例实施例中，每个簇控制电路可以包括比较器和输出电路。比较器，用于比较所存储的滤波系数和阈值，并且输出多个比较信号，和输出电路，用于响应比较信号而输出相应滤波器控制信号。
在本发明的示例实施例中，如果所存储的滤波系数之一大于阈值，则每个比较器使能相应的比较信号，所述输出电路包括选择器，用于如果至少一个比较信号被使能则使能相应的控制信号，和如果相应的控制信号被使能，则相应的滤波器簇的全部或基本全部系数缓冲器被全部同时使能。
在本发明的示例实施例中，所述第一和第二滤波器控制电路包括：多个簇控制电路，用于将存储在每个滤波器簇的缓冲器中的滤波系数与阈值进行比较，并且输出比较信号；和多个选择器，用于响应比较信号和控制信号而输出控制信号。
在本发明的示例实施例中，可以根据信道估计信息而产生所述控制信号，所述信道估计信息是通过外部信道估计装置、根据输入数据信号获得的。
本发明的另一示例实施例提供了一种均衡方法。根据本发明示例实施例的均衡方法可以包括：响应至少一个控制信号将输入到滤波电路的多个滤波系数中的至少一个进行存储；响应至少一个存储的滤波系数、操作数据和限幅符号数据而滤波输入数据信号；和输出输出数据信号；在该均衡方法的示例实施例中，所述控制信号是基于所存储的滤波系数与阈值的比较而产生的，并且所存储的滤波系数的数量根据控制信号的状态而增加或减少。
在本发明的另一示例实施例中，一种滤波器控制电路可以包括多个簇控制电路和多个选择器。多个簇控制电路，用于将存储在与多个滤波器簇中的每一个相关联的缓冲器中的滤波系数与阈值进行比较，并且输出比较信号；和多个选择器，用于响应比较信号和所述控制信号而输出控制信号。
在本发明的另一示例实施例中，一种簇控制电路包括第一复用器、比较器和输出电路。第一复用器，用于响应系数选择信号而输出存储在多个滤波器簇的每一个中的所存储的滤波系数；所述比较器将从第一复用器接收的滤波系数与阈值进行比较，并且输出比较信号，所述输出电路相加比较信号，并且响应输出选择信号而输出相应的控制信号。
附图说明
现在参考附图来描述本发明的示例实施例，其中：
图1是传统的均衡器的方框图；
图2是根据本发明示例实施例的均衡器的方框图；
图3是图解说明了根据本发明示例实施例的滤波器簇和第一簇控制电路的方框图；
图4是根据本发明另一示例实施例的簇控制电路的示例方框图；
图5是根据本发明另一示例实施例的簇控制电路的示例方框图；
图6是根据本发明另一示例实施例的均衡器的方框图；和
图7图解说明了可以由根据本发明示例实施例的均衡器执行的方法的流程图。
具体实施方式
现在将参考附图更全面地描述本发明的示例实施例，附图中示出了本发明的示例实施例。附图中，相同的附图标记表示相同的元件。
图2是根据本发明示例实施例的均衡器100的方框图。参考图2，均衡器100可以包括滤波器电路110、滤波器控制电路120、限幅器(slicer)130、系数产生电路140、和操作电路150。滤波器电路110可以包括前馈滤波器111、反馈滤波器112、和主加法器113。前馈滤波器111可以包括前向滤波器簇FF1至FFM(其中M是整数)和第一副加法器114。前向滤波器簇FF1至FFM可以至少部分地相互重叠。前向滤波器簇FF1至FFM可以例如使用第一滤波系数CFP1至CFPM和CFO1至CFO(M-1)(其中M是整数)来滤波输入数据信号DI，其可以根据第一滤波系数CF1至CFH(其中H是整数)、操作数据OPD、和输入数据信号DI而被更新。前向滤波器簇FF1至FFM可以响应第一控制信号FC1至FCM(其中M是整数)确定是否存储第一滤波系数CFP1至CFPM和CFO1至CFO(M-1)。前馈滤波器111可以存储第一滤波系数CFP1至CFPM和CFO1至CFO(M-1)的至少一部分(例如，至少一个、一些或全部)。第一副加法器114可以相加从前向滤波器簇FF1至FFM输出的信号，并且可以输出第一滤波信号FLT1作为总和。
反馈滤波器112可以包括反馈滤波器簇FB1至FBN(其中N是整数)和第二副加法器115。反馈滤波器簇FB1至FBN可以至少部分地相互重叠。反馈滤波器簇FB1至FBN可以使用第二滤波系数CSP1至CSPN和CSO1至CSO(N-1)(其中N是整数)来滤波限幅符号数据SYD，其可以根据第二滤波系数CS1至CSQ(其中Q是整数)、操作数据OPD、和限幅符号数据SYD而被更新。反馈滤波器簇FB1至FBN可以响应第二滤波器控制信号SC1至SCN(其中N是整数)确定是否存储第二滤波系数CSP1至CSPN和CSO1至CSO(N-1)。反馈滤波器112可以存储第二滤波系数CSP1至CSPN和CSO1至CSO(N-1)的至少一部分(例如，至少一个、一些或全部)。第二副加法器115可以相加从反馈滤波器簇FB1至FBN输出的信号，并且可以输出第二滤波信号FLT2作为总和。主加法器113可以相加第一和第二滤波信号FLT1和FLT2，并且可以输出数据DO作为总和。
滤波器控制电路120可以包括第一滤波器控制器121和第二滤波器控制器122。第一滤波器控制器121可以包括多个第一簇控制电路FFC1至FFCM(其中M是整数)。第一簇控制电路FFC1至FFCM可以从前向滤波器簇FF1至FFM接收第一滤波系数CFP1至CFPM以及CFO1至CFO(M-1)。第一簇控制电路FFC1至FFCM可以将第一滤波系数CFP1至CFPM以及CFO1至CFO(M-1)与阈值进行比较(例如，周期性地比较)，并且可以例如基于所述比较而输出第一滤波器控制信号FC1至FCM。第二滤波器控制器122可以包括多个第二簇控制电路FBC1至FBCN(其中N是整数)。第二簇控制电路FBC1至FBCN可以从反馈滤波器簇FB1至FBN接收第二滤波系数CSP1至CSPN以及CSO1至CSO(N-1)。第二簇控制电路FBC1至FBCN可以将第二滤波系数CSP1至CSPN以及CSO1至CSO(N-1)与所述阈值进行比较(例如，周期性地比较)，并且可以例如基于所述比较而输出第二滤波器控制信号SC1至SCN。
限幅器130可以限幅输出数据信号DO并且输出该限幅符号数据SYD以确定输出数据信号DO的电压电平。系数产生电路140可以基于输入数据信号DI来估计信道变化，并且产生第一和第二滤波系数CF1至CFH和CS1至CSQ以及步长系数μ。操作电路150还可以包括误差计算器151和乘法器152。误差计算器151可以根据输出数据信号DO和限幅符号数据SYD来计算误差，并且可以输出误差数据ERR。乘法器152可以将误差数据ERR与步长系数μ相乘，并且可以输出操作数据OPD作为乘积。
下面将详细描述前向滤波器簇FF1至FFM、反馈滤波器簇FB1至FBN、第一簇控制电路FFC1至FFCM、以及第二簇控制电路FBC1至FBCN的结构和/或操作。前向滤波器簇FF1至FFM的结构和/或操作可以类似、或者基本类似于反馈滤波器簇FB1至FBN的结构和/或操作。第一簇控制电路FFC1至FFCM的结构和/或操作可以类似、或者基本类似于第二簇控制电路FBC1至FBCN的结构和/或操作。因此，这里将只描述前向滤波器簇和第一簇控制电路的结构和操作。
图3图解说明了例如图2所图解的前向滤波器簇FF1和FF2以及第一簇控制电路FFC1和FFC2的方框图。参考图3，前向滤波器簇FF1可以包括独立滤波器抽头TP1_1至TP1_K(其中K是整数)以及重叠滤波器抽头TO1_1至TO1_J(其中J是整数)。前向滤波器簇FF2可以包括独立滤波器抽头TP2_1至TP2_L(其中L是整数)、重叠滤波器抽头TO1_1至TO1_J、以及重叠滤波器抽头TO2_1至TO2_J。可以相互临近的前向滤波器簇FF1和FF2可以共享重叠滤波器抽头TO1_1至TO1_J。重叠滤波器抽头TO2_1至TO2_J可以由前向滤波器簇FF2和FF3共享。
独立滤波器抽头TP1_1可以包括系数电路162和乘法器163。独立滤波器抽头TP1_2至TP1_K和TP2_1至TP2_L以及重叠滤波器抽头TO1_1至TO1_J和TO2_1至TO2_J中的每一个可以包括数据缓冲器161、系数电路162和乘法器163。独立滤波器抽头TP1_1至TP1_K和TP2_1至TP2_L以及重叠滤波器抽头TO1_1至TO1_J和TO2_1至TO2_J中的每一个的数据缓冲器161可以存储至少一个(输入数据信号DI的)符号数据，并且可以输出所存储的符号数据。独立滤波器抽头TP1_1至TP1_K和TP2_1至TP2_L以及重叠滤波器抽头TO1_1至TO1_J和TO2_1至TO2_J中的每一个的系数电路162可以对操作数据OPD和从对应数据缓冲器161接收的符号数据执行操作，并且可以输出结果。例如，响应第一滤波器控制信号FC1可以同时地使能或禁能前向滤波器簇FF1中包括的全部或者基本全部的系数缓冲器165。例如，如果第一滤波器控制信号FC1被使能，则可以使能前向滤波器簇FF1中包括的全部或者基本全部的系数缓冲器165。如果第一滤波器控制信号FC1被禁能，则可以禁能前向滤波器簇FF1中包括的全部或者基本全部的系数缓冲器165。
例如，响应第一滤波器控制信号FC2可以同时地使能或禁能前向滤波器簇FF2中包括的全部或者基本全部的系数缓冲器165。例如，如果第一滤波器控制信号FC2被使能，则可以使能前向滤波器簇FF2中包括的全部或者基本全部的系数缓冲器165。如果第一滤波器控制信号FC2被禁能，则可以禁能前向滤波器簇FF2中包括的全部或者基本全部的系数缓冲器165。例如，当第一滤波器控制信号FC1和FC2之一被使能时，可以使能由前向滤波器簇FF1和FF2共享的重叠滤波器抽头TO1_1至TO1_J的全部或者基本全部的系数缓冲器165。当被使能时，独立滤波器抽头TP1_1的系数缓冲器165可以存储第一滤波系数CF1，可以根据从独立滤波器抽头TP1_1的乘法器164输出的信号来更新第一滤波系数CF1，并且可以存储所更新的第一滤波系数，例如，第一滤波系数CFP1_1。独立滤波器抽头TP1_1的乘法器163可以将至少一个(输入数据信号DI的)符号数据与从独立滤波器抽头TP1_1的系数缓冲器165接收的滤波系数CFP1_1相乘。独立滤波器抽头TP1_2至TP1_K和TP2_1至TP2_L以及重叠滤波器抽头TO1_1至TO1_J和TO2_1至TO2_J的系数缓冲器165可以与独立滤波器抽头TP1_1的系数缓冲器165相同或基本相同的方式操作。
第一簇控制电路FFC1可以将从独立滤波器抽头TP1_1至TP1_K以及重叠滤波器抽头TO1_1至TO1_J接收的第一滤波系数CFP1_1至CFP1_K和CFO1_1至CFO1_J与阈值进行比较(例如，周期性地比较)，并且根据所述比较而输出第一滤波器控制信号FC1。例如，如果第一滤波系数CFP1_1至CFP1_K和CFO1_1至CFO1_J的至少一个大于或者等于阈值，则第一簇控制电路FFC1可以使能第一滤波器控制信号FC1。如果全部或者基本全部的第一滤波系数CFP1_1至CFP1_K和CFO1_1至CFO1_J小于阈值，则第一簇控制电路FFC1可以禁能第一滤波器控制信号FC1。当第一滤波系数CFP1_1至CFP1_K和CFO1_1至CFO1_J的至少一个大于或等于阈值时，前向滤波器簇FF1可以存储主数据信号。当全部或者基本全部的第一滤波系数CFP1_1至CFP1_K和CFO1_1至CFO1_J小于阈值时，前向滤波器簇FF1可以不存储主数据信号。如果前向滤波器簇FF1存储主数据信号，则前向滤波器簇FF1中的全部或者基本全部的滤波器抽头TP1_1至TP1_K和TO1_1至TO1_J的系数缓冲器165可被使能，并且主数据信号的位置和/或大小不会由于例如信道变化而变化。第一簇控制电路FFC2可以将第一滤波系数CFP2_1至CFP2_L、CFO1_1至CFO1_J和CFO2_1至CFO2_J与阈值进行比较(例如，周期性地比较)，并且根据所述比较而输出第一滤波器控制信号FC2。第一簇控制电路FFC2的操作可以类似或者基本类似于第一簇控制电路FFC1的操作。
如果第一滤波器控制信号FC1被使能并且第二滤波器控制信号FC2被禁能，则独立滤波器抽头TP1_1至TP1_K以及重叠滤波器抽头TO1_1至TO1_J的系数缓冲器165可以被使能，并且独立滤波器抽头TP2_1至TP2_L以及重叠滤波器抽头TO2_1至TO2_J的系数缓冲器165可以被禁能。独立滤波器抽头TP1_1至TP1_K以及重叠滤波器抽头TO1_1至TO1_J可以分别更新第一滤波系数CFP1_1至CFP1_K和CFO1_1至CFO1_J，并且存储所更新的结果。第一簇控制电路FFC1可以将第一滤波系数CFP1_1至CFP1_K和CFO1_1至CFO1_J与阈值进行比较(例如，周期性地比较)。重叠滤波器抽头TO1_1至TO1_J可被使能，并且第一簇控制电路FFC2可以将第一滤波器系数CFO1_1至CFO1_J与阈值进行比较(例如，周期性地比较)
例如，如果主数据信号(或者噪声信号)由于信道变化从独立滤波器抽头TP1_K转变为重叠滤波器抽头TO1_1，则存储在重叠滤波器抽头TO1_1的系数缓冲器165中的第一滤波系数CFO_1可以变得大于或等于阈值。第一簇控制电路FFC2可以使能第二滤波器控制信号FC2，并且第一簇控制电路FFC_1可以维持将被使能的第一滤波器控制信号FC1。可以使能每个前向滤波器簇FF1和FF2中包含的全部或基本全部的系数缓冲器165。如果主数据信号(或者噪声信号)转变为前向滤波器簇FF2的独立滤波器抽头TP2_1至TP2_L中的一个，则例如可以滤波输入数据信号DI而没有信号失真。均衡器100可以具有重叠滤波器簇结构，并且可以使能(例如，选择性使能)每个前向滤波器抽头FF1至FFM的系数缓冲器165，并且可以根据目前可被使能的系数缓冲器165的数量来增加或减少步长(step size)系数μ。
如上所述，均衡器100中的相邻前向滤波器簇能够共享可以至少部分地相互重叠的滤波器抽头，并且可以改善均衡器100的性能。例如，前向滤波器簇FF1和FF2可以分别包括独立滤波器抽头TP1_1至TP1_K以及独立滤波器抽头TP2_1至TP1_L，并且可以不共享重叠滤波器抽头TO1_1至TO1_J。如果前向滤波器簇FF1的系数缓冲器165被使能，而前向滤波器簇FF2的系数缓冲器165被禁能，则例如，在具有更长延迟时间的多径信道中，主数据信号(或者噪声信号)可以更可能地从前向滤波器簇FF1转变为前向滤波器簇FF2。即使主数据信号(或者噪声信号)可以存在于前向滤波器簇FF2中，从前向滤波器簇FF2的系数缓冲器165输出的信号可被维持为零，或者基本为零，这可被解释为滤波信号的失真。
下面将详细描述第一簇控制电路FFC1和FFC2的结构和操作。第一簇控制电路FFC1和FFC2可以具有相同或基本相同的结构和/或操作，因此，下面仅描述第一簇控制电路FFC2。
图4是根据本发明示例性实施例的第一控制电路FFC2’(例如，可以与图2图解的第一控制电路FFC2相同或基本相同)的示例方框图。参考图4，第一簇控制电路FFC2’可以包括第一复用器210、比较器220和输出电路230。例如，第一复用器210可以响应系数信号SEL1至SELU(其中U是满足等式U＝2J+L的整数)而输出第一滤波系数CFO1_1至CFO1_J、CFP2_1至CFP2_L、和CFO2_1至CFO2_J。比较器220可以将从第一复用器210接收的第一滤波系数CFO1_1至CFO1_J、CFP2_1至CFP2_L、和CFO2_1与阈值进行比较，并且可以输出比较信号CMP。输出电路230可以包括第一缓冲器231、第二复用器232、加法器233和第二缓冲器234。第一缓冲器231可以存储从第二复用器232输出的信号，并且可以输出第一缓冲器信号R1。第二复用器232可以响应输出选择信号SELR而选择第一缓冲器信号R1和标志信号FLG之一，并且可以输出所选的信号作为第一滤波器控制信号FC2。如果输出选择信号SELR被使能，则第二复用器232可以选择标志信号FLG。或者，第二复用器232可以选择第一缓冲器信号R1。例如，当第一复用器210输出全部或基本全部的第一滤波系数CFO1_1至CFO1_J、CFP2_1至CFP2_L、和CFO2_1至CFO2_J时，输出选择信号SELR可被使能。比较器220可以将第一滤波系数CFO1_1至CFO1_J、CFP2_1至CFP2_L、和CFO2_1至CFO2_J中的每一个与阈值进行比较，并且可以输出比较结果作为第一滤波器控制信号FC2。加法器233可以将比较信号CMP与第二缓冲器信号R2进行相加，并且可以输出标志信号FLG。第二缓冲器234可以存储标志信号FLG，并且可以输出所存储的标志信号FLG作为第二缓冲器信号R2。因此，标志信号FLG可以等于或基本等于由比较器220获得的比较结果之和。如果第一滤波系数CFO1_1至CFO1_J、CFP2_1至CFP2_L、和CFO2_1至CFO2_J中的至少一个大于或等于阈值，则标志信号FLG可被设定为较高的逻辑值(例如，逻辑值“H”或“1”)。如果全部或者基本全部的第一滤波系数CFO1_1至CFO1_J、CFP2_1至CFP2_L、和CFO2_1至CFO2_J小于阈值，则标志信号FLG可被设定为较低的逻辑值(例如，逻辑值“L”或“0”)。第一簇控制电路FFC2’可以使用一个比较器(例如，比较器220)来确定第一滤波系数CFO1_1至CFO1_J、CFP2_1至CFP2_L、和CFO2_1至CFO2_J是否大于或等于阈值，并且可以有助于减少芯片尺寸和/或功耗。
图5是根据本发明另一示例实施例的第一簇控制电路，即，第一簇控制电路FFC2”(例如，其可以与图2的FFC2相同或者基本相同)的另一示例方框图。参考图5，第一簇控制电路FFC2”可以包括多个比较器CO1至COJ、CP1至CPL、和CM1至CMJ以及OR门(或者选择器)310。比较器CO1至COJ、CP1至CPL、和CM1至CMJ可以将第一滤波系数CFO1_1至CFO1_J、CFP2_1至CFP2_L、和CFO2_1至CFO2_J与阈值分别进行比较(例如，周期性地比较)，并且可以根据比较结果而分别输出比较信号XO1至XOJ、XP1至XPL、和XM1至XMJ。例如，如果第一滤波系数CFO1_1至CFO1_J、CFP2_1至CFP2_L、和CFO2_1至CFO2_J大于或等于阈值，则比较器CO1至COJ、CP1至CPL、和CM1至CMJ可以分别使能比较信号XO1至XOJ、XP1至XPL、和XM1至XMJ。OR门310可以响应比较信号XO1至XOJ、XP1至XPL、和XM1至XMJ而输出第一滤波控制信号FC2。例如，当比较信号XO1至XOJ、XP1至XPL、和XM1至XMJ中的至少一个被使能时，OR门310可以使能第一滤波器控制信号FC2。比较信号XO1至XOJ、XP1至XPL、和XM1至XMJ中的每一个可以由一位组成，并且第一滤波系数CFO1_1至CFO1_J、CFP2_1至CFP2_L、和CFO2_1至CFO2_J中的每一个可以由多个位组成。
如上所述，第一簇控制电路FFC2”可以使用OR门310输出对由比较器CO1至COJ、CP1至CPL、和CM1至CMJ获得的比较结果执行OR操作的结果作为第一滤波器控制信号FC2。第一簇控制电路FFC2”可以消耗比图4的第一簇控制电路FFC2’更少的功率。
图6是根据本发明另一示例性实施例的均衡器400的方框图。参考图6，均衡器400可以包括滤波器电路410、滤波器控制电路420、限幅器430、系数产生电路440和操作电路450。滤波器电路410可以包括前馈滤波器411、反馈滤波器412和主加法器413。滤波器控制电路420可以包括第一滤波器控制电路421和第二滤波器控制电路422。除了第一和第二滤波器控制电路412和422以外，均衡器400的结构和/或操作可以与图2的均衡器100的结构和/或操作相同或基本相同。
第一滤波器控制电路421可以包括多个第一簇控制电路FFC1至FFCM(其中M是整数)和多个第一OR门FR1至FRM。第一簇控制电路FFC1至FFCM可以将从多个前向滤波器簇FF1至FFM接收的第一滤波系数CFP1至CFPM和CFO1至CFO(M-1)与阈值进行比较(例如，周期性比较)，并且可以根据所述比较而分别输出比较信号FV1至FVM。如果一个或多个比较信号FV1至FVM或者多个控制信号FW1至FWM中的一个被使能，则第一OR门FR1至FRM可以例如分别使能第一滤波器控制信号FC1至FCM。
第二滤波器控制电路422可以包括多个第二簇控制电路FBC1至FBCN(其中N是整数)和多个第二OR门。第二簇控制电路FBC1至FBCN可以将从多个反馈滤波器FB1至FBN接收的第二滤波系数CSP1至CSPN和CSO1至CSO(N-1)与阈值进行比较(周期性比较)，并且可以根据所述比较而分别输出比较信号SV1至SVN。响应于比较信号SV1至SVN以及多个控制信号SW1至SWN，第二OR门SR1至SRN可以分别输出第二滤波器控制信号SC1至SCN。例如，如果一个或多个比较信号SV1至SVN和/或者一个或多个控制信号SW1至SWN被使能，则第二OR门SR1至SRN可以例如分别使能第二滤波器控制信号SC1至SCN。通过外部信道估计装置可以产生控制信号FW1至FWM和SW1至SWN。例如，外部信道估计装置可以例如使用伪噪声(PN)相关方法、最小二乘方(LS)方法、或者用于估计信道变化的任何其他适当方法来估计信道变化。例如，在伪噪声相关方法中，根据输入数据信号DI中包含的代码信息可以执行信道估计操作。在最小二乘方方法中，根据计算可以执行信道估计操作。
图7是可以在根据本发明示例实施例的均衡器中执行的方法的流程图。参考图7，在701，可以使能全部或者基本全部的第一滤波器控制信号FC1至FCM和第二滤波器控制信号SC1至SCN，并且可以使能全部或者基本全部的前向滤波器簇FF1至FFM的系数缓冲器以及反馈滤波器簇FB1至FBN的系数缓冲器165。前向滤波器簇FF1至FFM和反馈滤波器簇FB1至FBN可以根据第一滤波系数CF1至CFH和第二滤波系数CS1至CSQ而执行初始收敛操作。在702，可以对目前是否可能满足均衡条件(例如，不足抽头自适应均衡条件(sparse tap adaptive equalization condition))进行确定。均衡条件可以涉及可被设定的时刻、时间段、电压电平、和数据大小。例如，经过所述时刻，并且如果输入数据信号DI达到所述电压电平，和/或如果符号数据具有所述数据大小，可以确定已经满足了均衡条件。在703，第一簇控制电路FFC1至FFCM可以将从前向滤波器簇FF1至FFM接收的第一滤波系数CFP1至CFPM和CFO1至CFO(M-1)与阈值进行比较，并且可以分别输出比较信号FV1至FVM，并且第二簇控制电路FBC1至FBCN可以将第二滤波系数CSP1至CSPN和CSO1至CSO(N-1)与阈值进行比较，并且可以分别输出比较信号SV1和SVM。在704，外部信道估计装置可以根据输入数据信号DI而估计信道变化，并且输出控制信号FW1至FWM和SW1至SWM。在705，第一OR门FR1至FRM可以分别响应比较信号FV1至FVM和控制信号FW1至FWM而分别输出第一滤波器控制信号FC1至FCM，从而前向滤波器簇FF1至FFM的至少一部分系数缓冲器165可被使能。第一OR门SR1至SRN可以分别响应比较信号SV1至SVN和控制信号SW1至SWN而分别输出第二滤波器控制信号SC1至SCN，从而反馈滤波器簇FB1至FBN的至少一部分系数缓冲器165可被使能。在706，根据在705使能的系数缓冲器165的数量可以增加或减少步长系数。系数产生电路140(或440)可以接收第一滤波器控制信号FC1至FCM和第二滤波器控制信号SC1至SCN，可以确定目前可以使能多少系数缓冲器165，并且可以根据确定结果来增加或减少步长系数。在707，可以对均衡操作(例如，不足抽头自适应均衡操作)期间是否已经发生失败进行确定。如果在均衡操作(例如，不足抽头自适应均衡操作)期间发生失败，则所述方法可以返回到703，并且开始另一轮均衡。否则，所述均衡方法可以返回到701，因此可以重复701至706。在下列情况下，可以跳过704，即，第一簇控制电路FFC1至FFCM可以将第一滤波系数CFP1至CFPM和CFO1至CFO(M-1)与阈值进行比较并且可以分别输出第一滤波器控制信号FC1至FCM，以及第二簇控制电路FBC1至FBCN可以将第二滤波系数CSP1至CSPN和CSO1至CSO(N-1)与阈值进行比较并且可以分别输出第二滤波器控制信号SC1至SCN，。
如上所述，可以选择性地使能重叠滤波器簇的系数缓冲器，并且可以减少滤波信号的失真和/或可以调节步长。
如上所述，根据本发明示例实施例的均衡器(例如，不足抽头自适应均衡器)和均衡方法(例如，不足抽头自适应均衡方法)可以使用重叠滤波器簇结构，从而可以减少能量消耗和/或滤波信号中的失真和/或可以调节步长。
尽管关于更高的逻辑值(例如，逻辑值“高”或“1”)和更低的逻辑值(例如，逻辑值“低”或“0”)已经描述了本发明的示例实施例，但是应当理解，可以相互交换地使用这些值，并且可以使用任何适当的逻辑值。
尽管关于例如由特定位数组成的滤波系数已经描述了本发明的示例实施例，但是应当理解，这里描述的任意值可以是任意适当的位数。
尽管关于OR逻辑操作和/或门已经描述了本发明的示例实施例，但是应当理解，可以使用任何适当的选择器或选择器电路(例如，AND操作和/或门、XOR操作和/或门等等)。
尽管已经参考本发明的示例实施例特别示出和描述了本发明，但是本领域的普通技术人员应当理解，在不背离由所附权利要求定义的本发明的精神和范围的情况下，可以在形式和细节上作出各种变化。

Claims (26)

1.一种均衡器，包括：
滤波器电路，其具有重叠的滤波器簇结构，用于响应多个滤波器控制信号而存储输入到它的多个滤波系数中的至少一个，响应至少一个存储的滤波系数、操作数据和限幅符号数据而滤波输入数据信号，并输出输出数据信号；和
滤波器控制电路，用于将存储在滤波器电路中的滤波系数与阈值进行比较，并且基于所述比较而产生多个滤波器控制信号，其中存储在滤波器电路中的滤波系数的数量根据多个滤波器控制信号的状态而增加或减少，
其中所述滤波器电路包括：
前馈滤波器，用于响应滤波器控制信号而存储至少一个滤波系数，根据至少一个所存储的滤波系数和操作数据而滤波输入数据信号，并且输出第一滤波信号；
反馈滤波器，用于响应滤波器控制信号而存储至少一个滤波系数，根据所存储的滤波系数和操作数据来滤波限幅符号数据，并且输出第二滤波信号；和
主加法器，用于相加第一和第二滤波信号，并且输出输出数据信号，
其中所述前馈滤波器和所述反馈滤波器至少部分地相互重叠的多个滤波器簇，其中每个滤波器簇包括由相应滤波器簇和与该相应滤波器簇相邻的滤波器簇共享的独立滤波器抽头和重叠滤波器抽头。
2.如权利要求1所述的均衡器，还包括：
限幅器，用于限幅输出数据信号，输出被限幅的输出数据信号作为限幅符号数据，并且确定输出数据信号的电压电平；
系数产生电路，用于响应输入数据信号而估计信道变化，并且根据所估计的信道变化而产生滤波系数和步长系数；和
操作电路，用于根据输出数据信号、限幅符号数据、和步长系数来产生操作数据。
3.如权利要求1所述的均衡器，其中根据操作数据和输入数据信号或者操作数据和限幅符号数据来更新所述滤波器系数，并且所述滤波器簇对所更新的滤波系数和输入数据信号或者所更新的滤波系数和限幅符号数据进行操作，并且输出操作结果。
4.如权利要求1所述的均衡器，其中
每个独立滤波器抽头包括：
响应相应滤波器控制信号而使能或禁能并且当使能时存储相应滤波器系数的系数缓冲器；和
每个重叠滤波器抽头包括：
响应一对滤波器控制信号中的至少一个而使能或禁能并且当使能时存储相应滤波系数的系数缓冲器。
5.如权利要求4所述的均衡器，其中
每个滤波器簇中包含的所述系数缓冲器同时响应相应滤波器控制信号或者一对滤波器控制信号中的至少一个而全部使能或禁能。
6.如权利要求1所述的均衡器，其中
至少第一对滤波器控制信号被施加到共享一组重叠滤波器抽头的两个相邻滤波器簇的两组独立滤波器抽头的至少第一集合。
7.如权利要求1所述的均衡器，其中所述滤波器控制电路还包括：
至少第一和第二滤波器控制电路，用于将所存储的滤波系数与阈值进行比较，并且根据比较结果产生至少第一和第二滤波器控制信号。
8.如权利要求7所述的均衡器，其中，
所述第一滤波器控制电路将至少所存储的滤波系数的第一部分与阈值进行比较，并且
所述第二滤波器控制电路将至少所存储的滤波系数的第二部分与阈值进行比较。
9.如权利要求7所述的均衡器，其中，
所述第一滤波器控制电路包括用于将至少所存储的滤波系数的第一部分与阈值进行比较的多个簇控制电路，和
所述第二滤波器控制电路包括用于将所存储的滤波系数的至少第二部分与阈值进行比较的多个簇控制电路。
10.如权利要求9所述的均衡器，其中第一滤波器控制电路中包含的所述多个簇控制电路将存储在每个前向滤波器簇的第一和第二系数缓冲器中的第一滤波系数与阈值进行比较，并且根据比较结果输出第一滤波器控制信号。
11.如权利要求9所述的均衡器，其中第二滤波器控制电路中包含的所述多个簇控制电路将存储在每个反馈滤波器簇的第三和第四系数缓冲器中的第二滤波系数与阈值进行比较，并且根据比较结果输出第二滤波器控制信号。
12.如权利要求9所述的均衡器，其中，
如果至少一个所存储的滤波系数大于阈值，则簇控制电路使能相应滤波器控制信号，从而同时使能包含在相应滤波器簇中的全部系数缓冲器。
13.如权利要求9所述的均衡器，其中每个簇控制电路包括：
第一复用器，用于响应系数选择信号而输出存储在每个滤波器簇中的存储的滤波系数；
比较器，用于将从第一复用器接收的滤波系数与阈值进行比较，并且输出比较信号；和
输出电路，用于相加比较信号，并且响应输出选择信号而输出相应的滤波器控制信号。
14.如权利要求13所述的均衡器，其中所述输出电路包括：
第二复用器，用于响应输出选择信号而选择标志信号和第一缓冲器信号之一，并且输出所选择的信号作为相应滤波器控制信号；
第一缓冲器，用于存储从第二复用器输出的所选择的信号，并且输出所存储的信号作为第一缓冲器信号；
加法器，用于相加比较信号和第二缓冲器信号，并且输出总和作为标志信号；和
第二缓冲器，用于存储标志信号，并且输出所存储的标志信号作为第二缓冲器信号。
15.如权利要求14所述的均衡器，其中
如果输出选择信号被禁能，则第二复用器选择第一缓冲器信号，并且输出所选择的第一缓冲器信号作为相应滤波器控制信号，
如果输出选择信号被使能，则第二复用器选择标志信号，并且输出所选择的标志信号作为相应的滤波器控制信号，和
如果第一复用器输出存储在相应的滤波器簇的系数缓冲器中的全部滤波系数，则使能输出选择信号。
16.如权利要求9所述的均衡器，其中每个簇控制电路包括：
比较器，用于比较所存储的滤波系数和阈值，并且输出多个比较信号；和
输出电路，用于响应比较信号而输出相应滤波器控制信号。
17.如权利要求16所述的均衡器，其中
如果所存储的滤波系数之一大于阈值，则每个比较器使能相应的比较信号，
所述输出电路包括OR门，用于如果至少一个比较信号被使能则使能相应的滤波器控制信号，和
如果相应的滤波器控制信号被使能，则相应的滤波器簇的系数缓冲器被全部同时使能。
18.如权利要求8所述的均衡器，其中所述第一和第二滤波器控制电路包括：
多个簇控制电路，用于将存储在每个滤波器簇的缓冲器中的滤波系数与阈值进行比较，并且输出比较信号；和
多个选择器，用于响应比较信号和控制信号而输出滤波器控制信号。
19.如权利要求18所述的均衡器，其中根据信道估计信息而产生所述控制信号，所述信道估计信息是通过外部信道估计装置、根据输入数据信号获得的。
20.一种均衡方法，包括：
由滤波器电路响应至少一个滤波器控制信号将输入到该滤波器电路的多个滤波系数中的至少一个进行存储；以及
由所述滤波器电路响应至少一个存储的滤波系数、操作数据和限幅符号数据而滤波输入数据信号并输出输出数据信号，其中，
由所述滤波器电路的前馈滤波器根据至少一个所存储的滤波系数和操作数据而滤波输入数据信号，并输出第一滤波信号，
由所述滤波器电路的反馈滤波器根据所存储的滤波系数和操作数据来滤波限幅符号数据，并且输出第二滤波信号，以及，
由所述滤波器电路的主加法器对第一和第二滤波信号相加，并且输出输出数据信号；
其中，所述滤波器控制信号是由滤波器控制电路基于存储在所述滤波器电路中的滤波系数与阈值的比较而产生的，并且
其中，存储在所述滤波器电路中的滤波系数的数量根据所述滤波器控制信号的状态而增加或减少。
21.一种均衡方法，包括：
驱动全部多个前向滤波器簇和全部多个反馈滤波器簇；
确定是否满足均衡条件；
将所存储的与每个前向滤波器簇和每个反馈滤波器簇相关联的滤波系数与阈值进行比较，并且如果满足均衡条件则输出比较信号；
使用外部信道估计装置来估计信道变化，并且产生控制信号作为估计的信道变化；
根据比较信号和控制信号输出滤波器控制信号，使能至少一个前向滤波器簇和至少一个反馈滤波器簇的系数缓冲器，并且禁能剩余前向滤波器簇和反馈滤波器簇的系数缓冲器；
根据使能的系数缓冲器的数量来调节步长；
重复比较、估计、输出、和调节直到发生失败；
如果发生失败，则重复驱动、确定、比较、估计、输出和调节。
22.一种滤波器控制电路，包括：
多个簇控制电路，其中每一个簇控制电路用于将存储在与多个滤波器簇中的每一个相关联的缓冲器中的滤波系数与阈值进行周期性比较，并且输出比较信号；和
多个或门，对应于所述多个簇控制电路，其中每一个或门用于响应于来自相对应的一个簇控制电路的比较信号和/或由外部信道估计装置所产生的一个控制信号而输出滤波器控制信号。
23.一种用于控制滤波器簇的簇控制电路，所述簇控制电路包括：
第一复用器，用于响应系数选择信号而输出存储在多个滤波器簇的每一个中的所存储的滤波系数；
比较器，用于比较所存储的滤波系数和阈值，并且输出比较信号；和
输出电路，用于响应于所述比较信号而输出用于控制滤波器簇的相应的滤波器控制信号，该输出电路包括：
加法器，用于将所述比较器输出的比较信号与第二缓冲器信号进行相加，并且输出标志信号；
第一缓冲器，用于存储从第二复用器输出的信号，并且输出第一缓冲器信号；
第二缓冲器，用于存储所述标志信号，并且输出所存储的标志信号作为所述第二缓冲器信号；以及
第二复用器，用于响应于输出选择信号而选择所述第一缓冲器信号和标志信号之一，作为所述滤波器控制信号。
24.一种包括权利要求22所述滤波器控制电路的均衡器。
25.一种包括权利要求23所述簇控制电路的滤波器控制电路。
26.一种包括权利要求25所述滤波器控制电路的均衡器。
CN200510108666XA 2004-10-22 2005-10-18 具有重叠滤波器簇的均衡器及其方法 Expired - Fee Related CN1764174B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR84862/04 2004-10-22
KR1020040084862A KR100660841B1 (ko) 2004-10-22 2004-10-22 오버랩된 필터 뱅크들을 가지는 부분 탭 적응 등화기 및이를 이용한 등화 방법

Publications (2)

Publication Number Publication Date
CN1764174A CN1764174A (zh) 2006-04-26
CN1764174B true CN1764174B (zh) 2012-03-21

Family

ID=36539086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510108666XA Expired - Fee Related CN1764174B (zh) 2004-10-22 2005-10-18 具有重叠滤波器簇的均衡器及其方法

Country Status (5)

Country Link
US (1) US7778322B2 (zh)
JP (1) JP2006121684A (zh)
KR (1) KR100660841B1 (zh)
CN (1) CN1764174B (zh)
FR (1) FR2889396A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7796689B2 (en) * 2005-12-29 2010-09-14 Intel Corporation Adaptive filter having shared structure
CN101411063B (zh) * 2006-03-28 2011-11-23 艾利森电话股份有限公司 滤波器自适应频率分辨率
TWI372517B (en) * 2008-10-13 2012-09-11 Realtek Semiconductor Corp Equalizer and method for configuring the equalizer
CN101789917A (zh) * 2009-01-23 2010-07-28 瑞昱半导体股份有限公司 均衡器以及配置此均衡器的方法
CN102143104B (zh) * 2011-03-28 2013-08-21 上海交通大学 具有双重叠结构的时域自适应判决反馈均衡器
WO2016114548A1 (en) 2015-01-12 2016-07-21 Samsung Electronics Co., Ltd. Signal transmission and receiving method, system and apparatus based on filter bank
CN105991490B (zh) * 2015-01-12 2020-07-10 北京三星通信技术研究有限公司 基于滤波器组的信号发送和接收方法、系统及装置
US10728060B2 (en) * 2018-09-28 2020-07-28 Teletrx Co. Two-step feed-forward equalizer for voltage-mode transmitter architecture
JP6877473B2 (ja) * 2019-01-25 2021-05-26 キヤノン株式会社 表示装置およびその制御方法
US11171815B2 (en) * 2020-01-21 2021-11-09 Credo Technology Group Limited Digital equalizer with overlappable filter taps

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5495203A (en) * 1994-12-02 1996-02-27 Applied Signal Technology, Inc. Efficient QAM equalizer/demodulator with non-integer sampling
CN1477791A (zh) * 2002-07-18 2004-02-25 �����ɷ� 具输出位准积分对准之适应均衡器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777910A (en) 1996-11-19 1998-07-07 Thomson Multimedia S.A. Sparse equalization filter adaptive in two dimensions
US6144697A (en) * 1998-02-02 2000-11-07 Purdue Research Foundation Equalization techniques to reduce intersymbol interference
KR20000000573A (ko) * 1998-06-01 2000-01-15 김영환 채널 등화기의 등화 적용 범위 가변방법
US6477200B1 (en) * 1998-11-09 2002-11-05 Broadcom Corporation Multi-pair gigabit ethernet transceiver
KR100281390B1 (ko) * 1998-11-30 2001-02-01 전주범 ８-vsb 적응 채널등화기 및 계수 갱신방법
US7724637B2 (en) * 2002-04-20 2010-05-25 Conexant Systems, Inc. Method and apparatus for controlled spectrum multi-carrier modulation
KR100467317B1 (ko) 2002-05-22 2005-01-24 한국전자통신연구원 스케일러블 적응등화 장치
KR20040071545A (ko) * 2003-02-06 2004-08-12 삼성전자주식회사 등화성능이 향상된 단일 반송파 시스템의 등화장치 및그의 등화방법
GB2427093A (en) * 2004-02-17 2006-12-13 Neuro Solution Corp Digital filter design method and device, digital filter design program, and digital filter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5495203A (en) * 1994-12-02 1996-02-27 Applied Signal Technology, Inc. Efficient QAM equalizer/demodulator with non-integer sampling
CN1477791A (zh) * 2002-07-18 2004-02-25 �����ɷ� 具输出位准积分对准之适应均衡器

Also Published As

Publication number Publication date
JP2006121684A (ja) 2006-05-11
KR20060035387A (ko) 2006-04-26
KR100660841B1 (ko) 2006-12-26
US20060088091A1 (en) 2006-04-27
FR2889396A1 (fr) 2007-02-02
US7778322B2 (en) 2010-08-17
CN1764174A (zh) 2006-04-26

Similar Documents

Publication Publication Date Title
CN1764174B (zh) 具有重叠滤波器簇的均衡器及其方法
US6437932B1 (en) Decision based time-varying equalizers
US8494041B1 (en) Efficient tapped delay line equalizer methods and apparatus
CN100355254C (zh) 混合频域－时域均衡器
US7574467B2 (en) Adaptive equalizer and method for the same
CN103634248A (zh) 高速并行判决反馈均衡器、均衡方法及信道接口模块
JPH06500913A (ja) 適応フィルタの更新係数を最適化する方法
US20070104265A1 (en) Equalizer and Equalizing Method thereof
CA2568429A1 (en) Segmented equalizer
CN102835049B (zh) 交叉极化干扰补偿装置、交叉极化干扰补偿方法
JPWO2015064127A1 (ja) 送信装置、受信装置および通信システム
US6671314B1 (en) Decision feedback equalizer for a digital signal receiving system
US8885699B2 (en) Compensation factor reduction in an unrolled decision feedback equalizer
CN1845539B (zh) 一种具有重叠结构的时域自适应均衡器
JPS6047530A (ja) 選択性フェ−ディング保護方式
US20080107166A1 (en) Adaptive equalizer and adaptive equalization method
Vaidyanathan et al. Transmultiplexers as precoders in modern digital communication: a tutorial review
US7974336B2 (en) Equalization system and method thereof
US20100091830A1 (en) Equalizer and method for configuring the equalizer
US8638842B2 (en) Equalization device, equalization method, and program
CN104052692B (zh) 数据信号校正电路、接收器和数据信号校正方法
JP2015507411A (ja) デジタルフィルター、パーシャルリスポンス等化器、および、コヒーレント受信機および方法
JP4522919B2 (ja) 等化器及び受信装置
CN101599931B (zh) 基于区块的均衡器及执行基于区块的均衡方法
CN102143104B (zh) 具有双重叠结构的时域自适应判决反馈均衡器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120321