FR2889396A1 - Egaliseur, procede d'egalisation et circuit de commande de filtre - Google Patents

Abstract

L'invention procure un égaliseur (100) qui peut réduire des distorsions de signal en utilisant des bancs de filtre en recouvrement, ainsi qu'un procédé pour le fonctionnement de l'égaliseur. L'égaliseur peut comprendre un circuit de filtre (110) et un circuit de commande (120). Le circuit de commande compare avec une valeur de seuil au moins un coefficient de filtrage stocké dans le circuit de filtre et génère une multiplicité de signaux de commande (FC1 - FCM, SC1 - SCN) d'après le résultat de la comparaison. Le nombre de coefficients de filtrage stockés augmente ou diminue sous la dépendance des signaux de commande de filtre.

Description

La présente invention concerne des égaliseurs, qui peuvent être utilisés

dans des systèmes de communication, des procédés d'égalisations, ainsi que des circuits de commande de filtres.

Un égaliseur peut être un processeur de signal, qui peut être utilisé dans divers types de systèmes d'émission et de réception de signaux (par exemple télécommunications, diffusion, stockage de données, et/ou pour des applications militaires), et peut être utilisé pour compenser des distorsions de signaux appliqués en entrée de divers types de systèmes d'émission et de réception de signaux, ou fournis en sortie de ces derniers. Un circuit de filtrage, qui peut être un élément d'un égaliseur, peut améliorer les performances d'un système de télécommunication, par exemple en atténuant du bruit et/ou des distorsions de canal occasionnés par le retard de signaux appliqués au système de télécommunication, ou fournis par celui-ci, par l'intermédiaire d'un ou plusieurs trajets. Le circuit de filtrage peut utiliser des coefficients de filtrage dans le but d'atténuer du bruit et/ou des distorsions de canal. Les valeurs des coefficients de filtrage peuvent être déterminées sur la base d'une information d'estimation de canal et/ou de signaux de bruit répartis sur des fréquences supérieures et/ou inférieures de signaux de données principaux (par exemple des signaux retardés). Les coefficients de filtrage correspondant à des signaux de bruit peuvent être fixés à des valeurs telles qu'ils puissent être utilisés pour atténuer les signaux de bruit respectifs.

La figure 1 est un schéma synoptique d'un égaliseur classique 10. En se référant à la figure 1, on note que l'égaliseur classique 10 peut comprendre un circuit de filtre 11, un quantificateur 12, un générateur de coefficients 13, et un circuit de calcul 14. Le circuit de filtre 11 peut inclure un filtre de voie directe 31, un filtre de voie de retour 32 et un additionneur 33. Le filtre de voie directe 31 peut inclure des prises de filtre Fl à FG (G étant un entier) et un additionneur 51. Le filtre de voie de retour 32 peut inclure des prises de filtre Pl à PG (G étant un entier) et un additionneur 52.

Les prises de filtre F2 à FG et P1 à PG peuvent inclure un tampon de données 41, un circuit de coefficient 42 et un multiplieur 43. Le circuit de coefficient 42 peut inclure un multiplieur 44 et un tampon de coefficient 45. La prise de filtre Fl peut ne pas inclure un tampon de données. Le circuit de calcul 13 peut inclure un circuit de calcul d'erreur 21 et un multiplieur 22.

Le circuit de génération de coefficients 14 peut estimer des variations de canal sur la base d'un signal de données d'entrée Din et peut générer des coefficients de filtrage Col à Co(2G) (G étant un entier) sur la base des variations de canal estimées. Le signal de données d'entrée Din peut inclure des signaux de données principaux et des signaux de bruit. Les signaux de bruit peuvent être des signaux de données principaux retardés, qui peuvent être générés pendant la transmission des signaux de données principaux sur de multiples trajets. Le circuit de génération de coefficients 14 peut générer des coefficients de filtrage Col à Co(2G), qui peuvent compenser les signaux de bruit afin d'atténuer les signaux de bruit. Les prises de filtre F1 à FG du filtre de voie directe 31 et les prises de filtre Pl à PG du filtre de voie de retour 32 peuvent atténuer les signaux de bruit inclus dans le signal de données d'entrée Din, par exemple, en utilisant les coefficients de filtrage Col à Co(2G).

Sous l'effet d'une estimation de canal moins précise, des coefficients de filtrage anormaux, dont les valeurs peuvent ne pas être égales à zéro mais peuvent être notablement proches de zéro, peuvent être générés dans des tampons de coefficient de prises de filtre dans lesquelles les signaux de données principaux ou les signaux de bruit peuvent rarement se trouver. Des coefficients de filtrage anormaux peuvent occasionner une distorsion d'un signal de données de sortie Dout et/ou peuvent abaisser la vitesse de convergence du circuit de filtre 11. Des coefficients de filtrage anormaux peuvent avoir des valeurs plus petites que des coefficients de filtrage normaux. Pour réduire la probabilité que le signal de données de sortie Dout puisse être distordu, des égaliseurs classiques peuvent fixer à zéro, de manière indiscriminée, des coefficients de filtrage ayant des valeurs plus petites qu'une valeur de seuil. Cependant, l'information d'estimation de canal peut encore être imprécise, et l'emplacement et/ou la grandeur des signaux de données principaux et des signaux de bruit peuvent différer de l'information d'estimation de canal. Sur des trajets multiples variant au cours du temps, le long desquels des signaux peuvent se propager de manière variable, l'emplacement et/ou la grandeur des signaux de données principaux et des signaux de bruit peuvent souvent varier. Par exemple, un signal de données principal peut se déplacer de la prise de filtre F2 vers la prise de filtre F4, et la grandeur du signal de données principal peut augmenter ou diminuer. Les signaux de données principaux ou les signaux de bruit peuvent se déplacer d'une prise de filtre vers une autre prise de filtre. Si des coefficients de filtrage ayant des valeurs inférieures à une valeur de seuil sont fixés à zéro de manière indiscriminée, des coefficients de filtrage de prises de filtre vers lesquelles on peut prévoir que les signaux de données principaux se déplaceront, peuvent également être fixés à zéro de façcn erronée. Ceci peut dégrader considérablement des résultats de filtrage obtenus par le circuit de filtre 11.

Les coefficients de filtrage stockés dans les tampons de coefficient 45 des prises de filtre Fl à FG et pl à PG peuvent être actualisés sur la base de données de calcul S. Les données de calcul S peuvent être obtenues par le circuit de calcul 13 et des données de symbole (non représentées) du signal de données d'entrée, et les tampons de coefficient 45 des prises de filtre Fl à FG et Pl à PG peuvent stocker les coefficients de filtre actualisés. Par exemple, si CN correspondant à un coefficient de filtrage présent et CN+1 correspond à un coefficient de filtrage suivant à actualiser, le coefficient de filtrage suivant CN+l peut être exprimé par l'Equation (1) . CN+1- CN + pE. dx (1) dans laquelle p est un coefficient de taille de pas, E désigne des données d'erreur, dx est l'une des données de symbole du signal de données d'entrée Di, et}iE est identique, ou pratiquement identique, aux données de calcul S. Le coefficient de filtrage suivant CN+1 peut être proportionnel au coefficient de taille de pas p. Lorsque le coefficient de taille de pas p augmente, la vitesse du circuit de filtre 11 qui suit des variations de canal peut augmenter, et le nombre d'erreurs restant dans un signal filtré par le circuit de filtre 11 peut diminuer. Le coefficient de taille de pas p peut être inversement proportionnel au nombre de prises de filtre fonctionnant au moment présent dans le circuit de filtre 11. Ainsi, lorsque le nombre de prises de filtre fonctionnant dans le circuit de filtre 11 augmente, le coefficient de taille de pas p peut diminuer. Au contraire, plus le nombre de prises de filtre qui fonctionnent dans le circuit de filtre 11 est faible, plus le coefficient de taille de pas p est grand. Si toutes, ou pratiquement toutes, les prises de filtre F1 à FG et Pl à PG, dans l'égaliseur classique de la figure 1, fonctionnent pendant la totalité, ou pratiquement la totalité, du temps, il peut y avoir une limite à la taille du coefficient de taille de pas p. Si le nombre de prises de filtre incluses dans le circuit de filtre 11 est réduit pour augmenter le coefficient de taille de pas p, le circuit de filtre 11 peut ne pas filtrer des signaux de bruit qui lui sont appliqués au bout d'une durée de retard allongée, ce qui peut détériorer considérablement les performances de filtrage du circuit de filtre 11.

Des exemples de modes de réalisation de la présente invention (par exemple un égaliseur et un procédé pour celui-ci) peuvent réduire des distorsions dans des signaux filtrés et/ou peuvent augmenter ou diminuer un coefficient de taille de pas, par exemple, en faisant fonctionner sélectivement des tampons de coefficient de bancs de filtre en recouvrement.

Un exemple de mode de réalisation d'un égaliseur, conforme à la présente invention, peut inclure un circuit de filtrage et un circuit de commande de filtre. Le circuit de filtre peut avoir une structure de bancs de filtre en recouvrement, stocker au moins un d'une multiplicité de coefficients de filtrage qui sont appliqués à son entrée, en réponse à une multiplicité de signaux de commande, filtrer un signal de données d'entrée en réponse à l'au moins un coefficient de filtrage stocké, à des données de calcul et des données de symbole de quantification, et émettre un signal de données de sortie. Le circuit de commande de filtre peut comparer les coefficients de filtrage stockés dans le circuit de filtre avec une valeur de seuil et générer les signaux de commande sur la base de la comparaison. Le nombre de coefficients de filtrage stockés dans le circuit de filtre peut augmenter ou diminuer sur la base d'un état des signaux de commande.

Dans des exemples de modes de réalisation de la présente invention, un égaliseur peut en outre inclure un quantificateur, un circuit de génération de coefficients et un circuit de calcul. Le quantificateur peut quantifier le signal de données de sortie, émettre le signal de données de sortie quantifié sous la forme des données de symbole de quantification, et déterminer un niveau de tension du signal de données de sortie. Le circuit de génération de coefficients peut estimer une variation de canal en réponse au signal de données d'entrée et générer les coefficients de filtrage et un coefficient de taille de pas sur la base de la variation de canal estimée. Le circuit de calcul peut générer les données de calcul sur la base du signal de données de sortie, des données de symbole de quantification et du coefficient de taille de pas.

Dans des exemples de modes de réalisation de la présente invention, le circuit de filtre peut inclure un filtre de voie directe, un filtre de voie de retour et un additionneur principal. Le filtre de voie directe peut stocker au moins un des coefficients de filtrage en réponse aux signaux de commande, filtrer le signal de données d'entrée sur la base de l'au moins un coefficient de filtrage stocké et des données de calcul, et émettre un premier signal de filtrage. Le filtre de voie de retour peut stocker au moins un des coefficients de filtrage en réponse aux signaux de commande, filtrer les données de symbole de quantification sur la base des coefficients de filtrage stockés et des données de calcul, et émettre un second signal de filtrage. L'additionneur principal peut additionner les premier et second signaux de filtrage et émettre le signal de données de sortie.

Dans des exemples de modes de réalisation de la présente invention, le filtre de voie directe et le filtre de voie de retour peuvent inclure en outre une multiplicité de bancs de filtre, qui peuvent être au moins partiellement en recouvrement mutuel. Chacun des bancs de filtre peut inclure des prises de filtre indépendantes et des prises de filtre en recouvrement qui peuvent être partagées par un banc de filtre correspondant et un banc de filtre adjacent au banc de filtre correspondant.

Dans des exemples de modes de réalisation de la présente invention, les circuits de filtrage peuvent être actualisés sur la base des données de calcul et du signal de données d'entrée ou des données de calcul et des données de symbole de quantification, et les bancs de filtre peuvent effectuer un calcul sur les coefficients de filtrage actualisés et le signal de données d'entrée, ou les coefficients de filtrage actualisés et les données de symbole de quantification, et émettre les résultats de calcul.

Dans des exemples de modes de réalisation de la présente invention, chacune des prises de filtre indépendantes peut inclure un tampon de coefficient, qui peut être activé ou désactivé en réponse à un signal de commande correspondant et peut stocker un coefficient de filtrage correspondant lorsqu'il est activé. Chacune des prises de filtre en recouvrement peut inclure un tampon de coefficient, qui peut être activé ou désactivé en réponse à au moins un d'une paire de signaux de commande, et peut stocker un coefficient de filtrage correspondant lorsqu'il est activé.

Dans des exemples de modes de réalisation de la présente invention, tous, ou pratiquement tous, les tampons de coefficient inclus dans chacun des bancs de filtre peuvent être activés ou désactivés simultanément en réponse à un signal de commande correspondant ou à au moins un d'une paire de signaux de commande.

Dans des exemples de modes de réalisation de la présente invention, au moins une première paire des signaux de commande peut être appliquée à au moins un premier ensemble de deux groupes de prises de filtre indépendantes de deux bancs de filtre adjacents qui partagent un groupe de prises de filtre en recouvrement.

Dans des exemples de modes de réalisation de la présente invention, le circuit de commande de filtre peut en outre inclure au moins un premier et un second circuits de commande de filtre, qui peuvent comparer des coefficients de filtrage stockés avec une valeur de seuil, et générer au moins un premier signal de commande et un second signal de commande sur la base des résultats de comparaison.

Dans des exemples de modes de réalisation de la présente invention, le premier circuit de commande de filtre peut comparer avec une valeur de seuil au moins une première partie des coefficients de filtrage stockés, et le second circuit de commande de filtre peut comparer avec la valeur de seuil au moins une seconde partie des coefficients de filtrage stockés.

Dans des exemples de modes de réalisation de la présente invention, le premier circuit de commande de filtre peut inclure une multiplicité de circuits de commande de banc, qui peuvent comparer avec une valeur de seuil au moins une première partie des coefficients de filtrage stockés. Le second circuit de commande de filtre peut inclure une multiplicité de circuits de commande de banc, qui peuvent comparer avec la valeur de seuil au moins une seconde partie des coefficients de filtrage stockés.

Dans des exemples de modes de réalisation de la présente invention, si au moins un des coefficients de filtrage stockés est plus grand que la valeur de seuil, un circuit de commande de banc peut activer un signal de commande correspondant, de façon que tous, ou pratiquement tous, les tampons de coefficient inclus dans un banc de filtre correspondant puissent être activés simultanément.

Dans des exemples de modes de réalisation de la présente invention, chacun des circuits de commande de banc peut inclure un premier multiplexeur, un comparateur et un circuit de sortie. Le premier multiplexeur peut émettre les coefficients de filtrage stockés, qui sont stockés dans chacun des:bancs de filtre, en réponse à un signal de sélection de coefficient. Le comparateur peut comparer les coefficients de filtrage reçus du premier multiplexeur avec la valeur de seuil, et émettre des signaux de comparaison. Le circuit de sortie peut additionner les signaux de comparaison et émettre le signal de commande correspondant, en réponse à un signal de sélection de sortie.

Dans des exemples de modes de réalisation de la présente invention, le circuit de sortie peut inclure un second multiplexeur, des premier et second tampons et un additionneur. Le second multiplexeur peut sélectionner l'un d'un signal de drapeau et d'un premier signal de tampon en réponse au signal de sélection de sortie, et peut émettre le signal sélectionné, comme le premier signal de commande correspondant. Le premier tampon peut stocker le signal sélectionné émis par le second multiplexeur, et peut émettre le signal stocké comme le premier signal de tampon. L'additionneur peut additionner les signaux de comparaison et un second signal de tampon, et peut émettre la somme comme le signal de drapeau. Le second tampon peut stocker le signal de drapeau et émettre le signal de drapeau comme le second signal de tampon.

Dans des exemples de modes de réalisation de la présente invention, si le signal de sélection de sortie est désactivé, le second multiplexeur peut sélectionner le premier signal de tampon et peut émettre le premier signal de tampon sélectionné comme le signal de commande correspondant. Si le signal de sélection de sortie est activé, le second multiplexeur peut sélectionner le signal de drapeau et peut émettre le signal de drapeau sélectionné comme le signal de commande correspondant. Si le premier multiplexeur émet tous, ou pratiquement tous, les coefficients de filtrage stockés dans les tampons de coefficient du banc de filtre correspondant, le signal de sélection de sortie peut être activé.

Dans des exemples de modes de réalisation de la présente invention, chacun des circuits de commande de banc peut inclure des comparateurs et un circuit de sortie. Les comparateurs peuvent comparer avec la valeur de seuil les coefficients de filtrage stockés, et peuvent émettre une multiplicité de signaux de comparaison. Le circuit de sortie peut émettre le signal de commande correspondant en réponse aux signaux de comparaison.

Dans des exemples de modes de réalisation de la présente invention, chacun des comparateurs peut activer un signal de comparaison correspondant si un des coefficients de filtrage stockés est plus grand que la valeur de seuil.

Le circuit de sortie peut inclure un sélecteur, qui peut activer un signal de commande correspondant si au moins un des signaux de comparaison est activé, et tous, ou pratiquement tous, les tampons de coefficient du banc de filtre correspondant peuvent être activés simultanément si le signal de commande correspondant est activé.

Dans des exemples de modes de réalisation de la présente invention, les premier et second circuits de commande de filtre peuvent inclure une multiplicité de circuits de commande de banc et une multiplicité de sélecteurs. La multiplicité de circuits de commande de banc peut comparer avec la valeur de seuil les coefficients de filtrage stockés dans les tampons de chacun des bancs de filtre, et émettre des signaux de comparaison. La multiplicité de sélecteurs peuvent émettre les signaux de commande en réponse aux signaux de comparaison et aux signaux de commande.

Dans des exemples de modes de réalisation de la présente invention, les signaux de commande peuvent être générés sur la base d'une information d'estimation de canal, qui peut être obtenue par un dispositif d'estimation de canal externe, sur la base du signal de données d'entrée.

Un autre exemple de mode de réalisation de la présente invention procure un procédé d'égalisation. Un procédé d'égalisation, conforme à un exemple de mode de réalisation de la présente invention, peut inclure le stockage d'au moins un d'une multiplicité de coefficients de filtrage appliqués en entrée d'un circuit de filtrage, en réponse à au moins un signal de commande; le filtrage d'un signal de données d'entrée en réponse à l'au moins un coefficient de filtrage stocké, à des données de calcul et à des données de symbole de quantification; et l'émission d'un signal de données de sortie. Dans des exemples de modes de réalisation du procédé d'égalisation, les signaux de commande peuvent être générés sur la base d'une comparaison des coefficients de filtrage stockés et d'une valeur de seuil, et le nombre de coefficients de filtrage stockés peut être augmenté ou diminué sur la base d'un état des signaux de commande.

Dans un autre exemple de mode de réalisation de la présente invention, un circuit de commande de filtre peut inclure une multiplicité de circuits de commande de banc et une multiplicité de sélecteurs. La multiplicité de circuits de commande de banc peut comparer avec une valeur de seuil des coefficients de filtrage stockés dans des tampons associés à chacun d'une multiplicité de bancs de filtre, et émettre des signaux de comparaison. La multiplicité de premiers sélecteurs peuvent émettre des signaux de commande en réponse aux signaux de comparaison et aux signaux de commande.

Dans un autre exemple de mode de réalisation de la présente invention, un circuit de commande de banc peut inclure un premier multiplexeur, un comparateur et un circuit de sortie. Le premier multiplexeur peut émettre des coefficients de filtrage stockés, qui sont stockés dans chacune d'une multiplicité de bancs de filtre, en réponse à un signal de sélection de coefficient. Le comparateur peut comparer avec une valeur de seuil les coefficients de filtrage reçus du premier multiplexeur, et émettre des signaux de comparaison. Le circuit de sortie peut additionner les signaux de comparaison et peut émettre un signal de commande correspondant en réponse à un signal de sélection de sortie.

On va maintenant décrire des exemples de modes de réalisation de la présente invention, en se référant aux dessins annexés dans lesquels: La figure 1 est un schéma synoptique d'un égaliseur classique; La figure 2 est un schéma synoptique d'un égaliseur, conforme à un exemple de mode de réalisation de la présente invention; La figure 3 est un schéma synoptique illustrant des bancs de filtre et des premiers circuits de commande de banc conformes à un exemple de mode de réalisation de la présente invention; La figure 4 est un schéma synoptique d'un exemple de circuit de commande de banc, conforme à un autre exemple de mode de réalisation de la présente invention; La figure 5 est un schéma synoptique d'un exemple du circuit de commande de banc, conforme à un autre exemple 15 de mode de réalisation de la présente invention; La figure 6 est un schéma synoptique d'un égaliseur, conforme à un autre exemple de mode de réalisation de la présente invention; et La figure 7 est un organigramme illustrant un procédé, qui peut être exécuté par un égaliseur, conforme à des exemples de modes de réalisation de la présente invention.

On va maintenant décrire plus complètement des exemples de modes de réalisation de la présente invention, en se référant aux dessins annexés qui montrent des exemples de modes de réalisation de la présente invention. Dans les dessins, des numéros de référence semblables désignent des éléments semblables.

La figure 2 est un schéma synoptique d'un égaliseur 100 conforme à un exemple de mode de réalisation de la présente invention. En se référant à la figure 2, on note que l'égaliseur 100 peut inclure un circuit de filtre 110, un circuit de commande de filtre 120, un quantificateur 130, un circuit de génération de coefficients 140, et un circuit de calcul 150. Le circuit de filtre 110 peut inclure un filtre de voie directe 111, un filtre de voie de retour 112 et un additionneur principal 113. Le filtre de voie directe 111 peut inclure des bancs de filtre de voie directe FFI à FFM (M étant un entier) et un premier sous-additionneur 114. Les bancs de filtre de voie directe FFI à FFM peuvent être au moins partiellement en recouvrement mutuel. Les bancs de filtre de voie directe FFI à FFM peuvent filtrer un signal de données d'entrée DI, par exemple, en utilisant des premiers coefficients de filtrage CFP1 à CFPM et CFO1 à CFO(M-1) (M étant un entier), qui peuvent être actualisés sur la base de premiers coefficients de filtrage CF1 à CFH (H étant un entier), de données de calcul OPD, et du signal de données d'entrée DI. Les bancs de filtre de voie directe FF1 à FFM peuvent déterminer s'il faut stocker ou non les premiers coefficients de filtrage CFP1 à CFPM et CFO1 à CFO(M-1) en réponse à des premiers signaux de commande FC1 à FCM (M étant un entier). Le filtre de voie directe 111 peut stocker au moins une partie (par exemple au moins un, certains, ou tous) des premiers coefficients de filtrage CFP1 à CFPM et CFO1 à CFO(M-1). Le premier sous-additionneur 114 peut additionner des signaux émis par les premiers bancs de filtre FFI à FFM et peut émettre la somme comme un premier signal de filtrage FLT1.

Le filtre de voie de retour 112 peut inclure des bancs de filtre de voie de retour FB1 à FBN (N étant un entier) et un second sous-additionneur 115. Les bancs de filtre de voie de retour FB1 à FBN peuvent être au moins partiellement en recouvrement. Les bancs de filtre de voie de retour FB1 à FBN peuvent filtrer des données de symbole de quantification SYD en utilisant des seconds coefficients de filtrage CSP1 à CSPN et CSO1 à CSO(N-1) (N étant un entier), qui peuvent être actualisés sur la base de seconds coefficients de filtrage CS1 à CSQ (Q étant un entier), des données de calcul OPD et des données de symbole de quantification SYD. Les bancs de filtre de voie de retour FB1 à FBN peuvent déterminer s'il faut stocker ou non les seconds coefficients de filtrage CSP1 à CSPN et CSO1 à CSO(N-1) en réponse à des seconds signaux de commande de filtre SC1 à SCN (N étant un entier). Le filtre de voie de retour 112 peut stocker au moins une partie (par exemple au moins un, certains, ou la totalité) des seconds coefficients de filtrage CSP1 à CSPN et CSO1 à CSO(N-1). Le second sous-additionneur 115 peut additionner des signaux émis par les bancs de filtre de voie de retour FB1 à FBN et peut émettre la somme comme un second signal de filtrage FLT2. L'additionneur principal 113 peut additionner les premier et second signaux de filtrage FLT1 et FLT2 et peut émettre la somme comme des données de sortie DO.

Le circuit de commande de filtre 120 peut inclure une première unité de commande de filtre 121 et une seconde unité de commande de filtre 122. La première unité de commande de filtre 121 peut inclure une multiplicité de premiers circuits de commande de banc FFC1 à FFCM (M étant un entier). :Les premiers circuits de commande de banc FFC1 à FFCM peuvent recevoir les premiers coefficients de filtrage CFP_L à CFPM et CFO1 à CFO(M-1) provenant des bancs de filtre de voie directe FFI à FFM. Les premiers circuits de commande de banc FFC1 à FFCM peuvent comparer (par exemple comparer périodiquement) avec une valeur de seuil les premiers coefficients de filtrage CFP1 à CFPM et CFO1 à CFO(M-1) et peuvent émettre les premier signaux de commande de filtre FC1 à FCM, par exemple, d'après la comparaison. La seconde unité de commande de filtre 122 peut inclure une multiplicité de seconds circuits de commande de banc FBC1 à FBCN (N étant un entier). Les seconds circuits de commande de banc FBC1 à FBCN peuvent recevoir les seconds coefficients de filtrage CSP1 à CSPN et CSO1 à CSO(N-1) provenant des bancs de filtre de voie de retour FB1 à FBN. Les seconds circuits de commande de banc FBC1 à FBCN peuvent comparer (par exemple comparer périodiquement) avec la valeur de seuil les seconds coefficients de filtrage CSP1 à CSPN et CSO1 à CSO(N-1), et peuvent émettre les seconds signaux de commande de filtre SC1 à SCN, par exemple, d'après la comparaison.

Le quantificateur 130 peut quantifier le signal de données de sortie DO et émettre les données de symbole de quantification SYD pour déterminer le niveau de tension du signal de données de sortie DO. Le circuit de génération de coefficients 140 peut estimer des variations de canal sur la base du signal de données d'entrée DI et peut générer les premiers et seconds coefficients de filtrage CF1 à CFH et CS1 à CSQ et le coefficient de taille de pas p. Le circuit de calcul 150 peut en outre inclure un calculateur d'erreur 151 et un multiplieur 152. Le calculateur d'erreur151 peut calculer une erreur sur la base du signal de données de sortie DO et des données de symbole de quantification SYD, et peut émettre des données d'erreur ERR. Le multiplieur 152 peut multiplier les données d'erreur ERR par le coefficient de taille de pas p et peut émettre le produit comme les données de calcul OPD.

On décrira en détail ci-dessous les structures et/ou les fonctionnements des bancs de filtre de voie directe FFI à FFM, des bancs de filtre de voie de retour FB1 à FBN, des premiers circuits de commande de banc FFC1 à FFCM, et des seconds circuits de commande de banc FBC1 à FBCN. La structure et/ou le fonctionnement des bancs de filtre de voie directe FFI à FFM peuvent être similaires, ou pratiquement similaires, à la structure et/ou au fonctionnement des bancs de filtre de voie de retour FB1 à FBN. La structure et/ou le fonctionnement des premiers circuits de commande de banc FFC1 à FFCM peuvent être similaires, ou pratiquement similaires, à la structure et au fonctionnement des seconds circuits de commande de banc FBC1 à FBCN. Par conséquent, on décrira ici seulement les structures et les fonctionnements des bancs de filtre de voie directe et des premiers circuits de commande de banc.

La figure 3 est un schéma synoptique illustrant les bancs de filtre de voie directe FF1 et FF2 et les premiers circuits de commande de banc FFC1 et FFC2, par exemple, comme illustré sur la figure 2. En se référant à la figure 3, on note que le banc de filtre de voie directe FF1 peut inclure des prises de filtre indépendantes TP1 1 à TP1 K (K étant un entier) et des prises de filtre en recouvrement TOI 1 à TOI J (J étant un entier). Le banc de filtre de voie directe FF2 peut inclure des prises de filtre indépendantes TP2_1 à TP2_L (L étant un entier), les prises de filtre en recouvrement T01_1 à TOI J, et des prises de filtre en recouvrement T02 1 à T02 J. Les bancs de filtre de voie directe FFI et FF2, qui peuvent être adjacents l'un à l'autre, peuvent partager les prises de filtre en recouvrement TOI 1 à TO1 J. Les prises de filtre en recouvrement T02 1 à T02 J peuvent être partagées par les bancs de filtre de voie directe FF2 et FF3.

La prise de filtre indépendante TP1 1 peut inclure un circuit de coefficient 162 et un multiplieur 163.

Chacune des prises de filtre indépendantes TP1 2 à TP1 K et TP2 1 à TP2 L et des prises de filtre en recouvrement TOI 1 à TOI J et T02 1 à T02 J peut inclure un tampon de données 161, un circuit de coefficient 162 et un multiplieur 163.

Le tampon de données 161 de chacune des prises de filtre indépendantes TP12 à TP1K et TP21 à TP2L et des prises de filtre en recouvrement TOI 1 à TO1 J et TO2 1 à T02 J peut stocker au moins une des données de symbole (du signal de données d'entrée DI) et peut émettre les données de symbole stockées. Le circuit de coefficient 162 de chacune des prises de filtre indépendantes TP1_1 à TP1_K et TP2_1 à TP2L et des prises de filtre en recouvrement TOI_1 à T01 J et T02 1 à T02 J peut effectuer une opération sur les données de calcul OPD et les données de symbole reçues d'un tampon de données 161 correspondant, et peut émettre le résultat. Tous, ou pratiquement tous, les tampons de coefficient 165 inclus dans le banc de filtre de voie directe FFI peuvent être activés ou désactivés, par exemple, simultanément, en réponse au premier signal de commande de filtre FC1. Par exemple, si le premier signal de commande de filtre FC1 est activé, tous, ou pratiquement tous, les tampons de coefficient 165 inclus dans le banc de filtre de voie directe FF1 peuvent être activés. Si le premier signal de commande de filtre FC1 est désactivé, tous, ou pratiquement tous, les tampons de coefficient 165 inclus dans le banc de filtre de voie directe FFI peuvent être désactivés.

Tous, ou pratiquement tous, les tampons de coefficient 165 inclus dans le banc de filtre de voie directe FF2 peuvent être activés ou désactivés, par exemple, simultanément, en réponse au premier signal de commande de filtre FC2. Par exemple, si le premier signal de commande de filtre FC2 est activé, tous, ou pratiquement tous, les tampons de coefficient 165 inclus dans le banc de filtre de voie directe FF2 peuvent être activés. Si le premier signal de commande de filtre FC2 est désactivé, tous, ou pratiquement tous, les tampons de coefficient 165 inclus dans le banc de filtre de voie directe FF2 peuvent être désactivés. Tous, ou pratiquement tous, les tampons de coefficient 165 des prises de filtre en recouvrement TO1_1 à T01J, qui peuvent être partagés par les bancs de filtre de voie directe FF1 et FF2, peuvent être activés, par exemple, lorsque l'un des premiers signaux de commande de filtre FC1 et FC2 est activé. Lorsque le tampon de coefficient 165 de la prise de filtre indépendante TP1_1 est activé, il peut stocker le premier coefficient de filtrage CF1, il peut actualiser le premier coefficient de filtrage CF1 sur la base d'un signal émis par le multiplieur 164 de la prise de filtre indépendante TP1_1, et il peut stocker le premier coefficient de filtrage actualisé, par exemple un premier coefficient de filtrage CFP1 1. Le multiplieur 163 de la prise de filtre indépendante TP1_1 peut multiplier au moins une des données de symbole (du signal de données d'entrée DI) par le coefficient de filtrage CFP1_1 reçu du tampon de coefficient 165 de la prise de filtre indépendante TP1_1. Les tampons de coefficient 165 des prises de filtre indépendantes TP12 à TP1K et TP2_1 à TP1L et des prises de filtre en recouvrement T01_1 à T01_J et T02_1 à T02 _J peuvent fonctionner de la même manière, ou pratiquement de la même manière, que le tampon de coefficient 165 de la prise de filtre indépendante TP1_1.

Le premier circuit de commande de banc FFC1 peut comparer (par exemple comparer périodiquement) les premiers coefficients de filtrage CFP11 à CFP1K et CFOl1 à CFOlJ reçus des prises de filtre indépendantes TP1_1 à TP1_K et des prises de filtre en recouvrement TO1_1 à T01_J, avec une valeur de seuil, et peut émettre le premier signal de commande de filtre FC1 d'après la comparaison. Par exemple, si au moins un des premiers coefficients de filtrage CFP1_1 à CFP1 K et CFO1 1 à CF01 J est supérieur ou égal à la valeur de seuil, le premier circuit de commande de banc FFC1 peut activer le premier signal de commande de filtre FC1. Si tous, ou pratiquement tous, les premiers coefficients de filtrage CFP11 à CFP1K et CFOl1 à CFO1J sont inférieurs à la valeur de seuil, le premier circuit de commande de banc FFC1 peut désactiver le premier signal de commande de filtre FC1. Lorsque au moins un des premiers coefficients de filtrage CFP11 à CFP1K et CFO1 1 à CFOlJ est supérieur ou égal à la valeur de seuil, le banc de filtre de voie directe FFI peut stocker un signal de données principal. Lorsque tous, ou pratiquement tous, les premiers coefficients de filtrage CFP1_1 à CFP1_K et CF01_1 à CFO1 J sont inférieurs à la valeur de seuil, le banc de filtre de voie directe FF1 peut ne pas stocker un signal de données principal. Si le banc de filtre de voie directe FF1 stocke un signal de données principal, les tampons de coefficient 165 de toutes, ou pratiquement toutes, les prises de filtre TP1_1 à TP1_K et TO1_1 à T01_J dans le banc de filtre de voie directe FFI peuvent être activées, et l'emplacement et/ou la grandeur du signal de données principal peut ne pas varier du fait, par exemple, de variations de canal. Le premier circuit de commande de banc FFC2 peut comparer (par exemple comparer périodiquement) les premier coefficients de filtrage CFP2 1 à CFP2 L, CFO1 1 à CFO1 J et CFO2 1 à CFO2 J avec la valeur de seuil et peut émettre le premier signal de commande de filtre F02 d'après la comparaison. Le fonctionnement du premier circuit de commande de banc FFC2 peut être similaire, ou pratiquement similaire, au fonctionnement du premier circuit de commande de banc FFC1.

Si le premier signal de commande de filtre FCI est activé et le second signal de commande de filtre FC2 est désactivé, les tampons de coefficient 165 des prises de filtre indépendantes TP1 1 à TP1 K et des prises de filtre en recouvrement TOI 1 à TOI J peuvent être activés, et les tampons de coefficient 165 des prises de filtre indépendantes TP2_1 à TP2_L et des prises de filtre en recouvrement TO2 1 à TO2 J peuvent être désactivés. Les prises de filtre indépendantes TP1_1 à TP1_K et les prises de filtre en recouvrement TOl 1 à TOI J peuvent actualiser les premiers coefficients de filtrage CFP1_1 à CFP1K et CFO1 1 à CFO1 J, respectivement, et peuvent stocker les résultats actualisés. Le premier circuit de commande de banc FFC1 peut comparer (par exemple comparer périodiquement) les premiers coefficients de filtrage CFP1 1 à CFP1 K et CFO1 1 à CFO1 J avec la valeur de seuil. Les prises de filtre en recouvrement T01_1 à T01_J peuvent être activées, et le premier circuit de commande de banc FFC2 peut comparer (par exemple comparer périodiquement) les premiers coefficients de filtrage CFO1 1 à CFO1 J avec la valeur de seuil.

Par exemple, si un signal de données principal (ou un signal de bruit) passe de la prise de filtre indépendante TP1K a la prise de filtre en recouvrement TOI 1 du fait de variations de canal, le premier coefficient de filtrage CFO1 1 stocké dans le tampon de coefficient 165 de la prise de filtre en recouvrement TOI 1 peut devenir supérieur ou égal à la valeur de seuil. Le premier circuit de commande de banc FFC2 peut activer le second signal de commande de filtre FC2, et le premier circuit de commande de banc FFC1 peut maintenir le premier signal de commande de filtre FC1 à l'état activé. Tous, ou pratiquement tous, les tampons de coefficient 165 inclus dans chacun des bancs de filtre de voie directe FFl et FF2 peuvent être activés. Si le signal de données principal (ou le signal de bruit) passe à l'une des prises de filtre indépendantes TP2 1 à TP2 L du banc de filtre de voie directe FF2, le signal de données d'entrée DI peut être filtré, par exemple, sans distorsions de signal résultantes. L'égaliseur 100 peut avoir une structure de bancs de filtre en recouvrement, et peut activer (par exemple activer sélectivement) les tampons de coefficient 165 de chacune des prises de filtre de voie directe FF1 à FFM, et peut augmenter ou diminuer le coefficient de taille de pas p sur la base du nombre de tampons de coefficient 165, qui peuvent être activés au moment présent.

Comme décrit ci-dessus, des bancs de filtre de voie directe adjacents dans l'égaliseur 100 peuvent partager des prises de filtre, qui peuvent au moins partiellement être en recouvrement mutuel, et les performances de l'égaliseur 100 peuvent s'améliorer. Par exemple, les bancs de filtre de voie directe FFI et FF2 peuvent inclure les prises de filtre indépendantes TP1 1 à TP1 K et les prises de filtre indépendantes TP2 1 à TP2 L, respectivement, et peuvent ne pas partager les prises de filtre en recouvrement T01_1 à TOI J. Si les tampons de coefficient 165 du banc de filtre de voie directe FFI sont activés et les tampons de coefficient 165 du banc de filtre de voie directe FF2 sont désactivés, un signal de données principal (ou un signal de bruit) peut être davantage susceptible de passer du banc de filtre de voie directe FF1 au banc de filtre de voie directe FF2, par exemple, dans un canal à trajets multiples avec un plus long temps de retard. Bien que le signal de données principal (ou le signal de bruit) puisse exister dans le banc de filtre de voie directe FF2, des signaux émis par les tampons de coefficient 165 du banc de filtre de voie directe FF2 peuvent être maintenus à zéro, ou pratiquement à zéro, ce qui peut être interprété comme des distorsions dans des signaux filtrés.

On décrira en détail ci-dessous la structure et le fonctionnement des premiers circuits de commande de banc FFC1 et FFC2. Les premiers circuits de commande de banc FFC1 et FFC2 peuvent avoir une structure et/ou un fonctionnement identiques, ou pratiquement identiques, et de ce fait on décrira ci-dessous seulement le premier circuit de commande de banc FFC2.

La figure 4 est un schéma synoptique d'un exemple d'un premier circuit de commande FFC2' (qui, par exemple, peut être le même, ou pratiquement le même, que le premier circuit de commande FFC2 illustré sur la figure 2), conforme à un exemple de mode de réalisation de la présente invention. En se référant à la figure 4, on note que le premier circuit de commande de banc FFC2' peut inclure un premier multiplexeur 210, un comparateur 220 et un circuit de sortie 230. Le premier multiplexeur 210 peut émettre les premiers coefficients de filtrage CFO1_1 à CFO1_J, CFP2_1 à CFP2 L et CFO2 1 à CFO2 J, par exemple, séquentiellement en réponse à des signaux de coefficient SEL1 à SELU (U étant un entier qui vérifie l'équation suivante: U = 2J + L). Le comparateur 220 peut comparer avec la valeur de seuil les premiers coefficients de filtrage CFO1_1 à CFO1_J, CFP2_1 à CFP2 L et CFO2 1 reçus du premier multiplexeur 210, et peut émettre un signal de comparaison CMP. Le circuit de sortie 230 peut inclure un premier tampon 231, un second multiplexeur 232, un additionneur 233 et un second tampon 234. Le premier tampon 231 peut stocker un signal émis par le second multiplexeur 232 et peut émettre un premier signal de tampon Rl. Le second multiplexeur 232 peut sélectionner l'un du premier signal de tampon Ri et d'un signal de drapeau FLG en réponse à un signal de sélection de sortie SELR, et peut émettre le signal sélectionné comme le premier signal de commande de filtre FC2. Si le signal de sélection de sortie SELR est activé, le second multiplexeur 232 peut sélectionner le signal de drapeau FLG. Sinon, le second multiplexeur 232 peut sélectionner le premier signal de tampon R1. Par exemple, le signal de sélection de sortie SELR peut être activé lorsque le premier multiplexeur 210 émet tous, ou pratiquement tous, les premiers coefficients de filtrage CFO1 1 à CFO1 J, CFP21 à CFP2L et CFO21 à CFO2J. Le comparateur 220 peut comparer avec la valeur de seuil chacun des premiers coefficients de filtrage CFO1 1 à CFO1 J, CFP2 1 à CFP2 L et CFO2 1 à CFO2 J, et peut émettre les résultats de comparaison comme le premier signal de commande de filtre FC2. L'additionneur 232 peut additionner le signal de comparaison CMP et un second signal de tampon R2, et peut émettre le signal de drapeau FLG. Le second tampon 234 peut stocker le signal de drapeau FLG et peut émettre le signal de drapeau FLG stocké comme le second signal de tampon R2. Par conséquent, le signal de drapeau FLG peut être égal, ou pratiquement égal, à la somme des résultats de comparaison obtenus par le comparateur 220. Si au moins un des premiers coefficients de filtrage CFO1 1 à CFO1 J, CFP2 1 à CFP2 L et CFO2 1 a CFO2 J est superieur ou égal à la valeur de seuil, le signal de drapeau FLG peut être fixé à une valeur logique supérieure (par exemple une valeur logique "H" ou "1"). Si tous, ou pratiquement tous, les premiers coefficients de filtrage CFO1 1 à CFO1 J, CFP2 1 à CFP2 L et CFO2 1 à CFO2 J sont inférieurs à la valeur de seuil, le signal de drapeau FLG peut être fixé à une valeur logique inférieure (par exemple une valeur logique "L" ou "0"). Le premier circuit de commande de banc FFC2' peut utiliser un comparateur (par exemple le comparateur 220) pour déterminer si les premiers coefficients de filtrage CFO1 1 à CFO1 J, CFP2 1 à CFP2 L et CFO2 1 à CFO2 J sont supérieurs ou égaux à la valeur de seuil, et peut contribuer à la réduction de la taille de puce et/ou de la consommation de puissance.

La figure 5 est un schéma synoptique d'un autre exemple du premier circuit de commande de banc, qui est un premier circuit de commande de banc FFC2" (qui peut par exemple être le même ou pratiquement le même que le circuit FFC2 de la figure 2), conforme à un autre exemple de mode de réalisation de la présente invention. En se référant à la figure 5, on note que le premier circuit de commande de banc FFC2" peut inclure une multiplicité de comparateurs COl à COJ, CPl à CPL et CM1 à CMJ, et une porte OU (ou sélecteur) 310. Les comparateurs COl à COJ, CP1 à CPL et CM1 à CMJ peuvent comparer (par exemple comparer périodiquement) les premiers coefficients de filtrage CFO1 1 à CFO1 J, CFP2 1 à CFP2 L et CFO2 1 à CFO2 J, respectivement, avec la valeur de seuil et peuvent émettre des signaux de comparaison XO1 à XOJ, XP1 à XPL et XMl à XMJ, respectivement, basés sur les résultats de comparaison. Par exemple, si les premiers coefficients de filtrage CFO1 1 à CFO1 J, CFP2 1 à CFP2 L et CFO2 1 à CFO2 J sont supérieurs ou égaux à la valeur de seuil, les comparateurs CO1 à COJ, CP1 à CPL et CM1 à CMJ peuvent activer respectivement les signaux de comparaison XO1 à XOJ, XPl à XPL et XMl à XMJ. La porte OU 310 peut émettre le premier signal de commande de filtre FC2 en réponse aux signaux de comparaison X01 à XOJ, XP1 à XPL et XMl à XMJ. Par exemple, la porte OU 310 peut activer le premier signal de commande de filtre FC2, par exemple, lorsqu'au moins un des signaux de comparaison X01 à XOJ, XPl à XPL et XMl à XMJ est activé. Chacun des signaux de comparaison X01 à XOJ, XPl à XPL et XMl à XMJ peut comprendre un bit, et chacun des premiers coefficients de filtrage CFO1 1 à CFO1 J, CFP21 à CFP2L et CFO21 à CFO2J peut comprendre une multiplicité de bits.

Comme décrit ci-dessus, le premier circuit de commande de banc FFC2" peut émettre un résultat d'une opération OU effectuée sur les résultats de comparaison obtenus par les comparateurs COl à COJ, CP1 à CPL et CM1 à CMJ, comme le premier signal de commande de filtre FC2, en utilisant la porte OU 310. Le premier circuit de commande de banc FFC2" peut consommer moins d'énergie que le premier circuit de commande de banc FFC2' de la figure 4.

La figure 6 est un schéma synoptique d'un égaliseur 400, conforme à un autre exemple de mode de réalisation de la présente invention. En se référant à la figure 6, on note que l'égaliseur 400 peut inclure un circuit de filtre 410, un circuit de commande de filtre 420, un quantificateur 430, un circuit de génération de coefficients 440 et un circuit de calcul 450. Le circuit de filtre 410 peut inclure un filtre de voie directe 411, un filtre de voie de retour 412 et un additionneur principal 413. Le circuit de commande de filtre 420 peut inclure un premier circuit de commande de filtre 421 et un second circuit de commande de filtre 422. La structure et/ou le fonctionnement de l'égaliseur 400 peuvent être les mêmes, ou pratiquement les mêmes, que la structure et/ou le fonctionnement de l'égaliseur 100 de la figure 2, à l'exception des premier et second circuits de commande de filtre 421 et 422.

Le premier circuit de commande de filtre 421 peut inclure une multiplicité de premiers circuits de commande de banc FFC1 à FFCM (M étant un entier) et une multiplicité de premières portes OU FR1 à FRM. Les premiers circuits de commande de banc FFC1 à FFCM peuvent comparer (par exemple comparer périodiquement) avec une valeur de seuil des premiers coefficients de filtrage CFP1 à CFPM et CFO1 à CFO(M-1) reçus d'une multiplicité de bancs de filtre de voie directe FFI à FFM, et peuvent émettre des signaux de comparaison FV1 à FVM, respectivement, d'après la comparaison. Les premières portes OU FR1 à FRM peuvent activer respectivement les premiers signaux de commande de filtre FC1 à FCM, par exemple, si un ou plusieurs des signaux de comparaison FV1 à FVM, ou un ou une multiplicité de signaux de commande FW1 à FWM sont activés.

Le second circuit de commande de filtre 422 peut inclure une multiplicité de seconds circuits de commande de banc FBC1 à FBCN (N étant un entier) et une multiplicité de secondes portes OU. Les seconds circuits de commande de banc FBC1 à FBCN peuvent comparer (par exemple comparer périodiquement) avec la valeur de seuil des seconds coefficients de filtrage CSP1 à CSPN et CSO1 à CSO(N-1) reçus d'une multiplicité de filtres de voie de retour FB1 à FBN, et peuvent émettre des signaux de comparaison SV1 à SVN, respectivement, d'après la comparaison. Les secondes portes OU SRI à SRN peuvent émettre respectivement des seconds signaux de commande de filtre SC1 à SCN, en réponse aux signaux de comparaison SV1 à SVN et à une multiplicité de signaux de commande SW1 à SWN. Les secondes portes OU SRI à SRN peuvent activer respectivement les seconds signaux de commande de filtre SC1 à SCN, lorsqu'un ou plusieurs des signaux de comparaison SV1 à SVN et/ou un ou plusieurs des signaux de commande SW1 à SWN est activé. Les signaux de commande FW1 à FWM et SW1 à SWN peuvent être générés par un dispositif d'estimation de canal externe.

Par exemple, le dispositif d'estimation de canal externe peut estimer des variations de canal, par exemple en utilisant un procédé de corrélation par pseudo-bruit (PN pour "Pseudo Noise"), un procédé des moindres carrés (LS pour "Least Square"), ou tout autre procédé approprié pour estimer des variations de canal. Par exemple, dans le procédé de corrélation par pseudo-bruit, une opération d'estimation de canal peut être effectuée sur la base d'une information de code incluse dans un signal de données d'entrée DI. Dans le procédé des moindres carrés, une opération d'estimation de canal peut être effectuée sur la base de calculs.

La figure 7 est un organigramme d'un procédé qui peut être mis en uvre dans un égaliseur conforme à un exemple de mode de réalisation de la présente invention. En se référant à la figure 7, on note qu'en 701, tous, ou pratiquement tous, les premiers signaux de commande de filtre FCl à FCM et les seconds signaux de commande de filtre SC1 à SCN peuvent être activés, et tous, ou pratiquement tous, les tampons de coefficient des bancs de filtre de voie directe FF1 à FFM et les tampons de coefficient 165 des bancs de filtre de voie de retour FB1 à FBN peuvent être activés. Les bancs de filtre de voie directe FFI à FFM et les bancs de filtre de voie de retour FB1 à FBN peuvent effectuer une opération de convergence initiale sur la base de premiers coefficients de filtrage CF1 à CFH et de seconds coefficients de filtrage CS1 à CSQ. En 702, il est possible de déterminer si une condition d'égalisation (par exemple une condition d'égalisation adaptative à prises fortement espacées) peut être remplie au moment présent. La condition d'égalisation peut concerner un instant, un intervalle de temps, un niveau de tension et une taille de données, qui peuvent être fixés. Par exemple, l'instant peut passer, et si un signal de données d'entrée DI a atteint le niveau de tension, et/ou si des données de symbole ont la taille de données, il peut être déterminé que la condition d'égalisation a été remplie. En 703, des premiers circuits de commande de banc FFC1 à FFCM peuvent comparer avec une valeur de seuil des premiers coefficients de filtrage CFP1 à CFPM et CFO1 à CFO(M-1) reçus à partir des bancs de filtre de voie directe FFl à FFM, et peuvent émettre des signaux de comparaison FV1 à FVM, respectivement, et des seconds circuits de commande de banc FBC1 à FBCN peuvent comparer des seconds coefficients de filtrage CSP1 à CSPN et CSO1 à CSO(N-1) avec la valeur de seuil et peuvent émettre des signaux de comparaison SV1 à SVN, respectivement. En 704, le dispositif d'estimation de canal externe peut estimer des variations de canal sur la base du signal de données d'entrée DI et il émet des signaux de commande FW1 à FWM et SW1 à SWN. En 705, des premières portes OU FR1 à FRM peuvent émettre des premiers signaux de commande de filtre FC1 à FCM, respectivement, en réponse aux signaux de comparaison FV1 à FVM, respectivement, et aux signaux de commande FW1 à FWM, respectivement, de façon qu'au moins une partie des tampons de coefficient 165 des bancs de filtre de voie directe FF1 à FFM puissent être activés. Les premières portes OU SRI à SRN peuvent émettre des seconds signaux de commande de filtre SC1 à SCN, respectivement, en réponse aux signaux de comparaison SV1 à SVN, respectivement, et aux signaux de commande SW1 à SWN, respectivement, de façon qu'au moins une partie des tampons de coefficient 165 des bancs de filtre de voie de retour FB1 à FBN puissent être activés. En 706, un coefficient de taille de pas peut être augmenté ou diminué sur la base du nombre de tampons de coefficient 165 qui sont activés en 705. Un circuit de génération de coefficients 140 (ou 440) peut recevoir les premiers signaux de commande de filtre FC1 à FCM et les seconds signaux de commande de filtre SC1 à SCN, peut déterminer combien de tampons de coefficient 165 peuvent être activés au moment présent, et peut augmenter ou diminuer le coefficient de taille de pas d'après les résultats de détermination. En 707, il est possible de déterminer si un échec s'est produit au cours d'une opération d'égalisation (par exemple une opération d'égalisation adaptative à prises fortement espacées). Si un échec s'est produit au cours de l'opération d'égalisation (par exemple une opération d'égalisation adaptative à prises fortement espacées), le procédé peut retourner en 703, et commencer une autre passe d'égalisation. Sinon, le procédé d'égalisation peut retourner en 701, de façon à répéter les étapes 701 à 706.

L'étape 704 peut être sautée, auquel cas les premiers circuits de commande de banc FFC1 à FFCM peuvent comparer les premiers coefficients de filtrage CFP1 à CFPM et CFO1 à CFO(M-1) avec la valeur de seuil, et peuvent émettre respectivement les premiers signaux de commande de filtre FC1 à FCM, et les seconds circuits de commande de banc FBC1 à FBCN peuvent comparer les seconds coefficients de filtrage CSP1 à CSPN et CSO1 à CSO(N-1) avec la valeur de seuil et peuvent émettre respectivement les seconds signaux de commande de filtre SC1 à SCN.

Comme décrit ci-dessus, des tampons de coefficient de bancs de filtre en recouvrement peuvent être activés sélectivement, et des distorsions dans des signaux filtrés peuvent être réduites, et/ou la taille de pas peut être réglée.

Comme décrit ci-dessus, l'égaliseur (par exemple un égaliseur adaptatif à prises fortement espacées) et le procédé d'égalisation (par exemple un procédé d'égalisation adaptative à prises fortement espacées) conformes à des exemples de modes de réalisation de la présente invention peuvent utiliser une structure de bancs de filtres en recouvrement, qui peut réduire la consommation d'énergie et/ou des distorsions dans des signaux filtrés, et/ou peut régler la taille de pas.

Bien que des exemples de modes de réalisation de la présente invention aient été décrits en considérant une valeur logique supérieure (par exemple une valeur logique "haute" ou "1"), et une valeur logique inférieure (par exemple une valeur logique "basse" ou "0"), on notera que ces valeurs peuvent être utilisées de façon interchangeable, et qu'il est possible d'employer n'importe quelle valeur logique appropriée.

Bien que des exemples de modes de réalisation de la présente invention aient été envisagés en considérant par exemple des coefficients de filtrage constitués d'un nombre de bits spécifique, il faut noter que toute valeur décrite ici peut avoir n'importe quel nombre de bits approprié.

Bien que des exemples de modes de réalisation de la présente invention aient été décrits en considérant des opérations et/ou des portes logiques OU, on notera qu'il est possible d'utiliser n'importe quel sélecteur ou circuit sélecteur approprié (par exemple des opérations et/ou des portes ET, des opérations et/ou des portes OU-EX, etc.).

Bien que la présente invention ait été particulièrement représentée et décrite en référence à des exemples de modes de réalisation de celle-ci, l'homme de l'art notera que divers changements de forme et de détailspeuvent y être apportés, sans sortir de l'esprit et du cadre de la présente invention tels qu'ils sont définis par les revendications suivantes.

Claims (31)

REVENDICATIONS

1. Egaliseur caractérisé en ce qu'il comprend: un circuit de filtre (110) qui a une structure de bancs de filtre en recouvrement, stocke au moins un d'une multiplicité de coefficients de filtrage qui lui sont appliqués, en réponse à une multiplicité de signaux de commande de filtre (FC1 - FCM, SC1 - SCN), filtre un signal de données d'entrée (DI) en réponse à l'au moins un coefficient de filtrage stocké, à des données de calcul (OPD) et à des données de symbole de quantification (SYD), et émet un signal de données de sortie (DO); et un circuit de commande de filtre (120) qui compare au moins un coefficient de filtrage stocké dans le circuit de filtre (110) avec une valeur de seuil et génère la multiplicité de signaux de commande de filtre (FC1 - FCM, SC1 - SCN) sur la base de la comparaison; et en ce que le nombre de coefficients de filtrage stockés dans le circuit de filtre (110) augmente ou diminue sur la base d'un état de la multiplicité de signaux de commande de filtre (FC1 - FCM, SC1 - SCN) .

2. Egaliseur selon la revendication 1, caractérisé en ce qu'il comprend en outre: un quantificateur (130) qui quantifie le signal de données de sortie (DO), émet le signal de données de sortie quantifié comme les données de symbole de quantification (SYD), et détermine un niveau de tension du signal de données de sortie (DO); un circuit de génération de coefficients {140) qui estime une variation de canal en réponse au signal de données d'entrée (DI) et génère les coefficients de filtrage et un coefficient de taille de pas (p) sur la base de la variation de canal estimée; et un circuit de calcul (150) qui génère les données de calcul (OPD) sur la base du signal de données de sortie (DO), des données de symbole de quantification (SYD) et du coefficient de taille de pas (p).

3. Egaliseur selon la revendication 1, caractérisé en ce que le circuit de filtre {110) comprend: un filtre de voie directe (111), qui stocke au moins un des coefficients de filtrage en réponse aux signaux de commande de filtre (FC1 - FCM), filtre le signal de données d'entrée (DI) sur la base de l'au moins un coefficient de filtrage stocké et des données de calcul (OPD), et émet un premier signal de filtrage (FLT1); un filtre de voie de retour (112), qui stocke au moins un des coefficients de filtrage en réponse aux signaux de commande de filtre (SC1 - SCN), filtre les données de symbole de quantification (SYD) sur la base des coefficients de filtrage stockés et des données de calcul (OPD), et émet un second signal de filtrage (FLT2); et un additionneur principal (113) qui additionne les premier et second signaux de filtrage (FLT1, FLT2) et émet le signal de données de sortie (DO).

4. Egaliseur selon la revendication 3, caractérisé en ce que le filtre de voie directe {111) et le filtre de voie de retour (112) comprennent: une multiplicité de bancs de filtre (FF1 - FFM, FB1 - FBN), qui sont au moins partiellement en recouvrement mutuel, chacun des bancs de filtre incluant des prises de filtre indépendantes (TP1 1 à TP1 K, ...) et des prises de filtre en recouvrement (TOI 1 à TOI J...) qui sont partagées par un banc de filtre correspondant et un banc de filtre adjacent au banc de filtre correspondant.

5. Egaliseur selon la revendication 1, caractérisé en ce que les coefficients de filtrage sont actualisés sur la base des données de calcul (OPD) et du signal de données d'entrée (DI), ou des données de calcul (OPD) et des données de symbole de quantification (SYD), et les bancs de filtre (FF1 - FFM, FB1 - FBN) effectuent une opération sur les coefficients de filtrage actualisés et le signal de données d'entrée (DI), ou les coefficients de filtrage actualisés et les données de symbole de quantification (SYD), et émettent les résultats de l'opération.

6. Egaliseur selon la revendication 4, caractérisé en ce que chacune des prises de filtre indépendantes (TP1 1 à TP1 K, ...) comprend un tampon de coefficient (165) qui est activé ou désactivé en réponse à un signal de commande de filtre correspondant et stocke un coefficient de filtrage correspondant lorsqu'il est activé; et chacune des prises de filtre en recouvrement (TO1_1 à TOl_J) comprend un tampon de coefficient (165) qui est activé ou désactivé en réponse à au moins un d'une paire de signaux de commande de filtre, et stocke un coefficient de filtrage correspondant lorsqu'il est activé.

7. Egaliseur selon la revendication 6, caractérisé en ce que les tampons de coefficient (165) inclus dans chacun des bancs de filtre sont tous activés ou désactivés simultanément en réponse à un signal de commande de filtre correspondant (FC1 - FCM, SC1 - SCN) ou à au moins un d'une paire de signaux de commande de filtre.

8. Egaliseur selon la revendication 4, caractérisé en ce qu'au moins une première paire des signaux de commande de filtre (FC1 - FCM, SC1 - SCN) est appliquée à au moins un premier ensemble de deux groupes de prises de filtre indépendantes (TP1_1 à TP1_K, TP2_1 à TP2_L) de deux bancs de filtre adjacents qui partagent un groupe de prises de filtre en recouvrement (TOI 1 à TOI J).

9. Egaliseur selon la revendication 1, caractérisé en ce que le circuit de commande de filtre (120) comprend en outre au moins un premier et un second circuits de commande de filtre (121, 122), qui comparent des coefficients de filtrage stockés avec une valeur de seuil, et génèrent au moins un premier et un second signal de commande de filtre (FC1 - FCM, SC1 - SCN) sur la base des résultats de comparaison.

10. Egaliseur selon la revendication 9, caractérisé en ce que le premier circuit de commande de filtre (121) compare au moins une première partie des coefficients de filtrage stockés avec une valeur de seuil; et le second circuit de commande de filtre (122) compare au moins une seconde partie des coefficients de filtrage stockés avec la valeur de seuil.

11. Egaliseur selon la revendication 9, caractérisé en ce que le premier circuit de commande de filtre (121) comprend une multiplicité de circuits de commande de banc (FFCl - FFCM), qui comparent au moins une première partie des coefficients de filtrage stockés avec une valeur de seuil; et le second circuit de commande de filtre (122) comprend une multiplicité de circuits de commande de banc (FBC1 - FBCN), qui comparent au moins une seconde partie des coefficients de filtrage stockés avec la valeur de seuil.

12. Egaliseur selon la revendication 11, caractérisé en ce que la multiplicité de circuits de commande de banc (FFC1 - FFCM), inclus dans le premier circuit de commande de filtre (121), comparent avec la valeur de seuil des premiers coefficients de filtrage stockés dans des premier et second tampons de coefficient (165) de chacun des bancs de filtre de voie directe (FFI - FFM), et émettent des premiers signaux de commande de filtre (FC1 - FCM) sur la base des résultats de comparaison.

13. Egaliseur selon la revendication 11, caractérisé en ce que la multiplicité de circuits de commande de banc (FBC1 - FBCN), inclus dans le second circuit de commande de filtre (122), comparent avec la valeur de seuil des seconds coefficients de filtrage stockés dans des troisième et quatrième tampons de coefficient de chacun des bancs de filtre de voie de retour (FB1 - FBN), et émettent des seconds signaux de commande de filtre (SC1 - SCN) sur la base des résultats de comparaison.

14. Egaliseur selon la revendication 11, caractérisé en ce que si au moins un des coefficients de filtrage stockés est supérieur à la valeur de seuil, un circuit de commande de banc (FFC1 - FFCM, FBC1 - FBCN) active un signal de commande de filtre correspondant (FC1 - FCM, SC1 - SCN) de façon que des tampons de coefficient (165) inclus dans un banc de filtre correspondant (FFI - FFM, FB1 - FBN) soient tous activés simultanément.

15. Egaliseur selon la revendication 11, caractérisé en ce que chacun des circuits de commande de banc comprend: un premier multiplexeur (210) qui émet les coefficients de filtrage stockés, qui sont stockés dans chacun des bancs de filtre (FF1 - FFM, FB1 - FBN) en réponse à un signal de sélection de coefficient (SEL1 - SELU); un comparateur (220) qui compare les coefficients de filtrage reçus du premier multiplexeur (210) avec la valeur de seuil, et émet des signaux de comparaison (CMP); et un circuit de sortie (230) qui additionne les signaux de comparaison (CMP) et émet le signal de commande de filtre (FC2) correspondant en réponse à un signal de sélection de sortie (SELR).

16. Egaliseur selon la revendication 15, caractérisé en ce que le circuit de sortie (230) comprend: un second multiplexeur (232) qui sélectionne l'un d'un signal de drapeau (FLG) et d'un premier signal de tampon (Rl) en réponse au signal de sélection de sortie (SELR) et émet le signal sélectionné comme le signal de commande de filtre correspondant (FC2); un premier tampon (231) qui stocke le signal sélectionné émis par le second multiplexeur (232) et émet le signal stocké comme le premier signal de tampon (Rl) ; un additionneur (233) qui additionne les signaux de comparaison (CMP) et un second signal de tampon (R2) et émet la somme comme le signal de drapeau (FLG); et un second tampon (234) qui stocke le signal de drapeau (FLG) et émet le signal de drapeau stocké comme le second signal de tampon (R2).

17. Egaliseur selon la revendication 16, caractérisé en ce que si le signal de sélection de sortie (SELR) est désactivé, le second multiplexeur (232) sélectionne le premier signal de tampon (Rl) et émet le premier signal de tampon sélectionné comme le signal de commande de filtre correspondant (FC2); si le signal de sélection de sortie (SELR) est activé, le second multiplexeur (232) sélectionne le signal de drapeau (FG) et émet le signal de drapeau sélectionné comme le signal de commande de filtre correspondant (FC2); et si le premier multiplexeur (210) émet tous les coefficients de filtrage stockés dans les tampons de coefficient {165) du banc de filtre correspondant, le signal de sélection de sortie (SELR) est activé.

18. Egaliseur selon la revendication 11, caractérisé en ce que chacun des circuits de commande de banc comprend des comparateurs (CO1 -COJ, CP1 CPL, CM1 - CMJ) qui comparent les coefficients de filtrage stockés avec la valeur de seuil et émettent une multiplicité de signaux de comparaison (X01 - XOJ, XP1 - XPL, XMl - XMJ); et un circuit de sortie (310) qui émet le signal de commande de filtre correspondant (FC2) en réponse aux signaux de comparaison.

19. Egaliseur selon la revendication 18, caractérisé en ce que chacun des comparateurs (COI - COJ, CP1 - CPL, CM1 - CMJ) active un signal de comparaison correspondant (XO1 - XOJ, XP1 - XPL, XM1 - XMJ) si l'un des coefficients de filtrage stockés est supérieur à la valeur de seuil; le circuit de sortie comprend une porte OU (310) qui active un signal de commande de filtre correspondant (FC2) si au moins un des signaux de comparaison est activé; et les tampons de coefficient (165) du banc de filtre correspondant sont tous activés simultanément si le signal de commande de filtre (FC2) est activé.

20. Egaliseur selon la revendication 10, caractérisé en ce que les premier et second circuits de commande de filtre (421, 422) comprennent une multiplicité de circuits de commande de banc (FFC1 - FFCM, FBC1 -FBCN) qui comparent les coefficients de filtrage stockés dans les tampons (165) de chacun des bancs de filtre (FF1 - FFM, FB1 - FBN) avec la valeur de seuil et émettent des signaux de comparaison (FV1 - FVM, SV1 - SVN); et une multiplicité de sélecteurs (FR1 - FRM, SRI - SRN) qui émettent les signaux de commande de filtre (FC1 - FCM, SC1 - SCN) en réponse aux signaux de comparaison et aux signaux de commande.

21. Egaliseur selon la revendication 20, caractérisé en ce que les signaux de commande (FW1 - FWM, SW1 - SWN) sont générés sur la base d'une information d'estimation de canal qui est obtenue par un dispositif d'estimation de canal externe, sur la base du signal de données d'entrée (DI).

22. Procédé d'égalisation comprenant: le stockage d'au moins un d'une multiplicité de coefficients de filtrage appliqués à un circuit de filtrage (110) en réponse à au moins un signal de commande; le filtrage d'un signal de données d'entrée (DI) en réponse à l'au moins un coefficient de filtrage stocké, à des données de calcul (OPD) et à des données de symbole de quantification (SYD) ; et l'émission d'un signal de données de sortie (DO); caractérisé en ce que les signaux de commande (FC1 - FCM, SC1 - SCN) sont générés sur la base d'une comparaison des coefficients de filtrage stockés et d'une valeur de seuil; et en ce que le nombre de coefficients de filtrage stockés est augmenté ou diminué sur la base d'un état des signaux de commande.

23. Procédé d'égalisation caractérisé en ce qu'il comprend les étapes consistant à : activer la totalité d'une multiplicité de bancs de filtre de voie directe (FF1 - FFM) et la totalité d'une multiplicité de bancs de filtre de voie de retour (FB1 - FBN) (701); déterminer si une condition d'égalisation est remplie (702); comparer avec une valeur de seuil des coefficients de filtrage stockés associés à chacun des bancs de filtre de voie directe (FF1 - FFM) et à chacun des bancs de filtre de voie de retour (FB1 - FBN), et émettre des signaux de comparaison si la condition d'égalisation est remplie (703); estimer une variation de canal en utilisant un dispositif d'estimation de canal externe, et générer des signaux de commande représentant la variation de canal estimée (704); émettre des signaux de commande de filtre (FC1 - FCM, SC1 - SCN) sur la base des signaux de comparaison et des signaux de commande, activer des tampons de coefficient (165) d'au moins un des bancs de filtre de voie directe (FFI - FFM) et d'au moins un des bancs de filtre de voie de retour (FB1 - FBN), et désactiver des tampons de coefficient (165) des bancs de filtre de voie directe et des bancs de filtre de voie de retour restants (705); régler la taille de pas sur la base du nombre de tampons de coefficients qui sont activés (706); répéter la comparaison, l'estimation, l'émission et le réglage jusqu'à ce qu'un échec ait lieu; et répéter l'activation, la détermination, la comparaison, l'estimation, l'émission et le réglage si un échec a eu lieu.

24. Circuit de commande de filtre (420), caractérisé en ce qu'il comprend: une multiplicité de circuits de commande de banc (FFC1 - FFCM, FBC1 FBCN) qui comparent avec une valeur de seuil des coefficients de filtrage stockés dans des tampons associés à chacun d'une multiplicité de bancs de filtre (FFI - FFM, FB1 - FBN) et émettent des signaux de comparaison (FV1 - FVM, SV1 - SVN); et une multiplicité de sélecteurs (FR1 - FRM, SR1 SRN) qui émettent des signaux de commande (FC1 - FCM, SC1 -SCN) en réponse aux signaux de comparaison et aux signaux de commande (FW1 - FWM, SW1 SWN).

25. Circuit de commande de banc pour commander un banc de filtre, le circuit de commande de banc étant caractérisé en ce qu'il comprend: au moins un comparateur (220) qui compare des coefficients de filtrage stockés avec une valeur de seuil et émet au moins un signal de comparaison (CMP); et un circuit de sortie (230) qui émet un signal de commande correspondant (FC2) pour commander le banc de filtre en réponse à l'au moins un signal de comparaison (CMP).

26. Circuit de commande de banc selon la revendication 25, caractérisé en ce qu'il comprend en outre un premier multiplexeur (210) qui émet des coefficients de filtrage stockés dans chacun d'une multiplicité de bancs de filtre, en réponse à un signal de sélection de coefficient (SEL1 SELU), et un seul comparateur (220); et en ce que le comparateur {220) compare avec la valeur de seuil des coefficients de filtrage reçus du premier multiplexeur (210) et émet les signaux de comparaison (CMP) ; et le circuit de sortie (230) additionne les signaux de comparaison (CMP) et émet le signal de commande correspondant (FC2) en réponse à un signal de sélection de sortie (SELR).

27. Egaliseur (400) caractérisé en ce qu'il inclut le circuit de commande de filtre (420) de la revendication 24.

28. Circuit de commande de filtre caractérisé en ce 20 qu'il inclut le circuit de commande de banc (FFC2') de la revendication 25.

29. Egaliseur caractérisé en ce qu'il inclut le circuit de commande de filtre de la revendication 28.

30. Egaliseur caractérisé en ce qu'il est adapté pour exécuter le procédé de la revendication 22.

31. Egaliseur caractérisé en ce qu'il est adapté pour exécuter le procédé de la revendication 23.