CN1477791A - 具输出位准积分对准之适应均衡器 - Google Patents

具输出位准积分对准之适应均衡器 Download PDF

Info

Publication number
CN1477791A
CN1477791A CNA03178657XA CN03178657A CN1477791A CN 1477791 A CN1477791 A CN 1477791A CN A03178657X A CNA03178657X A CN A03178657XA CN 03178657 A CN03178657 A CN 03178657A CN 1477791 A CN1477791 A CN 1477791A
Authority
CN
China
Prior art keywords
coefficient
level
signal
filter
filter coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA03178657XA
Other languages
English (en)
Other versions
CN1242562C (zh
Inventor
H
H·格赖斯卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1477791A publication Critical patent/CN1477791A/zh
Application granted granted Critical
Publication of CN1242562C publication Critical patent/CN1242562C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/062—Setting decision thresholds using feedforward techniques only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03477—Tapped delay lines not time-recursive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03611—Iterative algorithms
    • H04L2025/03617—Time recursive algorithms

Abstract

一种滤波器处理单元(FIR)的转移函数由一组滤波器系数(C0－CN)定义，其于系数更新单元(MX0－MXN、AX0－AXN、SRX0－SRXN)被持续更新。该输出信号的位准由位准－调整单元(K、BS、BS0－BSN)调整，于此，若该最大滤波器系数超过较高的恕限值或低于较低的恕限值，比较器(K)输出控制信号至系数基底移位器(BS0－BSN)及至资料信号移位器(BS)以使它们以相反方向移位它们的所施用位序列且因而以因子≥2乘或除该施用的资料信号。

Description

具输出位准积分对准之适应均衡器
技术领域
本发明系关于一种根据申请专利范围第1项的预特征化部份的适应信道等化之方法及系关于进行此方法的适应均衡器。
背景技术
在移动式及有线通讯系统中，一严重的问题为多路信号传输。在移动式通讯系统中，例如，一般在基地台及移动台间有许多可能的信号传输路径。信号波于建筑物、山、树及其它障碍物的反射及散射产生由许多信号成份组成的接收场强度，这些信号成分一般具不同的强度及不同的延迟。在基地台及移动台间的传输信道可被模式化为具信道系数的过渡滤镜信道以考虑多路信号传输。以信道系数过滤的传输信号被噪声信号重叠，其被采用为加成性，白色高斯噪声。然而，重要的是”符号间干扰”(ISI)，其允许随时间经发射传输信号的任何混合被建立以进行接收资料。假设没有任何补偿，则符号间干扰造成高位错误率。
在有线通讯系统中，多路信号传输可在数字有线视讯的领域发生，例如，因在缆线资料信号的分散及反射。做为实例，波反射在不正确结束的或不符合的缆线终端结束时发生，此为在接收器相对应延迟信号的原因。
为消除符号间干扰，一种均衡器在接收器内被使用。在移动式通讯系统中，适应均衡器为必要的以能够允许因信道系数的适应对准之结果在多路系统随时间的变更。它们为线性均衡器，例如适应FFE(前向馈送式均衡器)或DFE(决策反馈均衡器)或可为维特比均衡器或其它最大概似均衡器。
以本身已知的方法，该均衡器之后为决策装置(如限幅器)，其执行实际的信号侦测。在均衡器及决策者间，先前技艺需要位准对准相位，其以随起的决策者对准等化后的信号位准，亦即干扰组件的移除。
第1图显示习知接收系统的方块图，模拟输入信号在自动位准-对准相位(AGC，自动增益控制)被放大以使用模拟/数字转换器(ADC)的完全动态范围，而不须缩短脉冲尖端。该滤波/抽样级藉由取样(在由ADC过度取样的情况下)及藉由减少频宽外的干扰来源以限制接收器频宽。该适应均衡器减少符号间干扰(ISI)以已由实体信道引入，且其企图减少在频宽内的干扰来源。该AGC对准信号位准，且所有干扰来源的功率被侦测。当这些干扰来源已由该滤波/抽样级及该均衡器移除，第二位准-对准相位是必要的以使用限幅器位准对准位准，此工作由DGC单元(数字增益控制)执行。该限幅器基于其恕限值及输入信号决定由传输符号符号表的那一符号已被传输，这些符号再被向前传送至后续级，例如误差校正单元，此习惯使用的工作区分具两个缺点。因在DGC的位准补偿均衡器的下游，该均衡器系数的动态范围必须足够宽以容纳所有可能位准-调整级，然而，此增加进行该复合的均衡器之参与度。等化及位准-调整工作的区分具进一步的DGC级需要专属倍乘器及专属控制演算之缺点。
欧洲专利0 524 560 B1，其被翻译为德文的申请专利范围及图标被并入本申请案揭示内容，揭示更新在适应均衡器的滤波器级的输入之滤波器系数的方法，此适应均衡器被设计为适应FFE均衡器(前向馈送式均衡器)为实例。该适应均衡器具滤波器级，其转移函数由一组滤波器系数定义，及亦具更新该滤波器系数的更新装置以响应得自均衡器资料输出信号的误差信号。该更新装置包括许多连续延迟组件，其被彼此耦合以提供许多未等化信号资料的经延迟样品，其为输出以当更新系数时使用。该更新装置包括许多平行的该滤波器系数的处理路径，每一处理路径以具对准该经更新滤波器系数的位准的装置之方式被提供。
德国专利100 01 862 A1，其被完全并入本申请案揭示内容，叙述一种具许多连续连接的处理级的滤波器处理单元之适应均衡器，每一处理级形成具对应分支系数的分支。每一处理级含一种倍乘器以将输入信号乘以相对应分支系数，一种延迟自前一处理级的输出信号之延迟级，及一种加成器，加成器将自延迟级的输出信号加至自倍乘器的输出信号以使加成结果被提供用于下一级。第一处理级包含一种倍乘器，其将输入信号乘以相对应分支系数以应用于下一处理级。此外，适应均衡器包括一种分支-系数-设定电路以设定分支系数与自滤波器处理级的输出信号及参考信号间的误差一致，该分支-系数-设定电路包含一种系数校正级，其被提供以适合于每一分支系数。每一系数-校正级具相同设计及包含一种倍乘器，其将根据先前级数目延迟的输入信号乘以误差信号及一”步阶”，该步阶对每一系数-校正级皆相同。
发明内容
本发明目的为订定一种适应均衡器及一种适应信道等化方法，其允许实施该均衡器的参与事项被减少。特别是，本发明目的为藉由整合等化及在均衡器内的位准-对准功能以减少实施参与及以订定适合于此的电路结构。
此目的系藉由根据申请专利范围第1项的特征化特性而达到。有利的细节及发展被叙述于子申请专利范围。
进行本发明方法的适应均衡器并入一种位准-调整级及因而藉由具适当位准之电路合并等化功能及位准-调整功能，实施此接收器电路的参与事项因而被显著减少。本发明方法可被施用于适应FFE均衡器(前向馈送式均衡器)及施用于DFE均衡器(决策反馈均衡器)。在目前为止的电路装置中，均衡器之后为个别位准-调整级(DGC)，其对准信号位准及决策者的恕限值，无论该均衡器为何。本发明现在提供延伸该适应均衡器的有限追踪能力及合并其与个别位准-调整级的机会，其显著地减少该推动参与。在该位准-调整级的个别倍乘器被省却及以连接至该滤波器处理单元之输出的简单数据信号移位器取代之，在位准-调整级的个别控制逻辑被省却。合并使得该均衡器的动态范围被限制，使得滤波器系数内存可结果为对应地更小。
进行本方法的本发明适应均衡器以其本身已知的方式具一种具数个系数基准的处理路径的更新单元，每一含一种移位器。若该滤波器系数的最大值变得太大，则该系数基准的移位器立即将该滤波器系数的位序列向下移位一位位置及因而减半该滤波器系数，同时，连接至该滤波器处理单元之输出的资料信号移位器立即将该输出信号的位序列向上移位一位位置。
若该最大滤波器系数变得太小，则该系数基准的移位器立即将该滤波器系数的位序列向上移位一位位置及因而加倍该滤波器系数，同时，连接至该滤波器处理单元之输出的资料信号移位器立即将该输出信号的位序列向下移位一位位置及因而减半该滤波器系数。
一方面，该系数基准的移位器，及另一方面，该资料信号移位器以相反方向移位它们的施用位序列，一旦已确立该最大滤波器系数的值为太大或太小。
为确立该最大滤波器系数是否变得太大或太小，较低及较高的恕限值被指定且滤波器系数的值与这些恕限值的值比较。为达此目的，一种比较器可被提供，该滤波器系数被供应至比较器。该比较器确认该最大滤波器系数是否其位置非为已知的先验，且比较此滤波器系数与该较低及较高的恕限值。做为实例，该较高的恕限值为可储存于该系数内存的最大正值，且较低的恕限值为其一半。若该滤波器系数低于该较低的恕限值或超过该较高的恕限值，则该比较器促使该系数基准的移位器及该资料信号移位器如所述以相反方向移位该位序列。
用于本发明适应均衡器的滤波器处理单元在本发明最常用的一般形式为一种滤波器处理单元如FIR滤波器(有限脉冲响应)，其转移函数由一组滤波器系数定义。
该适应均衡器可为FFE均衡器(前向馈送式均衡器)的形式，该滤波器处理单元具许多串联连接的处理级，且每一处理级具一种延迟组件以延迟自前一处理级的输出信号，一种倍乘器以将自延迟级的输出信号乘以相对应滤波器系数，及一种加成器以相加自倍乘器的输出信号及自前一处理级的加成结果，以使加成结果被提供至后续处理级。
该滤波器系数在系数-更新单元被更新，其由数个系数-更新单元组成，每一系数-更新级具一种延迟组件以延迟自前一系数-更新级的输出信号，一种连接至该滤波器处理单元的系数内存，一种倍乘器以将经延迟信号乘以误差信号及更新因子，及一种加成器以相加自倍乘器的输出信号及储存于该系数内存的滤波器系数值。
在此情况下，包含于该系数更新-级的该延迟组件可与包含于滤波器处理单元的处理级之该延迟组件相同。
在本发明方法的一较佳变化具体实施例中，每一系数-更新单元具一种专属，可独立调整的更新因子。在最初提及的先前技艺中(德国专利100 01 862 A1)，此更新因子(步阶)为固定的且对所有系数更新单元皆为相同的。本发明变化可被用于引入两个不同的位准-适应级，称之为起初适应级，及后续正常适应级。该起初适应级特殊在于各种更新因子可被产生，其值对应于个别目前的滤波器系数之值。起初，该移位器被加载一组滤波器系数，其仅中央滤波器系数不为零，做为实例，接着，在起初位准-适应级期间，因而在系数-更新级的倍乘器的每一皆被提供一更新因子，其值正比于目前在相对应级的个别滤波器系数之值。此具在起初适应级期间，起始系数标准样板的形式仅被些微改变的优点，且因此适应演算的稳定性可被确保。在第二正常适应级，所有更新因子再度为相同的。
附图说明
下文参考图式提供本发明适应均衡器的示例具体实施例的更详细说明，其中：
第1图显示基于先前技艺的接收器概念的方块图；
第2图显示根据本发明适应均衡器的电路装置；
第3图显示由第2图适应均衡器的向量化说明；
第4图显示滤波器系数及它们与恕限值的关系之图标说明。
具体实施方式
第3图显示本发明适应均衡器的示例具体实施例；在此情况下，滤波器处理单元以其最一般形式由FIR滤波器表示，其转移函数由一组滤波器系数定义，这些滤波器系数于滤波器时脉速率被更新。一输入信号被供应至该FIR滤波器，且一种输出信号被供应至资料信号移位器BS，其为位准-调整单元的一部份，其仍需被解释。
第2图显示自第3图的以具延展形式的适应均衡器，所使用的该FIR滤波器为适应FFE(前向馈送式均衡器)，后者由延迟组件SR1-SRN；倍乘器M0-MN及加成器A0-AN(A0可被省略)以其本身已知方式组成。该FFE可被认为是N个串联连接的处理级，且每一处理级具一种延迟组件SR1-SRN，一种倍乘器M1-MN及一种加成器A1-AN，且所说明具体实施例含第一处理级，其具倍乘器M0，其将未延迟输入信号乘以滤波器系数C0及将该倍乘结果供应至在第二处理级的加成器A1。同样地，该倍乘器M1-MN乘以相对应滤波器系数C1-CN及将该倍乘结果供应至该加成器A1-AN，该加成器A1-AN将自该倍乘器M1-MN的输出信号加至得自该个别前一处理级的加成结果，以使进一步加成结果被提供至后续处理级。
此外，第2及3图的适应均衡器具系数-更新单元，其具N+1个系数-更新级。这些系由倍乘器MX0-MXN、加成器AX0-AXN及系数内存SRX0-SRXN组成。已叙述为滤波器处理级的一部份的延迟组件SR1-SRN同样地具系数-更新级的必要重要性且因而可同等的被认为是系数-更新级的一部份。亦可同样地提供该系数-更新级具有专属的延迟组件，如由德国专利100 01 862 A1的第11图为实例所示，其被并入本申请案发表的内文。
该滤波器系数被更新以响应误差信号，其系得自该均衡器的输出信号。每一系数-更新级使用延迟组件SR1-SRN以预先决定的方式延迟得自前一系数-更新级的输出信号，该经延迟信号乘以该误差信号，且倍乘结果于加成器AX0-AXN被加至储存于该系数内存SRX0-SRXN的相对应滤波器系数值。系数特定更新因子AF0-AFN同样地供应至该倍乘器MX0-MXN。该误差信号凭借着以决策者或限幅器的形式被供应至侦测器的经等化输出信号而得自决策反馈，且后者的输入信号系于加成器自其输出信号减去。
此外，该适应均衡器具一种位准-调整单元，其具比较器K以比较最大的滤波器系数及较低及较高恕限值，在系数-更新级的系数基底移位器BS0-BSN，及一种在滤波器处理单元的输出之数据信号移位器BS。在系数基底移位器BS0-BSN的控制输入及在数据信号移位器BS(具反向算术符号)的控制输入被连接至该比较器K的输出，该比较器K的输入被供应至该滤波器系数。由这些，该比较器K决定个别最大滤波器系数若该最大滤波器系数的位置非为已知的先验，且其比较此滤波器系数与该较低及较高的恕限值。做为实例，该较高的恕限值可为储存于该系数内存的最大正值，且较低的恕限值可为其一半。若该较高的恕限值被超过，其促使该系数基准的移位器BS0-BSN将该滤波器系数的位序列向下移位一个别位位置，及同时该比较器K促使该数据信号移位器BS将自该滤波器处理单元的输出信号的位序列向上移位一个别位位置。若相反的，该比较器K确立该最大滤波器系数低于该较低的恕限值，则其促使该系数基准的移位器BS0-BSN将该滤波器系数的位序列向上移位一个别位位置及同时该比较器K促使该资料信号移位器立即将自该滤波器处理单元的输出信号的位序列向下移位一位位置。
第4图显示在图中九个滤波器系数的图标说明做为实例，且在较高及较低的恕限值间的区域以阴影特征化。该图显示一种简短描述，其中该最高的滤波器系数位于阴影区域内，亦即低于较高恕限值及高于较低恕限值。在此情况下，该比较器K不输出一输出信号至该系数基准的移位器BS0-BSN的控制输入及该资料信号移位器BS的控制输入，此目的为保持该最高的滤波器系数在阴影区域内。若该最高的滤波器系数超过该较高的恕限值2WL-1-1，则因在位序列移位的结果所有该滤波器系数被除以2，且该最高的滤波器系数再度位于阴影区域内。为补偿在输出位准的3-dB降低，其由此系数比例增减而引起，由该FFE滤波器的输出信号被同时乘以2，如已提及，此藉由该比较器K促使该资料信号移位器BS将所施用信号的位序列向上移位一位位置而完成。若该最高的滤波器系数减少至低于该较低的恕限值2WL-2-1，则该滤波器系数由已于该系数基准的移位器说明的位移位器操作而加倍，且由该FFE滤波器的输出信号因该资料信号移位器BS被除以2。
在第2图被说明为个别组件的该系数基准的移位器BS0-BSN亦可由积分向量移位器以硬件基准被形成。
该系数基准的移位器BS0-BSN及该资料信号移位器BS可由”柱形移位器”形成，柱形移位器为一种允许经由任何数目的位移位(更精确言之为旋转)的特殊移位器，因而，例如，亦能产生两个位的移位，亦即乘或除因子四。经由一位位置的移位相当于加倍或减半该滤波器系数及因而以3dB的步阶改变其位准，位准的微细调整再以该滤波器系数的适应对准进行，因而结果为该系数内存SRX0-SRXN的尺寸可被减少，该系数内存SRX0-SRXN使用与该延迟组件相同的电路符号被示于第2图。
该滤波器系数的对准系基于误差演算，如基于本质已知为LMS演算(参考K.D.Kammeyer，Teubner Stuttgart的书”Nachrichtenubertragung”[讯息传输]的部份5.7.2”IterativeEntzerreinstellung nach dem LMS-演算”[基于LMS演算的反复均衡器调整])。必须由适应均衡器最小化的误差标准以更新因子AF0-AFN权重，对每一误差系数更新因子可被分别选择且乘以该误差信号及在该倍乘器MX0-MXN的经延迟输入信号，该更新因子AF0-AFN的向量因而具该滤波器次方大小。

Claims (13)

1.一种适应信道等化的方法，其中
-一种滤波器处理单元被使用，其转移函数由一组滤波器系数(C0-CN)定义，及
-该滤波器系数(C0-CN)被更新以响应得自该均衡器的输出信号之误差信号，及
-该滤波器处理单元的输出信号位准被调整，
其特征在于
-该最大的滤波器系数与较低及较高恕限值比较，及
-若其超过该较高恕限值，则该滤波器系数(C0-CN)的位序列被个别向下移位一位位置及同时由该滤波器处理单元之输出信号的位序列被向上移位一位位置，及
-若其低于该较低恕限值，则该滤波器系数(C0-CN)的位序列被个别向上移位一位位置及同时由该滤波器处理单元之输出信号的位序列被向下移位一位位置。
2.根据申请专利范围第1项的方法，
其特征在于
-一种滤波器处理单元被使用，其具许多(N)处理级，每一处理级
-以预先决定的方式延迟得自前一处理级的输出信号，
-将该经延迟信号乘以该滤波器系数(C1-CN)，及
-相加该倍乘结果及前一处理级的加成结果，以使加成结果被提供至后续处理级。
3.根据申请专利范围第2项的方法，
其特征在于
-一第一处理级将该输入信号乘以相对应滤波器系数及将该倍乘结果转移至在第二处理级的加成器(A1)。
4.根据先前申请专利范围中任一项的方法，
其特征在于
-对每一滤波器系数(C0-CN)，一种系数更新级被提供且每一系数更新级以预先决定的方式延迟得自前一系数更新级的输出信号，
-该经延迟信号乘以以更新因子权重的该误差信号，及
-该倍乘结果被加至于相对应滤波器系数(C0-CN)的储存值。
5.根据申请专利范围第4项的方法，
其特征在于
-该加成结果被送至系数基底移位器(BS0-BSN)，
-自该滤波器处理单元的输出信号被送至一种数据信号移位器(BS)，
-若该最大滤波器系数超过该较高的恕限值或低于该较低的恕限值，在该系数基底移位器(BS0-BSN)的控制输入及在该资料信号移位器(BS)具反向算术符号的控制输入为所供应的控制信号。
6.根据申请专利范围第4或5项的方法，
其特征在于
-该经延迟信号乘以该误差信号及更新因子(AF0-AFN)。
7.根据申请专利范围第6项的方法，
其特征在于
-该更新因子(AF0-AFN)对每一系数更新级可被独立调整。
8.根据申请专利范围第7项的方法，
其特征在于
-在第一位准-对准相位，该更新因子(AF0-AFN)的值系基于储存于在该相对应系数更新级开始时的该滤波器系数的值而被调整，及
-在第二位准-对准相位，该更新因子(AF0-AFN)的值被调整为与另一相同。
9.一种适应均衡器以进行根据先前申请专利范围中任一项的方法，其具
-一滤波器处理单元，其转移函数由一组滤波器系数(C0-CN)定义，及
-一系数更新单元，其具数个系数更新级，及
-一位准-对准单元(K、BS、BS0-BSN)，
其特征在于
-该位准-对准单元具：
-一比较器(K)以比较最大的滤波器系数及较低及较高恕限值，
-系数基底移位器(BS0-BSN)，其控制输入被连接至该比较器(K)，及
-一种在该滤波器处理单元的输出之数据信号移位器(BS)，在该资料信号移位器的控制输入被连接至该比较器(K)(具反向算术符号)。
10.一种根据申请专利范围第9项的适应均衡器，
其特征在于
-该滤波器处理单元具许多(N)串联连接的处理级，每一处理级具：
-一延迟组件(SR1-SRN)以延迟自前一处理级的输出信号，
-一倍乘器(M1-MN)以将该经延迟的信号乘以相对应滤波器系数(C0-CN)，
-一加成器(A0-AN)以相加自该倍乘器(M1-MN)的输出信号及前一处理级的加成结果，以使该加成结果被提供至后续处理级。
11.一种根据申请专利范围第10项的适应均衡器，
其特征在于
-一第一处理级具倍乘器(M0)将该输入信号乘以相对应滤波器系数(C0)，其中
-该第一倍乘器(M0)系连接至在第二处理级的加成器(A1)。
12.一种根据申请专利范围第9至11项中任一项的适应均衡器，
其特征在于
-每一系数更新级具：
-一延迟组件(SR1-SRN)以延迟自前一系数更新级的输出信号，
-一系数内存(SRX0-SRXN)，其连接至该滤波器处理单元，
-一倍乘器(MX0-MXN)以将该经延迟的信号乘以该误差信号，
-一加成器(AX1-AXN)以相加自该倍乘器(MX0-MXN)的输出信号及储存于该系数内存(SRX0-SRXN)的滤波器系数(C0-CN)值。
13.一种根据申请专利范围第12项的适应均衡器，
其特征在于
-一在该加成器(AX0-AXN)的输出系连接至该移位器(BS0-BSN)的输入，
-一在该移位器(BS0-BSN)的输出系连接至该系数内存(SRX0-SRXN)的输入，
-在移位器(BS0-BSN)的控制输入系连接至该比较器(K)的输出，
-一在该滤波器处理单元的输出系连接至该移位器(BS)，及
-在该移位器(BS)的控制输入系连接至该比较器(K)的输出(具反向算术符号)。
CN03178657.XA 2002-07-18 2003-07-18 具输出电平积分对准的自适应均衡器 Expired - Fee Related CN1242562C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10232702.5 2002-07-18
DE10232702A DE10232702B4 (de) 2002-07-18 2002-07-18 Adaptiver Entzerrer mit integrierter Anpassung des Ausgangspegels

Publications (2)

Publication Number Publication Date
CN1477791A true CN1477791A (zh) 2004-02-25
CN1242562C CN1242562C (zh) 2006-02-15

Family

ID=29762051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03178657.XA Expired - Fee Related CN1242562C (zh) 2002-07-18 2003-07-18 具输出电平积分对准的自适应均衡器

Country Status (4)

Country Link
US (1) US7212568B2 (zh)
EP (1) EP1383237A3 (zh)
CN (1) CN1242562C (zh)
DE (1) DE10232702B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1764174B (zh) * 2004-10-22 2012-03-21 三星电子株式会社 具有重叠滤波器簇的均衡器及其方法
CN104050122A (zh) * 2013-03-15 2014-09-17 英特尔公司 自适应反向信道均衡
WO2020192688A1 (zh) * 2019-03-26 2020-10-01 武汉理工大学 一种汽车齿圈角速度测量误差消除方法与装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050232347A1 (en) * 2004-04-15 2005-10-20 Mediatek Incorporation Apparatus and method for noise enhancement reduction in an adaptive equalizer
US20060029126A1 (en) * 2004-04-15 2006-02-09 Mediatek Inc. Apparatus and method for noise enhancement reduction in an adaptive equalizer
ATE405992T1 (de) * 2004-09-07 2008-09-15 Alcatel Lucent Analog/digital-wandler mit einstellbaren schwellwerten
GB2435569A (en) * 2006-02-28 2007-08-29 Phyworks Ltd Decision feedback equalizer adaption
KR100828915B1 (ko) * 2006-09-05 2008-05-13 에스케이 텔레콤주식회사 등화기 및 등화 방법
US8290449B2 (en) * 2007-09-18 2012-10-16 California Institute Of Technology Equalization of third-order intermodulation products in wideband direct conversion receiver
US8675298B2 (en) * 2009-01-09 2014-03-18 Lsi Corporation Systems and methods for adaptive target search

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791390A (en) * 1982-07-01 1988-12-13 Sperry Corporation MSE variable step adaptive filter
SE465245B (sv) * 1989-12-22 1991-08-12 Ericsson Telefon Ab L M Foerfarande att utfoera kanalestimering foer en faedande kanal vid oeverfoering av symbolsekvenser
US5243624A (en) * 1991-07-26 1993-09-07 General Instrument Corporation Method and apparatus for updating coefficients in a complex adaptive equalizer
NL9400260A (nl) 1994-02-18 1995-10-02 Wilhelmus Henricus Hub Elshout Samenstelling voor het tegengaan en het voorkomen van onaangename geuren, die gepaard gaan met transpirerende voeten.
JP3354286B2 (ja) * 1994-06-04 2002-12-09 株式会社ケンウッド マルチパス除去フィルタ
DE4434723C1 (de) * 1994-09-28 1995-06-14 Siemens Ag Adaptives Netzwerk
US6088445A (en) * 1997-08-01 2000-07-11 Crystal Semiconductor Corp. Adaptive filter system having mixed fixed point or floating point and block scale floating point operators
US6606641B1 (en) * 1998-04-20 2003-08-12 Koninklijke Philips Electronics N.V. System for varying the dynamic range of coefficients in a digital filter
JP2000324024A (ja) * 1999-05-10 2000-11-24 Mitsubishi Electric Corp 適応等化器およびその設計方法
KR100500810B1 (ko) * 1999-10-29 2005-07-12 마츠시타 덴끼 산교 가부시키가이샤 파형 등화 제어 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1764174B (zh) * 2004-10-22 2012-03-21 三星电子株式会社 具有重叠滤波器簇的均衡器及其方法
CN104050122A (zh) * 2013-03-15 2014-09-17 英特尔公司 自适应反向信道均衡
CN104050122B (zh) * 2013-03-15 2017-07-07 英特尔公司 自适应反向信道均衡
WO2020192688A1 (zh) * 2019-03-26 2020-10-01 武汉理工大学 一种汽车齿圈角速度测量误差消除方法与装置

Also Published As

Publication number Publication date
EP1383237A2 (de) 2004-01-21
DE10232702B4 (de) 2005-06-16
CN1242562C (zh) 2006-02-15
DE10232702A1 (de) 2004-02-05
EP1383237A3 (de) 2005-11-09
US20040057512A1 (en) 2004-03-25
US7212568B2 (en) 2007-05-01

Similar Documents

Publication Publication Date Title
EP2863598B1 (en) System and method for receiver equalization adaptation
CA2274173C (en) Method and apparatus for adaptive equalization in the presence of large multipath echoes
CA2047557C (en) Received data adjusting device
EP1863246B1 (en) System and method for independently adjusting multiple offset compensations applied to a signal
EP1863245B1 (en) System and method for adjusting compensation applied to a signal using filter patterns
US7804894B2 (en) System and method for the adjustment of compensation applied to a signal using filter patterns
EP1862777B1 (en) System and method for adjusting offset compensation applied to a signal
US7590077B2 (en) Canceller device and data transmission system
EP1862779B1 (en) System and method for the non-linear adjustment of compensation applied to a signal
EP1862766B1 (en) System and method for asymmetrically adjusting compensation applied to a signal
EP0426026A2 (en) Equalizer
CN101729468B (zh) Iq失配校正电路
US9172566B1 (en) Methods and apparatus for multiple-stage CTLE adaptation
EP1863244A2 (en) System and method for independently adjusting multiple offset compensations applied to a signal
EP1862778A2 (en) System and method for the adjustment of offset compensation applied to a signal
EP1862776A2 (en) System and method for decoupling multiple control loops
CN1477791A (zh) 具输出位准积分对准之适应均衡器
WO1999005787B1 (en) Adaptively equalized burst receiver and method for upstream broadband data
US6614842B1 (en) FIR filter architecture for 100Base-TX receiver
JPS58501977A (ja) 干渉相殺法と装置
EP0598347B1 (en) Two stage accumulator for use in updating coefficients
EP0588161B1 (en) Adaptive equalizer method
US20050094751A1 (en) Variable gain integrator
CN114217561A (zh) 用于dp接口的控制电路装置及其自适应均衡方法
US5751769A (en) Programmable digital linear and nonlinear transversal equalizer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060215

CF01 Termination of patent right due to non-payment of annual fee