CN1744742A

CN1744742A - 具有数据专用总线的无线机

Info

Publication number: CN1744742A
Application number: CNA2005100924710A
Authority: CN
Inventors: 恒原克彦; 石井裕丈; 川边学; 石川崇
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2004-09-01
Filing date: 2005-08-22
Publication date: 2006-03-08
Anticipated expiration: 2025-08-22
Also published as: US8165620B2; CN1744742B; JP2006072592A; JP4617782B2; US20060046771A1

Abstract

本发明提供具有数据专用总线的无线机。提供可以与无线通信的高度化对应的无线通信装置的硬件结构。将在主处理器和各构成要素之间主要转送控制信号的控制总线，和在包含副处理器的处理器单元与外部接口间主要转送收发数据的数据总线进行分离。此外，副处理器构成副处理器单元，本发明的软件无线机可以具备多个处理器单元。处理器单元间用专用的单元间接口连接。处理器单元可以具备多个副处理器，多个副处理器经由处理器间接口串行连接。

Description

具有数据专用总线的无线机

技术领域

本发明涉及无线通信装置，进而更详细地说涉及具有1个或者多个被并列设置的，分别进行收发信号的信息处理的处理器单元的无线通信装置。

背景技术

随着移动通信和无线访问技术的普及，目前存在蜂窝通信、无线LAN和DSRC(Dedicated Short Range Communication)等的各种无线通信方式。为了实现这些现有的无线通信方式的通信速度的高速化等的高度化，预定今后实施各无线通信方式的功能追加和变更。此外，除了这些现有的无线通信方式外，例如，如IEEE802.20委员会规则制定中的MBWA(Mobile Broadband Wireless Access)那样，用于规划新的无线通信方式的研讨正在进行。

这样作为与无线通信方式多样化的状况相对应的无线通信装置，可以考虑软件无线机。所谓软件无线机是通过对软件的改写可以与各种无线通信方式相对应的无线通信装置。

一般，无线通信的信号处理的处理量极大。因而，在软件无线机中需要高的信号处理能力。因此，正在研究用具备多个处理器的硬件构成软件无线机的方法。

使用具备有多个处理器的硬件构成软件无线机的方法的一例在特开2003-283651号公报(专利文献1)中公开。在图14中展示在特开2003-283651中被公开的软件无线机的结构。例如在接收时，用天线1接收到的无线信号在无线收发单元2、信号处理电路3、第2处理器21以及第1处理器11中被实施了用于解调的信号处理后，经由总线4B从输入输出装置15输出。相反在发送时，从输入输出装置15输入的发送信号经由总线4B输入到第1处理器11，进而在第2处理器21、信号处理电路3以及无线收发单元2中实施了信号处理后，从天线1发送。

此外在特开2003-283651中，还公开了追加有如图15所示那样的第3处理器的结构。这种情况下，被收发的信号除了天线1、无线收发单元2、信号处理电路3、第2处理器21、第1处理器11外，还在第3处理器31中实施信号处理，经由总线4C用输入输出装置15和外部设备之间进行输入输出。此外，在这种情况下，记载着第2处理器21至少进行信号处理电路3的控制。

发明内容

以下说明第1个课题。如果无线通信的高速化发展，则收发信号的传送速度比现在的传送速度大。此外，当与同时利用多个无线通信方式的多任务对应的情况下，收发信号的传送速度是各无线通信方式的每个的传送速度的总和。因而在无线机全体上看的情况下的收发信号的传送速度和只使用单一无线通信方式的情况相比大。在此作为多任务例如可以认为一边用蜂窝电话进行声音通信一边用无线LAN进行数据的下载那样的使用形态。

例如，在图14所示的以往结构的无线机中，全部的收发信号经由与总线4B连接的输入输出装置15和外部之间转送。因而，全部的收发信号通过总线4B。因而，如上所述当通过与无线通信的高速化和多任务对应收发信号的传送速度增大的情况下，总线4B的转送能力不足，可以认为该无线机不能正常地动作。

例如当收发信号的传送速度超过总线4B的转送能力的情况下，不能进行收发信号的正常的转送。此外，例如当收发信号的传送速度占有总线4B的转送能力的大部分的情况下，经由总线4B进行的控制信息的转送，例如，由第1处理器11对数据存储器13的访问和对第2处理器21的控制信号的转送等的转送延迟增大，控制延迟发生。其结果，可认为该无线机有可能不如预期的那样控制，不能正常动作。第1个课题是实现即使收发信号的传送速度增大，也可以不产生转送延迟、控制延迟地动作的无线通信装置。

以下说明第二个问题。随着无线通信的高度化，要求软件无线机的处理能力高。因而，希望软件无线机的构成为例如可通过追加处理器，来提高其处理能力。但是，在特开2003-283651中，需要把如在图14所示的构成中用于将第2处理器21复数化的技术。

作为可以适用于图1的第2处理器21的复数化的技术，考虑在特开2003-337805号公报(专利文献2)中公开的方法。在特开2003-337805中，公开了用纵横开关连接多个处理器的结构。但是，一般使用了纵横开关的结构随着处理器数的增加配线量呈指数函数性的增大，存在硬件的规模极端增大的问题。硬件规模的增大招致无线机的大型化和高价格化，使软件无线机的方便性降低。第二个课题是实现高效率地在小规模的硬件构成中进行多个处理器间的通信的无线通信装置。

以下说明第三个课题。在特开2003-283651中，在图15的结构中，第2处理器21控制信号处理电路3。这种情况下，从第2处理器21输出的控制信号至少经由总线4B、接口5A以及总线4A输入到信号处理电路3。一般在使用了总线的信号转送中发生延迟，延迟量依赖于总线通信量。因而，在图15中在第2处理器21控制信号处理电路3时，控制延迟有可能增大。因而，图15的构成的无线机有可能不能与包含控制延迟的时间制约严格的处理的无线通信方式对应。在此，作为控制延迟的时间制约严格的无线通信方式，例如有需要把相对接收信号的Ack信号在10微秒后发送的无线LAN(IEEE802.11)等。第三课题是实现可以高效率地使伴随无线通信的高速化，以及采用不同的通信协议的通信所需要的多个处理器间高效率地连动的结构。

为了解决上述第一课题，在本发明中，分别设置进行收发信号的转送的数据总线，进行控制信号的转送的控制总线。此外，为了解决上述第二课题，在本发明中，经由处理器间接口串行连接多个处理器。进而，为了解决上述第三课题，对处理器以及周边电路进行单元化，设置用于连接该单元之间的专用接口。

采用本发明的硬件结构，即使在由于无线通信的高速化和多任务对应引起收发信号的转送速度增大的情况下，也可以构成可以避免因总线的转送能力的不足和转送延迟引起的异常动作的软件无线机。

此外，在伴随无线通信的高速化产生由许多处理器进行信号处理的需要时，通过使用本发明的多个处理器连接方法，可以一边抑制硬件规模的增加，一边用多个处理器与高度化的无线通信的信号处理对应。其结果，可以实现无线机的小型化以及低价格化，可以提高软件无线机的方便性。

进而，通过用本发明的单元间接口直接连接于处理器单元之间，可以减小在单元间的信号转送的延迟，可以构成与时间限制严格的无线通信方式对应的软件无线机。

附图说明

图1是本发明的无线通信装置的硬件构成图。

图2是数据总线构成的第一例子。

图3是数据总线构成的第二例子。

图4是数据总线构成的第三例子。

图5是数据总线构成的第四例子。

图6是数据总线的信号线的共用方法的第一例子。

图7是数据总线的信号线的共用方法的第二例子。

图8是单元间接口的构成例子。

图9是处理器单元的构成例子。

图10是处理器单元内总线接口的构成例子。

图11是处理器单元内单元接口的构成例子。

图12是无线通信的信号处理的特征。

图13是多个副处理器的连接方法的例子。

图14是以往的软件无线机的构成的第一例子。

图15是以往的软件无线机的构成的第二例子。

具体实施方式

图1展示本发明的无线通信装置的例子。本发明的软件无线机由主处理器100、存储器101、外部接口102以及处理器单元103a和103b构成，这些构成要素经由控制总线120和数据总线121双方或者一方连接。进而，在以下的说明中，如图1所示，以处理器单元是二个的情况为例子，但处理器单元可以是一个，也可以是三以上。

主处理器100进行本软件无线机全体的控制，以及处理器单元103a和103b的控制。此外，主处理器100主要和处理器单元103a以及103b协作，例如如无线通信的通信协议控制那样，进行处理量少时间性制约宽松的信号处理。在此作为主处理器100例如可使用一般的CPU。

存储器101作为主处理器100用于进行处理的工作存储器使用。另外，存储器101作为用于存储规定主处理器100以及处理器单元103a和103b的动作的程序的程序存储器使用。在此，作为存储器101例如只要使用通用的SRAM和DRAM、闪存等即可。

外部接口102经由信号线112和外部设备连接，承担用于在本软件无线机和外部设备之间交换信号的接口作用。在此作为外部设备例如有显示器装置和个人计算机、扬声器、麦克风等。作为接口方式，例如可以使用USB等。

处理器单元103a和103b进行为了实现无线通信所需要的信号处理。具体地说处理器单元103a和103b例如实施如收发信号的调制解调处理、错误控制处理和波形整形等那样的，处理量大时间性制约严格的信号处理。处理器单元103a和103b例如如103a承担无线LAN信号处理，103b承担蜂窝通信信号处理那样，通过承担不同的无线通信的信号处理，只要该软件无线机可以与二个无线通信方式的同时使用即所谓的多任务对应即可。或者处理器单元103a和103b例如如发送处理和接收处理那样，可以分担处理用于实现某一无线通信的信号处理。

处理器单元103a和103b分别经由信号线107a和107b与承担模拟和数字的接口的模拟前端、模拟信号的调制解调处理的无线信号处理单元，以及收发无线频率的信号的天线单元连接。进而在图1中，为了简单上述的模拟前端、无线信号处理单元以及天线未图示。处理器单元103a和103b由副处理器和信号处理电路构成。处理器单元103a和103b的结构以后叙述。

一般在无线通信装置内，在各构成要素间转送各种信号。在进行无线通信的情况下，作为转送的信号主要存在用于控制各构成要素的控制信号、用于通过无线通信收发的数据信号。

控制信号具有以下特征。控制信号的转送一般是间歇性的，其转送量也少。此外控制信号例如在主处理器100和其他的构成要素间，上述其他的构成要素相互之间等，在各种连接下进行转送。此外控制信号由各种标志等的控制信息、规定各构成要素的动作的参数等各种各样的信号构成。因此在控制信号中从1位逻辑信息到多位逻辑数值信息，包含各种形态的信号。此外在控制信号的转送中，希望例如可以利用中断和DMA转送等高的性能。此外，具有上述特征的控制信号的转送主要以主处理器100为中心实施。

另一方面，数据信号具有以下的特征。由收发数据构成的数据信号的转送是连续的，其转送量大，伴随无线通信的高速化转送量今后会更大。此外，在同时使用多种无线通信方式的多任务时，根据同时使用的无线通信方式的数量，数据信号的转送量进一步增大。此外，数据信号在处理器单元103a以及103b和外部接口102之间转送。此外，数据信号本质上由1位宽度的逻辑信息构成。此外，在多任务时当实现处理器单元103a和103b不同的无线通信方式的情况下，因为在各无线通信方式中的信号传送基本上是独立进行的，所以处理器单元103a和103b的数据信号转送分别独立产生。此外，在多任务中，例如当用处理器单元103a进行声音通信，用处理器单元103b进行数据通信的情况下，经由外部接口102连接的外部设备有可能针对每个处理器单元而不同。因而，希望各处理器单元的数据转送具有相互不影响的独立性。

如上所述，在本发明的无线通信装置内，进行性质不同的二个信号即控制信号和数据信号的转送。因而，当以单一的总线进行这些转送的情况下，在一方的转送中效率高的结构在另一方的转送中成为效率差的结构。此外，当用单一总线进行这些转送时，转送量大的数据信号的转送压迫控制信号的转送，有可能发生控制信号的转送延迟。

按照如上所述那样的无线通信特有的控制信号转送和数据信号转送的特征，在本发明的软件无线机中如图1所示，分别具备具有适宜控制信号的转送的结构的在专用控制信号的转送中使用的控制总线，和具有适宜数据信号的转送的结构的在专用数据信号的转送中使用的数据总线。以下，说明控制总线和数据总线的构成。

主处理器100、存储器101、外部接口102以及处理器单元103a和103b和控制总线120连接。控制总线120在上述各构成要素间的控制信号和参数、变量数据等的转送中使用。具体地说，控制总线120在从主处理器100向外部接口102以及处理器单元103a和103b进行参数设定和控制指令发送，或者从外部接口102以及处理器单元103a和103b向主处理器100进行内部状态报告和中断等中使用。此外控制总线120还在主处理器100在和存储器101之间读或者写时也使用由主处理器100实施的处理中需要的变量数据等。在此作为控制总线120，例如只要使用作为通用总线的PCI总线和VME总线等即可。在这样总线中，与总线连接的各构成要素在发送数据时指定目标装置的地址发送，接收在总线上发送的数据中添加有给本装置的地址的信息。

外部接口102以及处理器单元103a和103b与数据总线121连接。数据总线121在把本软件无线机接收并解调的数据输出到外部设备时需要的，从处理器单元103a和103b向外部接口102进行接收数据转送时使用。此外数据总线121在本软件无线机调制从外部设备输入的数据并发送时需要的，从外部接口102对处理器单元103a和103b的发送数据转送中使用。这样通过把在收发数据的转送中使用的数据总线和控制总线分开设置，在控制总线中转送的控制数据可以用不依赖收发数据的多少的延迟量转送。此外，数据总线因为不需要处理优先度高的控制信号，所以可以高效率地进行收发数据的转送。

图2展示数据总线121的构成的第一例子。在图2中，从处理器单元103a、103b和103n输出的信号分别经由独立的信号线500a、500b和500n，转送到外部接口102。此外，输入到处理器单元103a、103b和103n的信号分别经由独立的信号线501a、501b和501n从外部接口102转送。数据总线121由独立的信号线500a-n、501a-n集合构成。

如上所述在图2的结构中，在各处理器单元和外部接口102之间转送的收发数据全部经由独立的信号线转送。因而，各处理器单元和外部接口102之间的收发数据的转送速度和转送定时可以具有高的自由度。此外，因为各处理器单元可以占有信号线，所以与收发数据转送有关的的控制是单纯的，可以使硬件结构单纯化。其结果，通过配备图2的构成的数据总线，可以以单纯的硬件结构实现具有高的自由度的软件无线机。进而在图2中为了简单，信号线500a、500b、500n、501a、501b、501c只画出1条，但各信号线也可以分别用多条信号线构成。在本实施例中，各处理器单元因为用专用的信号线和外部接口102连接，所以即使不添加地址信息也可以进行数据转送。这种情况下，也可以得到降低内务操作(overhead)的效果。

图3展示数据总线121的结构的第二例子。在图3中，从处理器单元103a、103b和103n输出的信号经由共用的信号线510被转送到外部接口102。此外输入到处理器单元103a、103b和103n的信号经由共用的信号线511从外部接口102转送。

图6展示信号线510的共用方法的第一例子。进而，对于信号线511的共用方法也一样。在该例子中如图6所示，在时间轴上设定时隙541a、542b等，通过把该时隙分配给各处理器单元，在多个处理器单元中共用信号线510。具体地说例如如图6所示，如设定时隙使四个时隙(541a、542a、543a、544a)进行重复(与处理器的下标a、b、......n对应)。在此例如通过在图3的处理器单元103a上分配第一时隙群，处理器单元103a可以在时隙541a、541b......541m中进行数据转送。

同样例如通过给图3的处理器单元103b分配第二时隙群，处理器单元103b在时隙542a、542b......542m可实施数据转送，通过给图3的处理器单元103n分配第三时隙群，处理器单元103n在时隙543a、543b......543m中可实施数据转送。此外，例如当图3的处理器单元103n需要进行比其他的处理器单元103a和103b多的数据转送时，通过在处理器单元103n上分配多个时隙，例如第三和第四的时隙，处理器单元103n可以使用时隙543a、544a、543b、544b......543m、544m进行数据转送。其结果处理器单元103n和处理器单元103a和103b比较，可以进行二倍的数据转送。也可以设置成这样的结构，即，时隙的分配由主处理器确定，使用控制总线从主处理器预先通知到各处理器单元103以及外部接口102。

进而，在上述中展示设定四个时隙的例子，但设定的时隙的个数几个都行。此外构成信号线510的信号线的条数可以是1条也可以是多条。在本实施例中，因为各处理器单元用分别分配的时隙进行转送数据的收发，所以即使不添加地址信息也可以进行数据转送。这种情况下，也可以得到降低内务操作(overhead)的效果。

图7展示信号线510的共用方法的第二例子。进而，对于信号线511的共用方法也一样。在该例子中如图7所示，信号线510由多条信号线550a、550b...550m组成，通过把各信号线分配给各处理器单元，在多个处理器单元中共用信号线510。具体地说例如通过给图3的处理器单元103a分配信号线550a，处理器单元103a可以使用信号线550a进行数据转送。同样例如通过在图3的处理器单元103b中分配信号线550b，处理器单元103b可以使用信号线550b实施数据转送，通过给图3的处理器单元103n分配信号线550c，处理器单元103n可以使用信号线550c实施数据转送。

此外，当通过无线通信方式的高速化等，例如图3的处理器单元103a要求的数据转送量增加的情况下，除了以往的信号线550a外，通过把信号线550d也分配给处理器单元103a，可以对应处理器单元103a的数据转送量增加的请求。信号线的分配由主处理器确定，可以是使用控制总线从主处理器预先通知各处理器单元103以及外部接口102的结构。在本实施例中，因为各处理器单元用分别分配的信号进行转送数据的收发，所以即使不添加地址信息也可以进行数据转送。这种情况下，还可以实现降低内务操作(overhead)的效果。

如上所述在图3的结构中，在各处理器单元和外部接口102之间转送的收发数据共用共有的信号线510和511进行转送。因而可以减少信号线的个数，可以比图2的例子减少硬件规模(即使在图7的结构中，如果使信号线的个数m比处理器的个数n还少，则同样可以比图2的例子减小硬件规模)。此外，通过变更如上述例子那样分配的时隙的个数和信号线的个数，可以构成与各处理器单元需要的数据转送量相适宜的数据总线。其结果，通过具备图3的结构的数据总线，可以以比图2的例子少的硬件规模实现自由度高的软件无线机。

图4展示数据总线121的构成的第三例子。在图4中从处理器单元103a输出的信号，以及输入到处理器单元103a的信号共用信号线520a在和外部接口102之间转送。同样输入输出到处理器单元103b和103n中的信号分别使用信号线520b以及520n在和外部接口102之间转送。在此，信号线520a、520b以及520n的共用方法只要使用在图6以及图7中所示的上述方法即可。即，例如把信号线520a分割为时隙，或者用多条信号线构成，在处理器单元103a的输入和输出中只要分别分配时隙以及信号线即可。数据总线121由独立的信号线520a-n的集合构成。

如上所述在图4的构成中，在所有的处理器单元和外部接口102之间转送的收发数据共用一条信号线进行转送。因而可以减少信号线的个数，可以比图2的例子减小硬件规模。此外，通过如上述例子那样变更分配的时隙的数和信号线的个数，可以构成与处理器单元的输入以及输出所需要的数据转送量相适应的数据总线。其结果，通过具备图4的构成的数据总线，可以以比图2的例子少的硬件规模实现自由度高的软件无线机。在本实施例中，因为各处理器单元用专用的信号线和外部接口102连接，所以即使不添加地址信息也可以进行数据转送。在这种情况下，可以得到降低内务操作(overhead)的效果。

图5展示数据总线121的结构的第四例子。在图5中从处理器单元103a、103b、103n输出的信号，以及输入到处理器单元103a、103b、103n的信号全部共用信号线532在和外部接口102之间进行转送。在此，信号线532的共用方法只要使用在图6以及图7中的上述方法即可。即，例如把信号线532分割为时隙，或者用多条信号线构成，只要在各处理器单元及其输入和输出中分别分配时隙以及信号线即可。

如上所述在图4的结构中，在全部的处理器单元和外部接口102之间转送的收发数据共用一条信号线转送。因而可以减少信号线的个数，可以比图3以及图4的例子减小硬件规模。此外，如上例子所述通过变更分配的时隙的个数和信号线的个数，可以构成适应于各处理器单元的输入以及输出所需要的数据转送量的数据总线。其结果，通过具备图4的结构的数据总线，可以以比图3以及图4的例子少的硬件规模实现自由度高的软件无线机。在本实施例中，各处理器单元因为分别用被分配的时隙或者信号线进行转送数据的收发，所以即使不添加地址信息也可以进行数据转送。这种情况下，可以得到降低内务操作(overhead)的效果。

进而，以上说明了用和控制总线120不同的方法使数据总线121动作的实施例，但通用总线也可以和控制总线120一样。只要用不同的总线转送控制信号和收发信号时，有可以不延迟地转送控制信号的优点。但是，数据总线121的转送能力因为需要设置成可以与收发数据的通信速度对应的程度，所以需要比控制总线120更高的转送能力。

在图1中处理器单元103a和103b用单元间接口118连接。单元间接口118在处理器单元103a和103b之间的控制信号和数据信号的转送中使用。作为使用单元间接口118转送的信号，例如有时钟信号，和为了处理器单元103a和103b同步动作需要的同步信号等。此外，例如如处理器单元103a进行解调处理，处理器单元103b进行错误制定处理那样，即使把在一方的处理器单元实施的信号处理的结果转送到另一方的处理器单元时，也可以进行使用单元间接口118的信号转送。

单元间接口118的构成的例子如图8所示，在图8的例子中，作为单元间接口预先配备从处理器单元103a输出的信号线118a，和输入到处理器单元103b的信号线118b。在此构成信号线118a以及118b的信号线的个数可以是一条也可以是多条。与对各信号线分配什么样的信号，依照分配给处理器单元103a以及103b的功能，例如可以控制成主处理器100确定，用控制总线通知给各处理器单元。

图9展示图1的处理器单元103(在图1中附加103a和103b的符号)的构成例子。处理器单元103由副处理器200、存储器201、总线接口202、信号处理电路203以及单元接口204构成，构成要素经由内部总线210连接。在图9的例子中单元接口204经由信号线211只和信号处理电路203连接，但也可以和内部总线210连接。总线接口202与控制总线120以及数据总线121连接。信号处理电路203经由信号线117和承担模拟和数字的接口的模拟前端、进行模拟信号的调制解调处理的无线信号处理单元，以及收发无线频率的信号的天线单元连接，进行收发信号的基带处理。

进而，在图9中，为了简单未图示上述的模拟前端、无线信号处理单元以及天线。单元接口204经由信号线118和其他的处理器单元的单元接口连接。处理器单元103可以和固定的通信协议对应，此外，也可以是通过被存储在存储器201或者图1的存储器101中的软件的改写，可依照各种通信协议进行动作的所谓的软件无线机用的处理器单元。

副处理器200进行处理器单元103的全体的控制。此外，副处理器200主要和信号处理电路203协作，进行例如如无线通信的帧处理那样时间限制比较严格的信号处理，和例如如自适应(adaptive)阵列天线控制那样需要比较高速并且复杂运算的信号处理。在此作为副处理器200，例如可以使用一般的DSP。

存储器201作为副处理器200用于进行信号处理的工作存储器使用。此外，处理器201可以作为用于副处理器200和信号处理电路203进行信号交换的缓冲区域使用。此外，处理器201也可以存储规定副处理器200和信号处理电路203的动作的程序和配置(configuration)数据。在此，作为存储器201，例如使用通用的SRAM和DRAM等。总线接口202作为处理器单元103经由控制总线120和数据总线121，和本发明的软件无线机的其他构成要素之间转送信号的接口。

图10展示总线接口202的结构例子。总线接口控制单元600进行经由内部总线210进行的对总线接口202的访问的访问控制。具体地说，例如当处理器单元103经由总线接口202向控制总线120或者数据总线121输出数据的情况下，总线接口控制单元600进行以下的动作。总线接口控制单元600译码从内部总线210指定的地址，当该地址包含于分配给控制总线120的地址空间中的情况下，向控制总线控制器601输出数据，当该地址包含于分配给数据总线121的地址空间中的情况下，向数据总线控制器602输出数据。在此，作为从内部总线210指定的地址，可使用特定图1所述的构成要素，例如包含在存储器101和外部接口102中的存储器和寄存器等的地址。此外，作为由内部总线210指定的地址，也可以使用特定包含在总线接口202中的存储器和寄存器等的地址。此外此时的总线接口控制单元600如果需要，在控制总线和数据总线中使用的地址和控制信号等也可以输出到控制总线控制器601以及数据总线控制器602。

当处理器单元103经由总线接口202从控制总线120或者数据总线121输入数据的情况下，总线接口控制单元600进行以下的动作。总线接口控制单元600译码从内部总线210指定的地址，当该地址包含于分配给控制总线120的地址空间中的情况下，从控制总线控制器601读出数据，当该地址包含于分配给数据总线121中的地址空间中的情况下，从数据总线控制器602读出数据。在此，作为从内部总线210指定的地址，可以使用特定图1所述的构成要素，例如包含在存储器101和外部接口102中的存储器和寄存器等的地址。此外，作为从内部总线210指定的地址，也可以使用特定包含在总线接口202中的存储器和寄存器等的地址。此外此时总线接口控制单元600如果需要也可以把在控制总线和数据总线中使用的地址和控制信号等输出到控制总线控制器601和数据总线控制器602。

另外，外部接口102也具备和各处理器单元的总线接口一样的构成/动作的总线接口。

控制总线控制器601根据控制总线120的协议，进行用于经由控制总线120转送数据的控制。具体地说，例如作为控制总线120，当如上所述那样使用了PCI总线的情况下，控制总线控制器601进行以PCI总线规定的数据转送处理用的地址、数据以及控制信号的转送。此外，控制总线控制器601根据需要还可以包含存储器。

数据总线控制器602根据数据总线121的协议，进行用于经由数据总线121转送数据的处理。具体地说，例如作为数据总线121当使用图2～图7所示的例子的情况下，数据总线控制器602进行图6所示的时隙和图7所示的信号线分配的管理，使用分配给该处理器单元的时隙和信号线进行数据的转送。此外，数据总线控制器602如果需要可以包含存储器。如从图2至7说明的那样，因为在数据总线上的转送中可以省略地址信息，所以数据总线控制器602可以使用分配给该处理器单元的时隙和信号线进行没有地址信息的数据的收发。

图9的信号处理电路203例如如波形整形和扩散处理那样，进行非常高速并且时间限制严格的信号处理。在此信号处理电路203例如可以由单独或者组合专用LIS和FPGA等来构成。

图9的单元接口204经由单元间接口108承担在处理器单元之间进行信号转送的接口的工作。图11展示单元接口204的结构的一例。开关220把从信号处理电路203输入的信号线211a的各信号线和输出到其它处理器单元的信号线118a的所希望的信号线连接。此外，开关220把从其他的处理器单元输入的信号线118b的各信号线和输出到信号处理电路203的信号线211b的所希望的信号线连接。与在开关220中的信号连接有关的控制只要由信号处理电路203和副处理器200，或者主处理器100进行即可。

内部总线210和控制总线120一样，例如可以使用作为通用总线的PCI总线和VME总线。

图9所示的处理器单元103是包含一个副处理器200的例子，但处理器单元103也可以包含多个副处理器。一般无线通信的信号处理如图12所示，具有多个信号处理301、302、30N串连进行的特征。因而通过利用该特征，可以简单化在多个副处理器中进行无线通信的信号处理时的，副处理器的连接方法。图13展示处理器单元103包含多个副处理器时的，副处理器的连接方法的例子。在图13的例子中，三个副处理器(400a，400b，400c)经由三个处理器接口(410，411，412)串行连接，开头的副处理器400a和最后的处理器接口412分别经由信号线420和421与内部总线210连接。在此作为处理器接口(410，411，412)，例如可以使用双通道存储器。此外，虽然图13未图示，但处理器接口410以及411也可以与内部总线210连接。

如图13所示以下说明连接多个副处理器时的动作。第一副处理器400a对于从内部总线210经由信号线420输入的信号进行第一信号处理，把结果写入到处理器接口410。第二副处理器400b从处理器接口410中读入上述副处理器400a写入的结果，对该结果进行第二信号处理，把处理结果写入处理器接口411。第三副处理器400c从处理器接口411中读入上述副处理器400b写入的结果，对该结果进行第三信号处理，把结果写入处理器接口412。被写入到处理器接口412的信号处理结果经由信号线421以及数据总线210，转送到图9的处理器单元103的构成要素，例如信号处理单元203和总线接口202等。

如上所述通过把多个副处理器串连连接动作，可以实现把图12所示的串连处理作为特征的无线通信的信号处理。进而，在图13的例子中把连接三个副处理器的情况作为例子展示，但连接的副处理器的个数也可以是三以外的个数。

Claims

1、一种无线通信装置，具有进行无线通信的信号处理的大于等于1个的处理器单元，其特征在于包括：

进行该无线通信装置的控制的主处理器；

上述主处理器所使用的存储器；

用于输入输出该无线通信装置收发的信号的外部接口；

连接上述主处理器、上述存储器、上述外部接口和上述处理器单元，在该连接的构成要素之间进行信号转送的控制总线；

连接上述外部接口和上述处理器单元并在该连接的构成要素之间进行信号转送的数据总线，

当上述处理器单元有多个的情况下该多个处理器单元并列地与上述控制总线以及上述数据总线连接。

2、权利要求1所述的无线通信装置，其特征在于：

上述数据总线包括用于从上述大于等于1个的处理器单元的每一个向上述外部接口转送信号的第一信号线，和用于从上述外部接口向上述大于等于1个的处理器单元的每一个转送信号的第二信号线，针对上述每个处理器单元分别独立具备上述第一信号线和上述第二信号线。

3、权利要求1所述的无线通信装置，其特征在于：

具有多个处理器单元，上述数据总线包括用于从上述多个处理器单元向上述外部接口转送信号的第一信号线，和用于从上述外部接口向上述多个处理器单元转送信号的第二信号线，上述多个处理器单元共用上述第一信号线，上述多个处理器单元共用上述第二信号线。

4、权利要求1所述的无线通信装置，其特征在于：

上述数据总线具备从上述大于等于1个的处理器单元的每一个向上述外部接口进行信号的转送，和从上述外部接口向上述大于等于1个的处理器单元的每一个进行信号的转送的双方的信号线，针对上述每个处理器单元分别独立具备上述信号线。

5、权利要求1所述的无线通信装置，其特征在于：

上述数据总线具备从上述多个处理器单元向上述外部接口进行信号的转送，和从上述外部接口向上述多个处理器单元进行信号的转送的双方的信号线，上述多个处理器单元共用上述信号线。

6、权利要求3所述的无线通信装置，其特征在于：

上述第一信号线和上述第二信号线把该信号线的利用分割为用于在时间上分开的时隙，针对上述每个处理器单元分别分配时隙，上述各处理器在分别被分配的时隙中利用该信号线进行信号的转送。

7、权利要求5所述的无线通信装置，其特征在于：

上述信号线把该信号线的利用分割为用于在时间上分开的时隙，针对上述每个处理器单元分别分配时隙，上述各处理器单元在分别被分配的时隙中利用该信号线进行信号的转送。

8、权利要求3所述的无线通信装置，其特征在于：

上述第一信号线和上述第二信号线包含多条信号线，针对上述每个处理器单元分别分配上述多条信号线中的至少一条信号线，上述各处理器单元使用分别分配的信号线进行信号的转送。

9、权利要求5所述的无线通信装置，其特征在于：

上述信号线具备多条信号线，针对上述每个处理器单元分别分配上述多条信号线中的至少一条信号线，上述各处理器单元使用分别分配的信号线进行信号的转送。

10、权利要求4所述的无线通信装置，其特征在于：

上述信号线把该信号线的利用分割为用于以时间分开的时隙，从该时隙中，分配用于从上述处理器单元向上述外部接口进行信号的转送的至少一个的第一时隙，和从上述外部接口向上述处理器单元进行信号转送的至少一个的第二时隙，使用上述第一时隙从上述处理器单元向上述外部接口执行信号转送，使用上述第二时隙从上述外部接口向上述处理器单元实施信号转送。

11、权利要求5所述的无线通信装置，其特征在于：

上述信号线把该信号线的利用分割为用于以时间分开的时隙，从该时隙中分配从上述处理器单元向上述外部接口进行信号的转送的至少一个的第一时隙，和从上述外部接口向上述处理器单元进行信号转送的至少一个的第二时隙，使用上述第一时隙从上述处理器单元向上述外部接口执行信号转送，使用上述第二时隙从上述外部接口向上述处理器单元实施信号转送。

12、权利要求4所述的无线通信装置，其特征在于：

上述信号线具备多条信号线，从该多条信号线中，分配用于从上述处理器单元向上述外部接口进行信号的转送的至少一条第一信号线，和用于从上述外部接口向上述处理器单元进行信号的转送的至少一条第二信号线，使用上述第一信号线从上述处理器单元向上述外部接口执行信号转送，使用上述第二信号线从上述外部接口向上述处理器单元实施信号转送。

13、权利要求5所述的无线通信装置，其特征在于：

14、权利要求1所述的无线通信装置，其特征在于：

上述多个处理器单元是与各自不同的无线通信方式对应动作的处理器单元。

15、权利要求1所述的无线通信装置，其特征在于：

上述大于等于1个的处理器单元是可以通过软件的改写变更对应的无线通信方式的软件无线处理器单元。

16、权利要求1所述的无线通信装置，其特征在于：

上述处理器单元包括：至少进行该处理器单元的控制的至少一个副处理器；该副处理器利用的存储器；进行信号处理的信号处理电路；该处理器单元经由上述控制总线以及上述数据总线进行用于转送信号的控制的总线接口；用于在和其他的处理器单元间转送信号的单元接口；至少连接上述副处理器、上述存储器、上述信号处理电路和上述总线接口的内部总线。

17、权利要求16所述的无线通信装置，其特征在于：

上述处理器单元包括多个副处理器和多个处理器接口，上述副处理器和上述处理器接口相互串连连接，在连接的上述多个副处理器和上述多个处理器接口中，位于两端的一个副处理器和一个处理器单元与上述内部总线连接。

18、权利要求1所述的无线通信装置，其特征在于：

该无线通信装置包括把处理器单元间不经由上述控制总线或者上述数据总线连接的信号线。

19、权利要求1所述的无线通信装置，其特征在于：

用上述数据总线转送的数据不添加地址信息而被发送。