CN1125406C - 支持计算机机群并行计算的并行通信处理器 - Google Patents
支持计算机机群并行计算的并行通信处理器 Download PDFInfo
- Publication number
- CN1125406C CN1125406C CN 98114065 CN98114065A CN1125406C CN 1125406 C CN1125406 C CN 1125406C CN 98114065 CN98114065 CN 98114065 CN 98114065 A CN98114065 A CN 98114065A CN 1125406 C CN1125406 C CN 1125406C
- Authority
- CN
- China
- Prior art keywords
- communication
- module
- buffer
- data
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000006854 communication Effects 0.000 title claims abstract description 159
- 238000004891 communication Methods 0.000 title claims abstract description 152
- 239000000872 buffer Substances 0.000 claims abstract description 171
- 238000012545 processing Methods 0.000 claims abstract description 15
- 230000005540 biological transmission Effects 0.000 claims description 39
- 230000003139 buffering effect Effects 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000000547 structure data Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 description 7
- 239000013256 coordination polymer Substances 0.000 description 6
- 238000011161 development Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000011160 research Methods 0.000 description 2
- -1 address counting FS Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Multi Processors (AREA)
- Computer And Data Communications (AREA)
Abstract
可扩展计算机机群互连网络装置，特别是一种支持计算机机群并行通信处理器，它包括一个通信控制器、寄存器、通信状态寄存器、通信协议寄存器、硬件误码校验器、硬件故障寄存器和控制电路等组成，它具有多个处理结点接口，可同时组成多个通信通道，并且每个通信通道都有各自的通信缓冲区，各缓冲区包括独立的接收缓冲区和发送缓冲区，各缓冲区同时接收或发送数据。它突破了总线式通信网路式局限性，实现了网上多计算机并行通信。
Description
本发明涉及一种可扩展计算机机群互连网络装置，特别是一种支持计算机机群并行计算并行通信处理器。
随着VLSI技术的发展，最近十年来并行计算机系统的发展十分迅速，很多商品化的大规模并行计算机系统(以下简称MPP)已经投入市场。最近几年，伴随着MPP的发展，一种新的并行及分布式计算技术，计算机机群技术(computer cluster technology)，引起了人们的极大关注，已成为十分活跃的研究领域。机群技术旨在把一群计算机(如工作站、微型机、大型机等)用网络以某种结构互连起来，充分利用各计算机资源，统一调度、协调处理，实现高效率并行计算。机群并行计算具有如下七个主要特点：
1、性能价格比高于MPP；
2、用户投资风险小，特别是对已有很多计算机系统的用户；
3、编程方便；
4、结构灵活；
5、能够充分利用独立计算机资源；
6、松散耦合结构可扩展性好；
7、具有高度I/O并行性。
这七个特点展现了机群并行计算系统的魅力。国外很多学者和厂商预言，机群并行计算机将与MPP并驾齐驱，主导并行计算技术的发展。
机群并行计算中各个独立计算机的性能已经不是问题。机群技术的一个关键问题是互连网络的效率问题。机群并行计算机进行并行计算时，各计算机需要通过互连网络进行大量的通信和同步操作。如果互连网络的效率很低，将使通信发生阻塞，延长并行处理时间，降低加速比，影响机群并行计算的效率。因此，网络通信是机群并行计算的一个瓶颈。
目前机群并行计算机的互连网络主要以局域计算机网络为主，如ETHERNET、TOKEN-RING等，也有一些使用了FDDI、ATM等高速网络。所有这些网络都具有顺序通信的特点，不能很好地解决网络瓶颈问题。为了解决网络瓶颈问题，人们已经开展了一些研究工作，如北京航空航天大学的总线桥互连网络[6]。中国专利局于一九九六年十二月十一日公开的结点互连适配器发明专利。该专利是安装于分布式可扩展并行机群系统中每个结点的总线扩展槽上，由和此结点机的总线槽相接的总线接口单元与互连网络相接的总线接口单元，双向数据寄存器、命令寄存器、状态寄存器和XBH的配置单元，裁决逻辑单元和中断控制逻辑单元组成，是构造基于BBP协议的，耦合度可调并行计算机机群系统关键部件。然而，该机使用双向数据寄存器分别与BBP接口单元的数据/地址总线和本结点机内总线和地址线，该机只支持一种拓扑结构，并且只适用于工作站，在数据传输时速度较慢。
本发明的目的在于提供一种并行通信处理器，实施了多微型计算机的并行通信，多计算机可同时在网上物理地传输信息的计算机。
为了达到上述目的，本发明是每个HCP具有多个处理结点接口，可同时组成多条通信通道，HCP的每个通信通道都有各自的通信缓冲区，各缓冲区都包括独立的接收缓冲区和发送缓冲区，各缓冲区可同时接收或发送数据。
HCP由八个模块组成，这八个模块分别是模块01、模块02、模块03、模块1、模块2、模块3、模块4和模块5，模块01包括一个通信控制器，模块02是寄存器模块，它包括通信状态寄存器，通信协议寄存器，硬件误码校验器，硬件故障寄存器和控制电路。模块01、02共同构成并行通信处理器的主控制电路，主控制电路负责各个模块的事务调度控制，硬件通信协议，错误处理，而通信数据传输采用可脱离通信控制器的硬件电路实现，模块03是宿主计算机接口，它提供并行通信处理器与宿主计算机之间的接口和数据通信协议，模块1、模块2、模块3、模块4和模块5是五个结构完全相同的数据传输模块，每个数据传输模块都由一个接收缓冲区、一个发送缓冲区、三个多位总线开关和一个多位并行I/O通信口等构成。
发送缓冲区由发送总线通过数据缓冲器KF1-1、收发总线、缓冲器KP1-1、输出总线与通信端口Port相连，这是发送缓冲向通信端口Port输出数据的通路，发送缓冲区通过数据缓冲器ZK1与通信控制器相连，通过缓冲器KF1-2与多位总线相连，与接收缓冲区直接连接的总线称为接收总线，接收缓冲区通过数据缓冲器KS1-1、收发总线、缓冲器KP1-2、输出总线与通信端口Port相连，这是接收缓冲向通信端口Port输出数据的通路；接收缓冲区通过数据缓冲器KS1-2与多位总线相连，通过数据缓冲器ZK2与通信控制器相连，多位总线通过数据缓冲器KP1-2和输出总线相连也与通信口Port相连，发送总线、接收总线、多位总线和输出总线均为16位并行总线
通信控制器的控制线通过发送控制器与发送缓冲区，地址计数FS，结束控制FS以及数据缓冲器KF1-1、KF1-2、KP1-1、KP1-2相连，地址计数FS，结束控制FS共同提供发送缓冲区的自动增量式的16位地址；通信控制器的控制线通过接收控制器与接收缓冲区，地址计数JS，结束控制JS以及数据缓冲器KS1-1、KS1-2、KP1-1、KP1-2相连。
宿主计算机通过缓冲器KSZ1和发送总线与发送缓冲区相连，这是宿主计算机与发送缓冲区的数据通路，宿主计算机通过缓冲器KSZ2和接收总线与接收缓冲区相连，它们共同构成宿主计算机通与接收缓冲区的数据通路。
本发明的特点是：
(1)摆脱了局域网络的束缚，实现了支持计算机机群并行计算的通信处理器；
(2)突破了总线式通信网络的局限性，实现了网上多计算机并行通信，即多计算机可同时在网上物理地传输信息；
(3)实现了网络物理链路的多位并行信息传输，克服局域网物理链路顺序性问题；
(4)实现了计算与通信过程的重叠，提高了系统的并行性；
(5)提供了简便高效的通信协议和消息传递机制；
(6)支持多种拓扑结构：可以用来实现Hypercube，环形、树形，一维和二维阵列等多种拓扑结构的多微型计算机互连网络。
附图说明：
图1是并行通信处理器的方框图，
图2是并行通信处理器通信接口卡方框图：
图3是四维超方体结构方框图；
图4是超方体两个相邻处理结点及其连接关系方框图；
图5是使用五个数据缓冲存储电路进行数据通信方框图：
图6是具有独立发送和接收缓冲存储电路的通信处理器的方框图。下面结合附图对本发明的实施例作进一步详细描述：
由图1-图6可知，本发明每个HCP具有多个处理结点接口，可同时组成多条通信通道，HCP的每个通信通道都有各自的通信缓冲区，各缓冲区都包括独立的接收缓冲区和发送缓冲区，各缓冲区可同时接收或发送数据。
根据图1所示HCP由八个模块组成，这八个模块分别是模块01、模块02、模块03、模块1、模块2、模块3、模块4和模块5，模01包括一个通信控制器，模块02是寄存器模块，它包括通信状态寄存器，通信协议寄存器，硬件误码校验器，硬件故障寄存器和控制电路。模块01、02共同构成并行通信处理器的主控制电路，主控制电路负责各个模块的事务调度控制，硬件通信协，错误处理，而通信数据传输采用可脱离通信控制器的硬件电路实现，模块03是宿主计算机接口，它提供并行通信处理器与宿主计算机之间接口和数据通信协议，模块1、模块2，模块3、模块4和模块5是五个结构完全相同的数据传输模块，每个数据传输模块都由一个接收缓冲区、一个发送缓冲区、三个多位总线开关和一个多位并行I/O通信口即P1#或P2#、P3#、P4#、P5#等构成。
我们来看图2，发送缓冲区由发送总线通过数据缓冲器KF1-1、收发总线、缓冲器KP1-1、输出总线与通信端口Port相连，这是发送缓冲向通信端口Port输出数据的通路，发送缓冲区通过数据缓冲器ZK1与通信控制器相连，通过缓冲器ZK1-2与多位总线相连，与接收缓冲区直接连接的总线称为接收总线，接收缓冲区通过数据缓冲器KS1-1、收发总线、缓冲器KP1-2、输出总线、与通讯端口Port相连，这是接收缓冲向通信端口输出数据的通路，接收缓冲区通过数据缓冲器KS1-2与多位总线相连，通过数据缓冲器ZK2与通信接口相连，多位总线通过数据缓冲器KP1-2和输出总线相连也与通信口Port相连，发送总线、接收总线、多位总线和输出总线均为16位并行总线。
通信控制器的控制线通过发送控制器与发送缓冲区，接收缓冲区，地址计数FS，结束控制FS以及数据缓冲器KF1-1、KF1-2、KP1-1、KP1-2相连，地址计数FS(包括发送地址计数电路和接收地址计数电路)，结束控制FS(包括发送结束控制电路和接收结束控制电路)共同提供发送缓冲区的自动增量式的16位地址：通信控制器的控制线通过接收控制器与接收缓冲区，地址计数JS。结束控制JS以及数据缓冲器KS1-1、KS1-2、KP1-1、KP1-2相连。
宿主计算机通过缓冲器KSZ1和发送总线与发送缓冲区相连，这是宿主计算机与发送缓冲区的数据通路，宿主计算机通过缓冲器KSZ2和接收总线与接收缓冲区相连，它们共同构成宿主计算机通往接收缓冲区的数据通路。
所述的模块1、模块2、模块3、模块4和模块5是五个接口卡，五个接口卡通过五个接口插座与模块01、模块02、模块03相连接。
所述的五个接口卡可以分别与五台宿主计算机进行连接，用来实现Hypercube、环形、树形、一维和二维阵列等许多种拓扑结构的多微型计算机互连网络。
所述的多计算机可同时在网上物理地多位并行传输信息、实现了计算与通信过程的重叠。
本发明的工作原理和功能：
通信控制器
采用一个16位的微处理器作为HCP中的通信控制器，设CP是一个HCP，MP是CP的通信控制器，MP的功能如下：
(1)MP动态监测各缓冲区和各寄存器的状态。
(2)当邻接计算机的HCP向CP的接收缓冲存储电路发来数据时，MP通知CP的宿主计算机接收这批数据或向其他邻接计算机的HCP转发这批数据。
(3)当CP的宿主计算机向CP的发送缓冲存储电路发来数据，并要求向邻接计算机发送数据时，MP负责数据打包并把数据发送到相应邻接计算机的HCP的相应接收缓冲存储电路中。
(4)当发生通信硬件或数据传送错误时，MP负责向邻接计算机的HCP或宿主计算机发送出错信息，并做必要的处理。
(5)MP负责设置或清除各个接收和发送缓冲存储电路的使用状态标志。
每个接收缓冲存储电路都是16K字节的静态随机存储电路。接收缓冲存储电路是接收数据的缓冲区。一个HCP中的每个接收缓冲存储电路都由该HCP的宿主计算机、该HCP的通信控制器和邻接计算机的HCP的通信控制器共享。接收缓冲存储电路只负责接收邻接计算机的HCP送来的数据。每介接收缓冲存储电路对应一个邻接计算机。接收缓冲存储电路能接收数据，也能转发数据。
在接收数据过程中，HCP的通信控制器负责检查各接收缓冲存储电路是否有新的数据到来，如果接收缓冲存储电路有新数据，通信控制器进一步区分数据是发送到本地HCP的宿主计算机的数据，还是中转数据。如果是发送到本地HCP的宿主计算机的数据，微处理器通知宿主计算机接收这批数据；若为中转数据，由通信控制器向相应的邻接计算机的HCP转发这批数据。
一个HCP的宿主计算机只有在接收到该HCP的通信控制器发出的请求接收数据中断时，才有权从接收缓冲存储电路中接收数据。宿主计算机在读取接收缓冲存储电路的数据时，需要置接收缓冲存储电路占用标志。
接收和发送缓冲存储电路都具有缓冲存储电路满和缓冲存储电路空状态。接收缓冲存储电路的状态记作S、发送缓冲存储电路的状态记作F，分别由状态寄存器的相应位记录。缓冲存储电路满状态为1，空状态为0。若S＝1，则HCP的通信控制器读接收缓冲存储电路中的地址信息。若S为0，则表明缓冲存储电路空，邻接的计算机的HCP的通信控制器可向该缓冲存储电路发送数据。发送数据结束后，邻接计算机的HCP的通信控制器要将S置为1。
发送缓冲存储电路
每个发送缓冲存储电路为16K字节的SRAM。发送缓冲存储电路是宿主计算机发送数据的缓冲区。它们只负责接收由宿主计算机送来的、要向邻接的计算机发送的数据。发送缓冲存储电路由宿主计算机和它的HCP的通信控制器共享。当一个宿主计算机要向它的邻接计算机发送数据时，宿主计算机首先向发送缓冲存储电路发送欲传送的数据；然后HCP从发送缓冲存储电路读取数据并向目的计算机的HCP的对应输入缓冲存储电路发送数据；最后目的计算机从其HCP的相应输入缓冲存储电路读取发来的数据。
在发送数据过程中，HCP的通信控制器负责检查各发送缓冲存储电路的状态F。查询发送缓冲存储电路中有无数据要向邻接计算机发送。如果一个发送缓冲存储电路的状态F＝0，则表示该缓冲存储电路空闲，HCP的宿主计算机可向该发送缓冲存储电路发送数据。发送数据结束时，HCP的宿主计算机要把F置1。只有当一个发送缓冲存储电路的状态F＝0时，HCP的宿主计算机才有权向该发送缓冲存储电路发送数据。如果一个发送缓冲存储电路的状态F＝1，则HCP的通信控制器可以读取该缓冲存储电路中的数据，发送到邻接的目的计算机的HCP。只有当F＝1时，HCP的微处理器才有权使用发送缓冲存储电路发送数据。发送数据结束时，HCP的通信控制器置相应的发送缓冲存储电路的状态F为0。
通信状态寄存器
通信状态寄存器保存接收和发送缓冲存储电路的状态。通信状态寄存器是一个10位寄存器，其中5位是接收缓冲存储电路状态标志，5位是发送缓冲存储电路状态标志。每个HCP及其邻接的HCP的微处理器可读取或设置通信状态寄存器的值。一个HCP的宿主计算机也可以读取和设置该HCP的状态寄存器的值。
一个HCP的宿主计算机通过读取状态寄存器的值，获得缓冲存储电路的状态，以确定可否对缓冲存储电路进行操作。
一个HCP的邻接计算机的HCP的微处理器通过读取状态寄存器的值，获得缓冲存储电路的状态，以确定可否对缓冲存储电路进行数据传送操作。
当数据传输结束时，HCP的微处理器必须对状态寄存器各有关位进行置位或复位操作。
通信协议寄存器
通信协议寄存器用来支持HCP之间的通信协议，简化通信协议软件的设计与实现。
误码校验
通信线路由于本身电气特性造成的随机燥声、信号频率和幅度衰减、相位畸变、相邻线路的耦合串扰、外界环境中强磁场、电场的干扰、电源波动等原因，会引起数据通信过程中码元的变化，使通信过程中产生误码，引起通信错误。
在上述干扰源引起的通信错误中，主要分为随机性错误和突发性错误。随机燥声等引起的某位码元的变化称为随机性错误。电源波动和冲击燥声等引起的串码元的变化，称为突发性错误。
针对通信过程中的突发性错误和随机性错误，通信处理器采用软件方法纠正通信过程中产生的错误。软件误码校验采用CRC校验方法。
数据通信的并行性和多种拓扑结构的支持
若HCP中只设有一个通信缓冲存储电路，则各通道、HCP及其宿主计算机必须以顺序排队的方式使用通信缓冲存储电路，以免通信缓冲存储电路的使用冲突。这样，HCP数据传输的并行性会大大降低。为了解决这个问题，HCP采用了多缓冲区技术。每个HCP具有多个通信端口，可同时组成多条通信通道。每个通信通道都有各自的通信缓冲区。各缓冲区可同时接收或发送数据。因为每个信道都有各自的通信缓冲区，它们可以同时接收或发送数据，避免了缓冲存储电路的使用冲突，加大了数据传输的并行性。由于每个HCP都具有多个通信端口，HCP还实现了硬件广播和选播功能；HCP可以将它的任意一个发送缓冲存储电路中的数据同时向全部或部分通信端口做硬件广播和选播。
图5给出了一个使用五个数据缓冲存储电路进行数据通信的实例。图中的BUFF1、BUFF2、BUFF3、BUFF4、BUFF5是五个完全独立的数据通信缓冲存储电路，分别与5个处理节点P1 #-P5 #相连接。当缓冲存储电路中的数据正通过处理节点P1 #向外传送时，P2 #可同时向BUFF2发送数据，P3 #通道也可同时向BUFF3发送数据，而P4 #、P5 #号通道则同时也可将BUFF4中的数据向外发送。这样，五个处理节点信道五个数据通信缓冲存储电路实现了数据的并行传输。
在串行通信网络中，数据接收和发送一般共用一个通信缓冲存储电路，通信缓冲区在某一时刻只做接收缓冲存储电路或只做发送缓冲存储电路，数据的接收和发送分时地使用通信缓冲存储电路，影响了收发数据的并行性。HCP解决了这个问题。我们采用了独立的接收缓冲存储电路和发送缓冲存储电路，实现了并行接收数据和发送数据。在HCP中的多个通信缓冲存储电路中，每个缓冲存储电路都包括一个独立的接收缓冲存储电路和一个独立的发送缓冲存储电路，如图5所示。图中S1#、S2#、S3#、S4#和S5#分别为1号、2号、3号、4号和5号接收缓冲存储电路，F1#、F2#、F3#、F4#和F5#分别为1号、2号、3号、4号和5号发送缓冲存储电路。
使用独立接收和发送缓冲存储电路以后，HCP可以很容易地实现并行发送和接收数据。例如，当1#处理节点接口向S1#发送数据时，并行通信处理器的宿主计算机可以同时向F1#发送数据，使得计算机之间的数据发送和接收同时进行。
由于并行通信处理器采用多个独立的通信端口·可以实现多种通信网络拓扑结构。例如，具有五个独立端口的并行通信处理器可同时连接五条信道，能够用来实现树型网络连接、二维阵列、网络连接、环行网络连接(只需两个处理节点接口)、五线Hypercube网络连接或者复杂的复合网络连接，其连接关系可以通过图3来理解。
我们再来看图4，在使用HCP计算机的机群中，每台计算机具有一台HCP，HCP通过宿主计算机接口与所属计算机连接。如果一个HCP属于计算机C，我们则称计算机C是这个HCP的宿主计算机。HCP是C的从属通信处理器。每台HCP可以通过五个通信接口与其它五个计算机相连接。对于每个邻接计算机，HCP中都有一个16K字节的发送缓冲存储电路和一个16K字节的接收缓冲存储电路。发送和接收缓冲存储电路用来实现宿主计算机与邻接计算机的通信缓冲。HCP实现了16位并行通信。图中的IO和OI分别是输入输出总线，LM是本地内存。
Claims (3)
1.一种支持计算机机群并行计算的并行通信处理器(HCP)，安装于可扩展并行计算机机群系统的每个结点机的总线扩展槽上，它还包括通信缓冲区、处理结点接口、通信协议寄存器、控制器状态寄存器，其特征在于：
每个HCP具有多个处理结点接口，可同时组成多条通信通道，HCP的每个通信通道都有各自的通信缓冲区，各缓冲区都包括独立的接收缓冲区和发送缓冲区，各缓冲区可同时接收或发送数据；
HCP由八个模块组成，这八个模块分别是模块01、模块02、模块03、模块1、模块2、模块3、模块4和模块5，模块01包括一个通信控制器，模块02是寄存器模块，它包括通信状态寄存器，通信协议寄存器，硬件误码校验器，硬件故障寄存器和控制电路；
模块01、02共同构成并行通信处理器的主控制电路，主控制电路负责各个模块的事务调变控制，硬件通信协议，错误处理，而通信数据传输采用可脱离通信控制器的硬件电路实现，模块03是宿主计算机接口，它提供并行通信处理器与宿主计算机之间的接口和数据通信协议，模块1、模块2、模块3、模块4和模块5是五个结构完全相同的数据传输模块，每个数据传输模块都由一个接收缓冲区、一个发送缓冲区、三个多位总统开关和一个多位并行1/0通信口等构成；
发送缓冲区由发送总线通过数据缓冲器KF1-1、收发总线、缓冲器KP1-1、输出总线与通信端口Port相连，这是发送缓冲向通信端口Port输出数据的通路，发送缓冲区通过数据缓冲器ZK1与通信控制器相连，通过缓冲器KF1-2与多位总线相连，与接收缓冲区直接连接的总线称为接收总线，接收缓冲区通过数据缓冲器RS1-1、收发总线、缓冲器KP1-2、输出总线与通信端口Port相连，这是接收缓冲向通信端口Port输出数据的通路；接收缓冲区通过数据缓冲器KS1-2与多位总线相连，通过数据缓冲器ZK2与通信控制器相连，多位总线通过数据缓冲器Kp1-2和输出总线相连也与通信口Port相连，发送总线、接收总线、多位总线和输出总线均为16位并行总线；
通信控制器的控制线通过发送控制器与发送缓冲区，地址计数FS，结束控制FS以及数据缓冲器KF1-1、KF1-2、KP1-1、KP1-2相连，地址计数FS，结束控制FS共同提供发送缓冲区的自动增量式的16位地址；通信控制器的控制线通过接收控制器与接收缓冲区，地址计数JS，结束控制JS以及数据缓冲器KS1--1、KS1--2，KP1--1、KP1--2相连；
宿主计算机通过缓冲器KSZ1和发送总线与发送缓冲区相连，这是宿主计算机与发送缓冲区的数据通路，宿主计算机通过缓冲器KSZ2和接收总线与接收缓冲区相连，它们共同构成宿主计算机通往接收缓冲区的数据通路。
2、按照权利要求1所述的支持计算机机群并行计算的并行通信处埋器，其特征在于：所述的模块1-5是五个接口卡，五个接口卡通过五个接口插座与模块01、02、03相连接。
3、按照权利要求1或2所述的支持计算机机群并行计算的并行通信处理器，其特征在于：所述的模块1-5是五个接口卡，所述的五个接口卡可以分别与五台宿主计算机相连接，用来实现Hypercube、环形、树形、一维和二维阵列等多种拓扑结构的多微型计算机互连网络，使多计算机可同时在网上物理地多位并行传输信息、实现了计算与通信过程的重叠。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 98114065 CN1125406C (zh) | 1998-06-08 | 1998-06-08 | 支持计算机机群并行计算的并行通信处理器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 98114065 CN1125406C (zh) | 1998-06-08 | 1998-06-08 | 支持计算机机群并行计算的并行通信处理器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1204090A CN1204090A (zh) | 1999-01-06 |
| CN1125406C true CN1125406C (zh) | 2003-10-22 |
Family
ID=5223745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 98114065 Expired - Fee Related CN1125406C (zh) | 1998-06-08 | 1998-06-08 | 支持计算机机群并行计算的并行通信处理器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1125406C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10225230B4 (de) * | 2002-06-06 | 2004-10-21 | Infineon Technologies Ag | Prozessor und Verfahren zum gleichzeitigen Ausführen einer Berechnung und eines Kopiervorgangs |
| US6889267B2 (en) * | 2002-11-26 | 2005-05-03 | Intel Corporation | Asynchronous communication protocol using efficient data transfer formats |
| US7526549B2 (en) * | 2003-07-24 | 2009-04-28 | International Business Machines Corporation | Cluster data port services for clustered computer system |
| CN106123943B (zh) * | 2016-07-15 | 2019-05-21 | 苏州西斯派克检测科技有限公司 | 一种基于工业以太网的柔性在线检测系统 |
-
1998
- 1998-06-08 CN CN 98114065 patent/CN1125406C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1204090A (zh) | 1999-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ajima et al. | The tofu interconnect d | |
| US5303383A (en) | Multiprocessor computer system | |
| US8811422B2 (en) | Single chip protocol converter | |
| CN1608255B (zh) | 使用包括扩展类型/扩展长度字段的分组头部的计算机系统中的代理之间的通信事务类型 | |
| US5613070A (en) | System for providing improved communication to data and computer communications network using parallel and serial communication buses and master and local routers | |
| CN1608256A (zh) | 使用多个消息组的计算机系统中的代理之间的通信消息请求事务类型 | |
| US20050132089A1 (en) | Directly connected low latency network and interface | |
| JPH02196543A (ja) | スター形ローカル・エリヤ・ネットワーク | |
| CN1493040A (zh) | 用于计算结构的全局树形网络 | |
| Ahuja | S/Net: A high-speed interconnect for multiple computers | |
| CN1324499C (zh) | 处理不期望的完成分组和具有非成功完成状态的完成分组的方法 | |
| US6665761B1 (en) | Method and apparatus for routing interrupts in a clustered multiprocessor system | |
| CN1125406C (zh) | 支持计算机机群并行计算的并行通信处理器 | |
| JP4088611B2 (ja) | シングル・チップ・プロトコル・コンバーター | |
| JPH0635874A (ja) | 並列プロセッサ | |
| Gupta et al. | Efficient collective operations using remote memory operations on VIA-based clusters | |
| CN2350808Y (zh) | 支持计算机机群并行计算的并行通信处理器 | |
| US20220309024A1 (en) | Topologies and algorithms for multi-processing unit interconnected accelerator systems | |
| CN1979461A (zh) | 多处理器模块 | |
| CN107102961A (zh) | 加速arm处理器并行工作的方法及系统 | |
| CN107122268B (zh) | 一种基于numa多物理层分区处理系统 | |
| Lee | A virtual bus architecture for dynamic parallel processing | |
| CN1464693A (zh) | 以太网交换芯片端口互访控制的方法 | |
| Li et al. | Fat-tree for local area multiprocessors | |
| CN111628936B (zh) | 基于宽端口异构瓦片的端口可配置路由器设计方法及路由器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |