CN1744439B - 电平移位器电路、显示装置及其驱动电路和应力测试方法 - Google Patents

Abstract

本发明提供一种电平移位器电路、显示装置的驱动电路、显示装置和应力测试方法。为了有效执行灰度等级选择电路的应力测试，电平移位器电路具有：电位供给线(102)、(101)；PMOX(111)、(121)；NMOS(112)、(122)；将NMOS(122)的漏极连接于PMOS(111)的栅极上的线(124)；将NMOS(112)的漏极连接于PMOS(121)的栅极上的线(114)；分别向NMOS(112)、(122)的栅极提供输入信号IN、INb的线(131)、(132)；输出NMOS(112)的漏极电位的线(142)；输出NMOS(122)的漏极电位的线(141)；和应力测试电路(153)。在灰度等级选择动作时，向输入线(131)、(132)分别输出不同的电位IN、INb，从输出线(142)、(141)输出不同的电位，在应力测试时，从输出线(142)、(141)两者输出相同的电位。

Description

电平移位器电路、显示装置及其驱动电路和应力测试方法

技术领域

本发明涉及一种具备筛选测试功能的电平移位器电路，装载该电平移位器电路的驱动电路、装载该驱动电路的显示装置和灰度等级选择电路的应力测试方法，其中该功能使在用于选择并输出多个模拟灰度等级电压之一的灰度等级选择电路等中产生出厂后的初始故障的潜在制造缺陷有效地遭到破坏。

背景技术

作为显示驱动LSI的初始故障的一般筛选方法，有高电压应力测试。高电压应力测试是通过在出厂前的应力测试时向LSI施加比实际使用的LSI驱动电压高的电压，使LSI的潜在元件缺陷更有效地显现的(即在出厂前将潜在的缺陷故障部位达到破坏的)测试方法。高电压应力测试时间被确定成考虑电压加速分量(元件缺陷的显现如何随着施加电压加速)与温度加速分量(元件缺陷的显现如何随着温度加速)、估计市场初始故障率、并设定对应于LSI的用途或LSI要求的标准等的目标故障率，使初始故障率低于目标故障率。

在近年的细微加工晶片工艺中，尤其是在显示驱动LSI用途中，可施加16V等高电压的耐高压元件是不可缺少的，通过高电压应力测试来筛选使这种元件产生初始故障的潜在缺陷是重要的。在使这种筛选的测试有效范围变为最大限度的过程中，必需全灰度等级扫描测试显示驱动用的灰度等级选择电路(一般为数模转换器(DAC))。

图17(a)表示现有的电平移位器电路604、605和灰度等级选择电路601的结构，图17(b)表示现有的应力测试时的电平移位器电路604、605的动作状态。

首先，用图17(a)来说明灰度等级选择电路601的灰度等级选择动作。电平移位器电路604从其输出端子OUTb向灰度等级选择电路601的NMOS晶体管N0b1、N0b3的栅极施加控制信号BIT0b。另外，电平移位器电路604从其输出端子OUT向灰度等级选择电路601的NMOS晶体管N02、N04的栅极施加控制信号BITO。控制信号BIT0b是将控制信号BIT0逻辑反转后的信号，因此，控制信号BIT0和控制信号BIT0b中任一方为H(高)电平，另一方为L(低)电平。另外，电平移位器电路605从其输出端子OUTb向灰度等级选择电路601的NMOS晶体管N1b12的栅极施加控制信号BIT1b。另外，电平移位器电路605从其输出端子OUT向灰度等级选择电路601的NMOS晶体管N134的栅极施加控制信号BIT1。控制信号BIT1b是将控制信号BIT1逻辑反转后的信号，因此，控制信号BIT1和控制信号BIT1b中任一方为H电平，另一方为L电平。通过用电平移位器电路604、605来控制灰度等级选择电路601，从灰度等级选择电路601输出模拟灰度等级电压V1-V4内的任一个。

图18(a)表示现有的电平移位器电路700(图17(a)中的电平移位器电路604或605)的结构，图18(b)表示现有的应力测试时的电平移位器电路700的动作状态。

如图18(a)所示，电平移位器电路700具有施加L电平(GND)电位的第一基准电位供给线701；施加H电平电位的第二基准电位供给线702；从第二基准电位供给线702侧顺序串联连接的第一PMOS晶体管711和第一NMOS晶体管712；从第二基准电位供给线702侧顺序串联连接的第二PMOS晶体管721和第二NMOS晶体管722；连接第一PMOS晶体管711的栅极715与第二NMOS晶体管722的漏极723的第一连接线714；和连接第二PMOS晶体管721的栅极725与第一NMOS晶体管712的漏极713的第二连接线714。另外，如图18(a)所示，电平移位器电路700具有连接于第一NMOS晶体管712的栅极上、输入第一输入信号IN的第一输入线731；连接于第二NMOS晶体管722的栅极上、输入第二输入信号INb(将第一信号IN逻辑反转的信号)的第二输入线732；连接于第一NMOS晶体管712的漏极713上、输出第一输出信号(控制灰度等级选择电路的控制信号)BITnb(n＝0，1，...)的第一输出线741；和连接于第二NMOS晶体管722的漏极723上、输出第二输出信号(控制灰度等级选择电路的控制信号)BITn(n＝0，1，...)的第二输出线742。另外，现有的电平移位器电路例如被公开于专利文献1(特开2002-84184号公报)中。

下面，说明图17(a)的灰度等级选择电路(4个灰度等级(2BIT灰度等级)DAC)601的应力测试方法。为了向图17(a)所示的所有6个NMOS晶体管N0b1、N02、N0b3、N04、N134、N1b12施加测试电压，必需用模拟输出电压V1-V4的全部4个灰度等级的4种模式进行高电压应力测试。其理由在于为了使由控制信号BIT0或BIT0b控制的NMOS晶体管N02、N02或NMOS晶体管N0b1、N0b3的潜在缺陷到达破坏，必需使这4个NMOS晶体管ON(导通)，为了使由控制信号BIT1或BIT1b控制的NMOS晶体管N134、N1b12的晶体管的潜在缺陷到达破坏，必需使这2个NMOS晶体管ON(导通)。例如，nBIT灰度等级的DAC中，晶体管数量为(2¹+2²+2³+...+2ⁿ)个。因此，在8BIT灰度等级DAC中，每个输出的晶体管数量为510个，在8比特灰度等级642输出DAC中，晶体管数量为510个×642＝327,420个。另外，为了向(2¹+2²+2³+...+2ⁿ)个晶体管施加高电压压力，必需2ⁿ个模式变换。

专利文献1：特开2002-84184号公报(图3)

但是，在显示数字图像或电视等的平板显示器中，近年来，要求进一步的高灰度等级显示、高精细显示、显示驱动LSI的多输出化(驱动输出条数的增加)。例如，TFT液晶面板用源极电极驱动LSI从6比特灰度等级(约26万色)移动到8比特灰度等级(约1678万色)，还进行了10比特灰度等级(约10亿色)的试制、生产，并且还设想高灰度等级化。另外，就显示驱动LSI的驱动输出条数而言，除一般的384输出外，480输出或642输出以及大于等于上述输出的多输出也被实用化。此外，为了提高显示对比度，还倾向于将显示驱动电压和LSI的电源电压变为更高电压。另外，伴随显示驱动LSI的多灰度等级化和多输出化，必需装载非常大规模的集成电路的显示驱动LSI，在大型电视等高价格的显示设备中，其初始故障率的降低变得尤其重要。

但是，在控制构成灰度等级选择电路的DAC的晶体管的现有电平移位器电路中，如图18(b)所示，针对输入信号IN和Inb的输出信号OUT(BIT0、BIT1)和OUTb(BIT0b、BIT1b)的组合仅为2种(输出信号OUT为H电平，OUTb为L电平，或输出信号OUT为L电平，OUTb为H电平)，因此，必需非常多的应力测试的模式输入，存在应力测试时间变长的问题。

因此，本发明为了解决上述现有技术的课题而提出，其目的在于提供一种可有效执行对被控制电路的应力测试的电平移位器电路、装载该电平移位器电路的驱动电路、装载该驱动电路的显示装置和灰度等级选择电路的应力测试方法。

发明内容

本发明的电平移位器电路具有：施加第一基准电位的第一基准电位供给线；施加与所述第一基准电位不同的第二基准电位的第二基准电位供给线；第一输出电位供给电路，包含从所述第二基准电位供给线侧顺序串联连接的第一个第一型开关电路和第一个第二型开关电路，连接于所述第一基准电位供给线与所述第二基准电位供给线之间；第二输出电位供给电路，包含从所述第二基准电位供给线侧顺序串联连接的第二个第一型开关电路和第二个第二型开关电路，与所述第一输出电位供给电路并联连接于所述第一基准电位供给线与所述第二基准电位供给线之间；第一连接线，将所述第二个第一型开关电路与所述第二个第二型开关电路间的电位提供给所述第一个第一型开关电路的控制端子；第二连接线，将所述第一个第一型开关电路与所述第一个第二型开关电路间的电位提供给所述第二个第一型开关电路的控制端子；第一输入线，将第一输入信号提供给所述第一个第二型开关电路的控制端子；第二输入线，将第二输入信号提供给所述第二个第二型开关电路的控制端子；第一输出线，输出所述第一个第一型开关电路与所述第一个第二型开关电路间的电位，作为第一输出信号；第二输出线，输出所述第二个第一型开关电路与所述第二个第二型开关电路间的电位，作为第二输出信号；和应力测试电路，将从所述第一输出线和第二输出线输出到被控制电路的所述第一输出信号和所述第二输出信号切换成所述被控制电路通常动作时的信号或所述被控制电路的应力测试时的信号之一，应力测试电路具有：第一开关，切换所述第一个第一型开关电路与所述第一个第二型开关电路间的点、同所述第一输出线之间的连接或非连接，或切换所述第二个第一型开关电路与所述第二个第二型开关电路间的点、同所述第二输出线之间的连接或非连接；和第二开关，切换所述第一输出线中的、比所述第一开关靠下游侧的点与所述第二输出线之间、或所述第二输出线中的、比所述第一开关靠下游侧的点与所述第一输出线之间的连接或非连接，在所述通常动作时，若向所述第一输入线与所述第二输入线分别输入电位彼此不同的所述第一输入信号和所述第二输入信号，则使电位彼此不同的所述第一输出信号和所述第二输出信号分别从所述第一输出线和第二输出线输出，在应力测试时，若向所述第一输入线与所述第二输入线分别输入电位彼此不同的所述第一输入信号和所述第二输入信号，则使相同电位的信号从所述第一输出线和第二输出线两者输出。

另外，本发明的其它电平移位器电路的应力测试电路具有：与所述第一个第一型开关电路并联连接的第三个第一型开关电路；与所述第二个第一型开关电路并联连接的第四个第一型开关电路；串联连接于所述第一个第一型开关电路与所述第一个第二型开关电路之间的第三个第二型开关电路；串联连接于所述第二个第一型开关电路与所述第二个第二型开关电路之间的第四个第二型开关电路；和测试线，连接于所述第三个第一型开关电路的控制端子、所述第四个第一型开关电路的控制端子、所述第三个第二型开关电路的控制端子、和所述第四个第二型开关电路的控制端子上，施加测试信号，在所述通常动作时，若向所述第一输入线与所述第二输入线分别输入电位彼此不同的所述第一输入信号和所述第二输入信号，则使电位彼此不同的所述第一输出信号和所述第二输出信号分别从所述第一输出线和第二输出线输出，在应力测试时，若向所述第一输入线与所述第二输入线分别输入电位彼此不同的所述第一输入信号和所述第二输入信号，则使相同电位的信号从所述第一输出线和第二输出线两者输出。

另外，本发明的其它电平移位器电路的应力测试电路具有：串联连接于所述第一个第一型开关电路与所述第一个第二型开关电路之间的第三个第一型开关电路；串联连接于所述第二个第一型开关电路与所述第二个第二型开关电路之间的第四个第一型开关电路；与所述第一个第二型开关电路并联连接的第三个第二型开关电路；与所述第二个第二型开关电路并联连接的第四个第二型开关电路；和测试线，连接于所述第三个第一型开关电路的控制端子、所述第四个第一型开关电路的控制端子、所述第三个第二型开关电路的控制端子、和所述第四个第二型开关电路的控制端子上，施加测试信号，在所述通常动作时，若向所述第一输入线与所述第二输入线分别输入电位彼此不同的所述第一输入信号和所述第二输入信号，则使电位彼此不同的所述第一输出信号和所述第二输出信号分别从所述第一输出线和第二输出线输出，在应力测试时，若向所述第一输入线与所述第二输入线分别输入电位彼此不同的所述第一输入信号和所述第二输入信号，则使相同电位的信号从所述第一输出线和第二输出线两者输出。

根据本发明，因为在应力测试时从第一输出线和第二输出线两者中输出相同电位的信号，所以可提到能有效进行灰度等级选择电路的被控制电路的应力测试的效果。

附图说明

图1(a)表示本发明的第一、第二和第四实施方式的电平移位器电路和灰度等级选择电路的结构，(b)表示应力测试时的电平移位器电路和灰度等级选择电路的动作状态。

图2(a)表示本发明的第一实施方式的电平移位器电路的结构和在灰度等级选择动作时的动作状态，(b)表示电平移位器电路在灰度等级选择动作时的动作状态。

图3(a)表示本发明的第一实施方式的电平移位器电路的结构和在灰度等级选择动作时的动作状态，(b)表示电平移位器电路在灰度等级选择动作时的动作状态。

图4(a)表示本发明的第一实施方式的电平移位器电路的结构和在应力测试时的动作状态，(b)表示电平移位器电路在应力测试时的动作状态。

图5(a)表示本发明的第二实施方式的电平移位器电路的结构和在灰度等级选择动作时的动作状态，(b)表示电平移位器电路在灰度等级选择动作时的动作状态。

图6(a)表示本发明的第二实施方式的电平移位器电路的结构和在灰度等级选择动作时的动作状态，(b)表示电平移位器电路在灰度等级选择动作时的动作状态。

图7(a)表示本发明的第二实施方式的电平移位器电路的结构和在应力测试时的动作状态，(b)表示电平移位器电路在应力测试时的动作状态。

图8(a)表示本发明的第三实施方式的电平移位器电路的结构和在灰度等级选择动作时的动作状态，(b)表示电平移位器电路在灰度等级选择动作时的动作状态。

图9(a)表示本发明的第三实施方式的电平移位器电路的结构和在灰度等级选择动作时的动作状态，(b)表示电平移位器电路在灰度等级选择动作时的动作状态。

图10(a)表示本发明的第三实施方式的电平移位器电路的结构和在应力测试时的动作状态，(b)表示电平移位器电路在应力测试时的动作状态。

图11(a)表示本发明的第四实施方式的电平移位器电路的结构和在灰度等级选择动作时的动作状态，(b)表示电平移位器电路在灰度等级选择动作时的动作状态。

图12(a)表示本发明的第四实施方式的电平移位器电路的结构和在灰度等级选择动作时的动作状态，(b)表示电平移位器电路在灰度等级选择动作时的动作状态。

图13(a)表示本发明的第四实施方式的电平移位器电路的结构和在应力测试时的动作状态，(b)表示电平移位器电路在应力测试时的动作状态。

图14(a)表示本发明的第5实施方式的电平移位器电路的结构和在灰度等级选择动作时的动作状态，(b)表示电平移位器电路在灰度等级选择动作时的动作状态。

图15(a)表示本发明的第5实施方式的电平移位器电路的结构和在灰度等级选择动作时的动作状态，(b)表示电平移位器电路在灰度等级选择动作时的动作状态。

图16(a)表示本发明的第5实施方式的电平移位器电路的结构和在应力测试时的动作状态，(b)表示电平移位器电路在应力测试时的动作状态。

图17(a)表示现有电平移位器电路和构成应力测试对象的灰度等级选择电路的结构，(b)表示现有的应力测试时的电平移位器电路和灰度等级选择电路的动作状态。

图18(a)表示现有的电平移位器电路的结构，(b)表示现有的电平移位器电路的动作状态。

具体实施方式

图1(a)表示本发明的第一、第二和第四实施方式的电平移位器电路和作为由该电平移位器电路控制的被控制电路的灰度等级选择电路的结构，图1(b)表示应力测试时的电平移位器电路和灰度等级选择电路的动作状态。在图1(a)中，驱动电路2是驱动显示装置(例如液晶显示装置)的显示面板(例如液晶面板)3的电路，具有电平移位器电路4、5和灰度等级选择电路1。另外，由本发明的电平移位器电路控制的被控制电路不限于图1所示的灰度等级选择电路，也可适用于其它结构的电路。例如，由本发明的第三和第5实施方式的电平移位器电路驱动的灰度等级选择电路具有用PMOS晶体管置换图1(a)所示的NMOS晶体管的结构。

首先，用图1(a)来说明灰度等级选择电路1的灰度等级选择动作。电平移位器电路4从其输出端子OUTb向灰度等级选择电路1的NMOS晶体管N0b1、N0b3的栅极施加控制信号BIT0b。另外，电平移位器电路4从其输出端子OUT向灰度等级选择电路1的NMOS晶体管N02、N04的栅极施加控制信号BIT0。控制信号BIT0b是将控制信号BIT0逻辑反转的信号，因此，控制信号BIT0和控制信号BIT0b中任一方为H(高)电平，另一方为L(低)电平。另外，电平移位器电路5从其输出端子OUTb向灰度等级选择电路1的NMOS晶体管N1b12的栅极施加控制信号BIT1b。另外，电平移位器电路5从其输出端子OUT向灰度等级选择电路1的NMOS晶体管N134的栅极施加控制信号BIT1。控制信号BIT1b是将控制信号BIT1逻辑反转的信号，因此，控制信号BIT1和控制信号BIT1b中任一方为H电平，另一方为L电平。通过用电平移位器电路4、5来控制灰度等级选择电路1，从灰度等级选择电路1输出被输入的模拟灰度等级电压V1-V4内的任一个。

下面，说明图1(a)的灰度等级选择电路(4个灰度等级(2BIT灰度等级)DAC)1的应力测试方法。为了向图1(a)所示的所有6个NMOS晶体管施加测试电压，必需用模拟输出电压V1-V4的全部4个灰度等级的4种模式进行高电压应力测试。其理由在于为了使由控制信号BIT0或BIT0b控制的NMOS晶体管N02、N04或NMOS晶体管N0b1、N0b3的潜在缺陷到达破坏，必需使这4个NMOS晶体管ON(导通)，为了使由控制信号BIT1或BIT1b控制的NMOS晶体管N134、N1b12的晶体管的潜在缺陷到达破坏，必需使这2个NMOS晶体管ON。另外，在应力测试时，将一个任意输出灰度等级(V1-V4内的一个)之外的灰度等级电压变为浮动，或向所有输出灰度等级电压V1-V4施加相同电位。

第一实施方式

图2(a)表示本发明的第一实施方式的电平移位器电路100的结构和在通常动作时(灰度等级选择动作时)的动作状态，图2(b)表示电平移位器电路100在通常动作时的动作状态。图3(a)表示本发明的第一实施方式的电平移位器电路100的结构和在通常动作时的动作状态，图3(b)表示电平移位器电路100在通常动作时的动作状态。并且，图4(a)表示本发明的第一实施方式的电平移位器电路100的结构和在应力测试时的动作状态，图4(b)表示电平移位器电路100在应力测试时的动作状态。

如图2(a)、(b)至图4(a)、(b)所示，电平移位器电路100具有施加第一基准电位(例如地电位GND)的第一基准电位供给线101；施加与第一基准电位不同的第二基准电位(例如绝对值比地电位大的电位)的第二基准电位供给线102；连接于第一基准电位供给线101与第二基准电位供给线102之间的第一输出电位供给电路110；与第一输出电位供给电路110并联连接于第一基准电位供给线101与第二基准电位供给线102之间的第二输出电位供给电路120。第一输出电位供给电路110具有从第二基准电位供给线102侧顺序串联连接的第一PMOS晶体管111和第一NMOS晶体管112。第二输出电位供给电路120具有从第二基准电位供给线102侧顺序串联连接的第二PMOS晶体管121和第二NMOS晶体管122。

另外，电平移位器电路100具有：第一连接线114，连接第一PMOS晶体管(P沟道晶体管)111的栅极115与第二NMOS晶体管(N沟道晶体管)122的漏极123(即第二PMOS晶体管121的源极与第二NMOS晶体管122的漏极之间的节点)；和第二连接线124，连接第二PMOS晶体管121的栅极125与第一NMOS晶体管112的漏极113(即第一PMOS晶体管111的源极与第二NMOS晶体管112的漏极之间的节点)

另外，电平移位器电路100具有：第一输入线131，连接于第一NMOS晶体管112的栅极上，输入第一输入信号IN；第二输入线132，连接于第二NMOS晶体管122的栅极上，输入将第一输入信号IN逻辑反转的第二输入信号INb；和反相器133，根据第一输入信号IN，生成第二输入信号INb。另外，反相器133未必是电平移位器电路100的结构要素，也可以是向电平移位器电路100供给输入信号的未图示的控制电路的结构。并且，电平移位器电路100具有第一输出线141，连接于第一NMOS晶体管112的漏极113(即第一PMOS晶体管111的源极与第二NMOS晶体管112的漏极间的节点)上，输出第一输出信号OUTb；和第二输出线142，连接于第二NMOS晶体管122的漏极123(即第二PMOS晶体管121的源极与第二NMOS晶体管122的漏极间的节点)上，输出第二输出信号OUT。

另外，电平移位器电路100具有第一开关(SW1)151，切换第一NMOS晶体管111与第一PMOS晶体管112之间的节点113与第一输出线141的输出端之间的连接或非连接；和第二开关(SW2)152，切换第一输出线141中比第一开关151靠下游侧(输出端侧)的点与第二输出线142之间的连接或非连接。第一开关151与第二开关152构成被控制装置(例如图1所示的灰度等级选择电路(DAC)1)的应力测试用的应力测试电路153。第一开关151与第二开关152通过来自未图示的开关控制电路的控制信号来切换ON、OFF。另外，也可不是第一输出线141、而是第二输出线142中具备第一开关151。

如图2(a)、(b)和图3(a)、(b)所示，通常动作时，即灰度等级选择动作时，第一开关151是ON(导通)，第二开关152是OFF(截止)，将输入第一输入线131的第一输入信号IN变为H电平(图2(a)、(b))或L电平(图3(a)、(b))。

如图2(a)、(b)所示，若将第一输入信号IN变为H电平，则第二输入信号INb变为L电平。此时，第一NMOS晶体管112为ON，节点113为L电平，第二PMOS晶体管121为ON。另外，第二NMOS晶体管122为OFF，节点123为H电平，第一PMOS晶体管115为OFF。结果，连接于节点113的第一输出线141的第一输出信号OUTb变为L电平，连接于节点123的第二输出线142的第二输出信号OUT变为H电平。

如图3(a)、(b)所示，若将第一输入信号IN变为L电平，则第二输入信号INb变为H电平。此时，第一NMOS晶体管112为OFF，节点113为H电平，第二PMOS晶体管121为OFF。另外，第二NMOS晶体管122为ON，节点123为L电平，第一PMOS晶体管115为ON。结果，连接于节点113的第一输出线141的第一输出信号OUTb变为H电平，连接于节点123的第二输出线142的第二输出信号OUT变为L电平。

如图4(a)、(b)所示，在应力测试时，第一开关151为OFF，第二开关152为ON，输入第一输入线131的第一输入信号IN变为H电平，第二输入信号INb变为L电平。此时，第一NMOS晶体管112为ON，节点113为L电平，第二PMOS晶体管121为ON。另外，第二NMOS晶体管122为OFF，节点123为H电平，第一PMOS晶体管115为OFF。结果，连接于节点123的第二输出线的第二输出信号OUT变为H电平，通过第二开关152连接于节点123的第二输出线的第二输出信号OUT也变为H电平。

在灰度等级选择电路1为N沟道晶体管的情况下，通过实施图4(a)、(b)所示的应力测试，可将灰度等级选择电路1的全部N沟道晶体管变为ON。相反，在灰度等级选择电路1由P沟道晶体管构成的情况下，若将第一输入信号IN设为L电平，将第二输入信号INb设为H电平，将第一输出信号OUTb和第二输出信号OUT双方都设为L电平，则可将灰度等级选择电路1的全部P沟道晶体管变为ON。

如上所述，根据第一实施方式的电平移位器电路100、装载该电平移位器电路100的驱动电路2、装载该驱动电路2的显示装置和使用电平移位器电路100进行的灰度等级选择电路1的应力测试方法，可同时将构成应力测试对象的灰度等级选择电路1内的全部晶体管变为ON，所以可有效进行高电压应力测试。具体而言，当施加压力电压作为灰度等级电压V1-V4时，即使进行压力电压的所有模式扫描，也由于作为晶体管的ON期间与测试时间的比率的占空(Duty)比为100％，所以高电压应力测试的效率变为最高值。

第二实施方式

图5(a)表示本发明的第二实施方式的电平移位器电路200的结构和在通常动作时(灰度等级选择动作时)的动作状态，图5(b)表示电平移位器电路200在通常动作时的动作状态。另外，图6(a)表示本发明的第二实施方式的电平移位器电路200的结构和在通常动作时的动作状态，图6(b)表示电平移位器电路200在通常动作时的动作状态。并且，图7(a)表示本发明的第二实施方式的电平移位器电路200的结构和在应力测试时的动作状态，图7(b)表示电平移位器电路200在应力测试时的动作状态。

如图5(a)、(b)至图7(a)、(b)所示，电平移位器电路200具有施加第一基准电位(例如地电位GND)的第一基准电位供给线201；施加与第一基准电位不同的第二基准电位(例如绝对值比地电位大的电位)的第二基准电位供给线202；连接于第一基准电位供给线201与第二基准电位供给线202之间的第一输出电位供给电路210；与第一输出电位供给电路210并联连接于第一基准电位供给线201与第二基准电位供给线202之间的第二输出电位供给电路220。第一输出电位供给电路210具有从第二基准电位供给线202侧顺序串联连接的第一PMOS晶体管211和第一NMOS晶体管212。第二输出电位供给电路220具有从第二基准电位供给线202侧顺序串联连接的第二PMOS晶体管221和第二NMOS晶体管222。

另外，电平移位器电路200具有：第一连接线214，连接第一PMOS晶体管211的栅极215与第二PMOS晶体管221的源极223(即第二PMOS晶体管221与第二NMOS晶体管222之间的节点)；和第二连接线224，连接第二PMOS晶体管121的栅极125与第一PMOS晶体管211的源极213(即第一PMOS晶体管211与第二NMOS晶体管212之间的节点)。

另外，电平移位器电路200具有：并联连接于第一PMOS晶体管211上的第三PMOS晶体管251；并联连接于第二PMOS晶体管221上的第四PMOS晶体管261；串联连接于第一PMOS晶体管211与第一NMOS晶体管212之间的第三NMOS晶体管252；串联连接于第二PMOS晶体管221与第二NMOS晶体管222之间的第四NMOS晶体管262；和测试线271，连接于第三PMOS晶体管251的栅极、第四PMOS晶体管261的栅极、第三NMOS晶体管252的栅极和第四NMOS晶体管262的栅极上，施加测试信号TESTb。第三PMOS晶体管251、第四PMOS晶体管261、第三NMOS晶体管252、第四NMOS晶体管262、和测试线271构成电平移位器电路200中的应力测试电路。

另外，电平移位器电路200具有：第一输入线231，连接于第一NMOS晶体管212的栅极上，输入第一输入信号IN；第二输入线232，连接于第二NMOS晶体管222的栅极上，输入将第一输入信号IN逻辑反转的第二输入信号INb；和反相器233，根据第一输入信号IN，生成第二输入信号INb。另外，反相器233未必是电平移位器电路200的结构要素，也可以是向电平移位器电路200供给输入信号的未图示的控制电路的结构。并且，电平移位器电路200具有第一输出线241，连接于第一PMOS晶体管211的源极213(即第一PMOS晶体管211与第一NMOS晶体管212之间的节点)上，输出第一输出信号OUTb；和第二输出线242，连接于第二PMOS晶体管212的源极123(即第二PMOS晶体管221与第二NMOS晶体管222之间的节点)上，输出第二输出信号OUT。

如图5(a)、(b)和图6(a)、(b)所示，通常动作时，即灰度等级选择动作时，测试信号TESTb变为H电平，第三PMOS晶体管251变为OFF，第四PMOS晶体管261变为OFF，第三NMOS晶体管252变为ON，第四NMOS晶体管262变为ON。

如图5(a)、(b)所示，若将第一输入信号IN变为H电平，则第二输入信号INb变为L电平。此时，第一NMOS晶体管212为ON，节点213为L电平，第二PMOS晶体管221为ON。另外，第二NMOS晶体管222为OFF，节点223为H电平，第一PMOS晶体管215为OFF。结果，连接于节点213的第一输出线241的第一输出信号OUTb变为L电平，连接于节点223的第二输出线242的第二输出信号OUT变为H电平。

如图6(a)、(b)所示，若将第一输入信号IN变为L电平，则第二输入信号INb变为H电平。此时，第一NMOS晶体管212为OFF，节点213为H电平，第二PMOS晶体管221为OFF。另外，第二NMOS晶体管222为ON，节点223为L电平，第一PMOS晶体管215为ON。结果，连接于节点213的第一输出线241的第一输出信号OUTb变为H电平，连接于节点223的第二输出线242的第二输出信号OUT变为L电平。

如图7(a)、(b)所示，在应力测试时，测试信号TESTb为L电平，第二PMOS晶体管251为ON，第四PMOS晶体管261为ON，第三NMOS晶体管252为OFF，第四NMOS晶体管262为OFF。结果，节点213和223两者变为H电平。因此，连接于节点213的第一输出线241的第一输出信号OUTb变为H电平，连接于节点223的第二输出线242的第二输出信号OUT也变为H电平。

在灰度等级选择电路1为N沟道晶体管的情况下，通过实施图7(a)、(b)所示的应力测试，可将灰度等级选择电路1的全部N沟道晶体管变为ON。

如上所述，根据第二实施方式的电平移位器电路200、装载该电平移位器电路200的驱动电路2、装载该驱动电路2的显示装置和使用电平移位器电路200进行的灰度等级选择电路1的应力测试方法，与第一实施方式的情况一样，可同时将构成应力测试对象的灰度等级选择电路1内的全部晶体管变为ON，所以与第一实施方式的情况一样，可有效进行高电压应力测试。

第三实施方式

图8(a)表示本发明的第三实施方式的电平移位器电路300的结构和在通常动作时(灰度等级选择动作时)的动作状态，图8(b)表示电平移位器电路300在通常动作时的动作状态。另外，图9(a)表示本发明的第三实施方式的电平移位器电路300的结构和在通常动作时的动作状态，图9(b)表示电平移位器电路300在通常动作时的动作状态。并且，图10(a)表示本发明的第三实施方式的电平移位器电路300的结构和在应力测试时的动作状态，图10(b)表示电平移位器电路300在应力测试时的动作状态。

如图8(a)、(b)至图10(a)、(b)所示，电平移位器电路300具有施加第一基准电位(例如地电位GND)的第一基准电位供给线301；施加与第一基准电位不同的第二基准电位(例如绝对值比地电位大的电位)的第二基准电位供给线302；连接于第一基准电位供给线301与第二基准电位供给线302之间的第一输出电位供给电路310；与第一输出电位供给电路310并联连接于第一基准电位供给线301与第二基准电位供给线302之间的第二输出电位供给电路320。第一输出电位供给电路310具有从第二基准电位供给线302侧顺序串联连接的第一PMOS晶体管311和第一NMOS晶体管312。第二输出电位供给电路320具有从第二基准电位供给线302侧顺序串联连接的第二PMOS晶体管321和第二NMOS晶体管322。

另外，电平移位器电路300具有：第一连接线314，连接第一PMOS晶体管311的栅极315与第二NMOS晶体管322的漏极323(即第二PMOS晶体管321与第二NMOS晶体管322之间的节点)；和第二连接线324，连接第二PMOS晶体管321的栅极325与第一NMOS晶体管312的漏极313(即第一PMOS晶体管311与第一NMOS晶体管313之间的节点)。

另外，电平移位器电路300具有：串联连接于第一PMOS晶体管311与第一NMOS晶体管312之间的第三PMOS晶体管351；串联连接于第二PMOS晶体管321与第二NMOS322之间的第四PMOS晶体管361；与第一NMOS晶体管312并联连接的第三NMOS晶体管352；与第二NMOS晶体管322并联连接的第四NMOS晶体管362；和测试线371，连接于第三PMOS晶体管351的栅极、第四PMOS晶体管361的栅极、第三NMOS晶体管352的栅极和第四NMOS晶体管362的栅极上，施加测试信号TEST。第三PMOS晶体管351、第四PMOS晶体管361、第三NMOS晶体管352、第四NMOS晶体管362、和测试线371构成电平移位器电路300中的应力测试电路。

另外，电平移位器电路300具有：第一输入线331，连接于第一NMOS晶体管312的栅极上，输入第一输入信号IN；第二输入线332，连接于第二NMOS晶体管322的栅极上，输入将第一输入信号IN逻辑反转的第二输入信号INb；和反相器333，根据第一输入信号IN，生成第二输入信号INb。另外，反相器333未必是电平移位器电路300的结构要素，也可以是向电平移位器电路300供给输入信号的未图示的控制电路的结构。并且，电平移位器电路300具有第一输出线341，连接于第一NMOS晶体管312的漏极313(即第一PMOS晶体管311与第一NMOS晶体管312之间的节点)上，输出第一输出信号OUTb；和第二输出线342，连接于第二NMOS晶体管322的漏极323(即第二PMOS晶体管321与第二NMOS晶体管322之间的节点)上，输出第二输出信号OUT。

如图8(a)、(b)和图9(a)、(b)所示，通常动作时，即灰度等级选择动作时，测试信号TEST变为L电平，第三PMOS晶体管351变为ON，第四PMOS晶体管361变为ON，第三NMOS晶体管352变为OFF，第四NMOS晶体管362变为OFF。

如图8(a)、(b)所示，若将第一输入信号IN变为H电平，则第二输入信号INb变为L电平。此时，第一NMOS晶体管312为ON，节点313为L电平，第二PMOS晶体管321为ON。另外，第二NMOS晶体管322为OFF，节点323为H电平，第一PMOS晶体管315为OFF。结果，连接于节点313的第一输出线341的第一输出信号OUTb变为L电平，连接于节点323的第二输出线342的第二输出信号OUT变为H电平。

如图9(a)、(b)所示，若将第一输入信号IN变为L电平，则第二输入信号INb变为H电平。此时，第一NMOS晶体管312为OFF，节点313为H电平，第二PMOS晶体管321为OFF。另外，第二NMOS晶体管322为ON，节点323为L电平，第一PMOS晶体管315为ON。结果，连接于节点313的第一输出线341的第一输出信号OUTb变为H电平，连接于节点323的第二输出线342的第二输出信号OUT变为L电平。

如图10(a)、(b)所示，在应力测试时，测试信号TEST为H电平，第三PMOS晶体管351为OFF，第四PMOS晶体管361为OFF，第三NMOS晶体管352为ON，第四NMOS晶体管362为ON。结果，节点313变为L电平，节点323也变为L电平。因此，如图10(a)、(b)所示，无论输入信号IN、INb如何，连接于节点313的第一输出线341的第一输出信号OUTb变为L电平，连接于节点323的第二输出线342的第二输出信号OUT也变为L电平。

在灰度等级选择电路为P沟道晶体管的情况下，通过实施图10(a)、(b)所示的应力测试，可将灰度等级选择电路的全部P沟道晶体管变为ON。

如上所述，根据第三实施方式的电平移位器电路300、装载该电平移位器电路300的驱动电路、装载该驱动电路的显示装置和使用电平移位器电路300进行的灰度等级选择电路的应力测试方法，可同时将构成应力测试对象的灰度等级选择电路内的全部晶体管变为ON，所以与第一和第二实施方式的情况一样，可有效进行高电压应力测试。

第四实施方式

图11(a)表示本发明的第四实施方式的电平移位器电路400的结构和在通常动作时(灰度等级选择动作时)的动作状态，图11(b)表示电平移位器电路400在通常动作时的动作状态。图12(a)表示本发明的第四实施方式的电平移位器电路400的结构和在通常动作时的动作状态，图12(b)表示电平移位器电路400在通常动作时的动作状态。并且，图13(a)表示本发明的第四实施方式的电平移位器电路400的结构和在应力测试时的动作状态，图13(b)表示电平移位器电路400在应力测试时的动作状态。

如图11(a)、(b)至图13(a)、(b)所示，电平移位器电路400具有施加第一基准电位(例如地电位GND)的第一基准电位供给线401；施加与第一基准电位不同的第二基准电位(例如绝对值比地电位大的电位)的第二基准电位供给线402；连接于第一基准电位供给线401与第二基准电位供给线402之间的第一输出电位供给电路410；与第一输出电位供给电路410并联连接于第一基准电位供给线401与第二基准电位供给线402之间的第二输出电位供给电路420。第一输出电位供给电路410具有从第二基准电位供给线402侧顺序串联连接的第一PMOS晶体管411和第一NMOS晶体管412。第二输出电位供给电路420具有从第二基准电位供给线402侧顺序串联连接的第二PMOS晶体管421和第二NMOS晶体管422。

另外，电平移位器电路400具有：第一连接线414，连接第一PMOS晶体管411的栅极415与第二PMOS晶体管421的源极423(即第二PMOS晶体管421与第二NMOS晶体管422之间的节点)；和第二连接线424，连接第二PMOS晶体管421的栅极425与第一PMOS晶体管411的源极413(即第一PMOS晶体管411与第二NMOS晶体管412之间的节点)。

另外，电平移位器电路400具有：与第一PMOS晶体管411并联连接的第三PMOS晶体管451；和与第二PMOS晶体管421并联连接的第四PMOS晶体管461。另外，电平移位器电路400具有输入测试信号TEST的第一测试线471；输入将测试信号TEST逻辑反转的测试信号TESTb的第二测试线472；和2输入的NOR电路474、475。将输入信号INb与测试信号TEST输入到NOR电路474的输入，将NOR电路474的输出输入第一NMOS晶体管412的栅极。将输入信号IN与测试信号TESTb输入到NOR电路475的输入，将NOR电路475的输出输入第二NMOS晶体管422的栅极。第一测试线471、第二测试线472与NOR电路474、475构成控制第一NMOS晶体管412、第二NMOS晶体管422、第三PMOS晶体管451和第四PMOS晶体管461的ON、OFF的驱动控制电路。

另外，电平移位器电路400具有：第一输入线431，连接于第一NMOS晶体管412的栅极上，输入第一输入信号IN；第二输入线432，连接于第二NMOS晶体管422的栅极上，输入将第一输入信号IN逻辑反转的第二输入信号INb；和反相器433，根据第一输入信号IN，生成第二输入信号INb。另外，反相器433未必是电平移位器电路400的结构要素，也可以是向电平移位器电路400供给输入信号的未图示的控制电路的结构。并且，电平移位器电路400具有第一输出线441，连接于第一NMOS晶体管412的源极413(即第一PMOS晶体管411与第一NMOS晶体管412间的节点)上，输出第一输出信号OUTb；和第二输出线442，连接于第二PMOS晶体管412的源极423(即第二PMOS晶体管421与第二NMOS晶体管422间的节点)上，输出第二输出信号OUT。

如图11(a)、(b)和图12(a)、(b)所示，通常动作时，即灰度等级选择动作时，测试信号TEST为L电平，测试信号TESTb为H电平，第三PMOS晶体管451为OFF，第四PMOS晶体管461为OFF。

如图11(a)、(b)所示，若将第二输入信号INb变为L电平，第一输入信号IN变为H电平，则NOR电路474输出H电平，第一NMOS晶体管412变为ON，NOR电路475输出L电平，第二NMOS晶体管422变为OFF。结果，节点413变为L电平，第二PMOS晶体管421变为ON。另外，因为第二输入信号INb为L电平，所以第二NMOS晶体管422变为OFF，第二PMOS晶体管421变为ON，节点423变为H电平，第一PMOS晶体管415变为OFF。结果，连接于节点413的第一输出线441的第一输出信号OUTb变为L电平，连接于节点423的第二输出线442的第二输出信号OUT变为H电平。

如图12(a)、(b)所示，若将第二输入信号INb变为H电平，第一输入信号IN变为L电平，则NOR电路474输出L电平，第一NMOS晶体管412变为OFF，NOR电路475输出H电平，第二NMOS晶体管422变为ON。结果，节点413变为H电平，第二PMOS晶体管421变为OFF。另外，因为第二输入信号INb为H电平，所以第二NMOS晶体管422变为ON，第二PMOS晶体管421变为OFF，节点423变为L电平，第一PMOS晶体管415变为ON。结果，连接于节点413的第一输出线441的第一输出信号OUTb变为H电平，连接于节点423的第二输出线442的第二输出信号OUT变为L电平。

如图13(a)、(b)所示，在应力测试时，测试信号TEST为H电平，测试信号TESTb为L电平，第三PMOS晶体管451为ON，第四PMOS晶体管461也为ON。结果，节点413为H电平，节点423也变为H电平。因此，连接于节点413的第一输出线441的第一输出信号OUTb变为H电平，连接于节点423的第二输出线442的第二输出信号OUT也变为H电平。

在灰度等级选择电路1由N沟道晶体管构成的情况下，通过实施图13(a)、(b)所示的应力测试，可将灰度等级选择电路1的全部N沟道晶体管变为ON。

如上所述，根据第四实施方式的电平移位器电路400、装载该电平移位器电路400的驱动电路、装载该驱动电路的显示装置和使用电平移位器电路400进行的灰度等级选择电路的应力测试方法，可同时将构成应力测试对象的灰度等级选择电路1内的全部晶体管变为ON，所以与第一至第三实施方式的情况一样，可有效进行高电压应力测试。

另外，在第四实施方式的电平移位器电路400中，具有可减小电路的布局面积的效果。其理由为以下两点。第一理由如下。在低电压振幅(测试信号TEST)的时刻执行电压振幅小的(NMOS晶体管的栅极输入的电压振幅)NMOS晶体管侧的测试电路控制，在高电压振幅(测试信号TESTb)下执行电压振幅大的PMOS晶体管侧的测试电路控制。这样，通过在低电压侧执行逻辑控制，与由布置面积大的高电压晶体管构成电路的情况相比，可以小的面积来进行布置。另外，第二理由如下。电平移位器电路的输入侧(将输入信号IN或INb作为栅极信号输入的晶体管、例如NMOS晶体管)的栅极电压的电压振幅比高电压晶体管的源极-漏极振幅小，所以为了充分确保Ids(源极-漏极电流)，必需由大的尺寸(栅极宽度)构成。因此，相反，为了实现第四实施方式中的电平移位器电路的结构，若采用串联连接低电压振幅的晶体管的结构，则因为串联连接而使电阻分量变为2倍，所以晶体管必需约2倍的栅极宽度(将晶体管的Ids变为2倍)。

第5实施方式

图14(a)表示本发明的第5实施方式的电平移位器电路500的结构和在通常动作时(灰度等级选择动作时)的动作状态，图14(b)表示电平移位器电路500在通常动作时的动作状态。图15(a)表示本发明的第5实施方式的电平移位器电路500的结构和在通常动作时的动作状态，图15(b)表示电平移位器电路500在通常动作时的动作状态。并且，图16(a)表示本发明的第5实施方式的电平移位器电路500的结构和在应力测试时的动作状态，图16(b)表示电平移位器电路500在应力测试时的动作状态。

如图14(a)、(b)至图16(a)、(b)所示，电平移位器电路500具有施加第一基准电位(例如地电位GND)的第一基准电位供给线501；施加与第一基准电位不同的第二基准电位(例如绝对值比地电位大的电位)的第二基准电位供给线502；连接于第一基准电位供给线501与第二基准电位供给线502之间的第一输出电位供给电路510；与第一输出电位供给电路510并联连接于第一基准电位供给线501与第二基准电位供给线502之间的第二输出电位供给电路520。第一输出电位供给电路510具有从第二基准电位供给线502侧顺序串联连接的第一PMOS晶体管511和第一NMOS晶体管512。第二输出电位供给电路520具有从第二基准电位供给线502侧顺序串联连接的第二PMOS晶体管521和第二NMOS晶体管522。

另外，电平移位器电路500具有：第一连接线514，连接第一PMOS晶体管511的栅极515与第二NMOS晶体管522的漏极523(即第二PMOS晶体管521与第二NMOS晶体管522之间的节点)；和第二连接线524，连接第二PMOS晶体管521的栅极525与第一NMOS晶体管512的漏极513(即第一PMOS晶体管511与第一NMOS晶体管512之间的节点)。

另外，电平移位器电路500具有：串联连接于第一PMOS晶体管511与第一NMOS晶体管512之间的第三PMOS晶体管551；和串联连接于第二PMOS晶体管521与第二NMOS晶体管522之间的第四PMOS晶体管561。另外，电平移位器电路500具有输入测试信号TEST的第一测试线571；输入将测试信号TEST逻辑反转的测试信号TESTb的第二测试线572；和2输入的NAMD电路574、575。将输入信号INb与测试信号TESTb输入到NAMD电路574的输入，将NAMD电路574的输出输入第一NMOS晶体管512的栅极。将输入信号IN与测试信号TESTb输入到NAND电路575的输入，将NAND电路575的输出输入第二NMOS晶体管522的栅极。第一测试线571、第二测试线572与NAND电路574、575构成控制第一NMOS晶体管512、第二NMOS晶体管522、第三PMOS晶体管551和第四PMOS晶体管561的ON、OFF的驱动控制电路。

另外，电平移位器电路500具有：第一输入线531，连接于第一NMOS晶体管512的栅极上，输入第一输入信号IN；第二输入线532，连接于第二NMOS晶体管522的栅极上，输入第二输入信号INb；和反相器533，根据第一输入信号IN，生成第二输入信号INb。另外，反相器533未必是电平移位器电路500的结构要素，也可以是向电平移位器电路500供给输入信号的未图示的控制电路的结构。并且，电平移位器电路500具有第一输出线541，连接于第一NMOS晶体管512的漏极513(即第一PMOS晶体管511与第一NMOS晶体管512间的节点)上，输出第一输出信号OUTb；和第二输出线542，连接于第二NMOS晶体管522的漏极523(即第二PMOS晶体管521与第二NMOS晶体管522间的节点)上，输出第二输出信号OUT。

如图14(a)、(b)和图15(a)、(b)所示，通常动作时，即灰度等级选择动作时，测试信号TEST为L电平，测试信号TESTb为H电平，第三PMOS晶体管551为OFF，第四PMOS晶体管561为OFF。

如图14(a)、(b)所示，若将第二输入信号INb变为L电平，第一输入信号IN变为H电平，则NAND电路574输出H电平，第一NMOS晶体管512变为ON，NAND电路575输出L电平，第二NMOS晶体管522变为OFF。结果，节点513变为L电平，第二PMOS晶体管521变为ON。另外，第二NMOS晶体管522变为OFF，第二PMOS晶体管521变为ON，节点523变为H电平，第一PMOS晶体管515变为OFF。结果，连接于节点513的第一输出线541的第一输出信号OUTb变为L电平，连接于节点523的第二输出线542的第二输出信号OUT变为H电平。

如图15(a)、(b)所示，若将第二输入信号INb变为H电平，第一输入信号IN变为L电平，则NAND电路574输出L电平，第一NMOS晶体管512变为OFF，NAND电路575输出H电平，第二NMOS晶体管522变为ON。结果，节点513变为H电平，第二PMOS晶体管521变为OFF。另外，第二NMOS晶体管522变为ON，第二PMOS晶体管521变为OFF，节点523变为L电平，第一PMOS晶体管515变为ON。结果，连接于节点513的第一输出线541的第一输出信号OUTb变为H电平，连接于节点523的第二输出线542的第二输出信号OUT变为L电平。

如图16(a)、(b)所示，在应力测试时，测试信号TEST为H电平，测试信号TESTb为L电平，第三PMOS晶体管551为ON，第四PMOS晶体管561也为ON。结果，节点513为H电平，节点523也变为H电平。因此，连接于节点513的第一输出线541的第一输出信号OUTb变为H电平，连接于节点523的第二输出线542的第二输出信号OUT也变为H电平。

在灰度等级选择电路由P沟道晶体管构成的情况下，通过实施图16(a)、(b)所示的应力测试，可将灰度等级选择电路的全部P沟道晶体管变为ON。

如上所述，根据第5实施方式的电平移位器电路500、装载该电平移位器电路500的驱动电路、装载该驱动电路的显示装置和使用电平移位器电路500进行的灰度等级选择电路的应力测试方法，可同时将构成应力测试对象的灰度等级选择电路1内的全部晶体管变为ON，所以与第一至第四实施方式的情况一样，可有效进行高电压应力测试。另外，根据第5实施方式，可与第四实施方式一样，缩小布置面积。

另外，在上述说明中，说明如下情况，即第一输出电位供给电路110、210、310、410、510由1个PMOS晶体管111、211、311、411、511和1个NMOS晶体管112、212、312、412、512构成，另外，第二输出电位供给电路120、220、320、420、520由1个PMOS晶体管121、221、321、421、521和1个NMOS晶体管122、222、322、422、522构成，但也可由具有同样功能的其它电路来构成第一输出电位供给电路110、210、310、410、510和第二输出电位供给电路120、220、320、420、520。

另外，上述说明中，示例说明基于DAC电路的选择电压灰度等级的电路，但本发明也可适用于选择多条信号线内的一条的多路复用电路。

Claims (8)

1.一种电平移位器电路，其特征在于：

在将以第一基准电位作为控制电位输入时导通的电路设为第一型开关电路、在将输入与所述第一基准电位不同的第二基准电位作为控制电位时导通的电路设为第二型开关电路的情况下，所述电平移位器电路具有：

施加第一基准电位的第一基准电位供给线；

施加与所述第一基准电位不同的第二基准电位的第二基准电位供给线；

连接于所述第一基准电位供给线与所述第二基准电位供给线之间的第一输出电位供给电路，包含从所述第二基准电位供给线侧顺序串联连接的第一个第一型开关电路和第一个第二型开关电路；

与所述第一输出电位供给电路并联连接于所述第一基准电位供给线与所述第二基准电位供给线之间的第二输出电位供给电路，包含从所述第二基准电位供给线侧顺序串联连接的第二个第一型开关电路和第二个第二型开关电路；

第一连接线，将所述第二个第一型开关电路与所述第二个第二型开关电路间的电位提供给所述第一个第一型开关电路的控制端子；

第二连接线，将所述第一个第一型开关电路与所述第一个第二型开关电路间的电位提供给所述第二个第一型开关电路的控制端子；

第一输入线，将第一输入信号提供给所述第一个第二型开关电路的控制端子；

第二输入线，将第二输入信号提供给所述第二个第二型开关电路的控制端子；

第一输出线，将所述第一个第一型开关电路与所述第一个第二型开关电路间的电位作为第一输出信号而输出；

第二输出线，将所述第二个第一型开关电路与所述第二个第二型开关电路间的电位作为第二输出信号而输出；和

应力测试电路，将从所述第一输出线和第二输出线向被控制电路输出的所述第一输出信号和所述第二输出信号切换成所述被控制电路通常动作时的信号或所述被控制电路应力测试时的信号之一，

所述应力测试电路具有：

第一开关，切换所述第一个第一型开关电路和所述第一个第二型开关电路之间的点与所述第一输出线之间的连接或非连接，或切换所述第二个第一型开关电路和所述第二个第二型开关电路之间的点与所述第二输出线之间的连接或非连接；和

第二开关，切换所述第一输出线中的、比所述第一开关靠下游侧的点与所述第二输出线之间、或所述第二输出线中的、比所述第一开关靠下游侧的点与所述第一输出线之间的连接或非连接，

所述应力测试电路在所述通常动作中，若向所述第一输入线与所述第二输入线分别输入电位彼此不同的所述第一输入信号和所述第二输入信号，则分别从所述第一输出线和所述第二输出线输出电位彼此不同的所述第一输出信号和所述第二输出信号，

所述应力测试电路在应力测试中，若向所述第一输入线与所述第二输入线分别输入电位彼此不同的所述第一输入信号和所述第二输入信号，则从所述第一输出线和所述第二输出线两者输出相同电位的信号。

2.一种电平移位器电路，其特征在于：

在将在以第一基准电位作为控制电位输入时导通的电路设为第一型开关电路、将在将与所述第一基准电平不同的第二基准电位作为控制电位输入时导通的电路设为第二型开关电路的情况下，所述电平移位器电路具有：

施加第一基准电位的第一基准电位供给线；

施加与所述第一基准电位不同的第二基准电位的第二基准电位供给线；

连接于所述第一基准电位供给线与所述第二基准电位供给线之间的第一输出电位供给电路，包含从所述第二基准电位供给线侧顺序串联连接的第一个第一型开关电路和第一个第二型开关电路；

与所述第一输出电位供给电路并联连接于所述第一基准电位供给线与所述第二基准电位供给线之间的第二输出电位供给电路，包含从所述第二基准电位供给线侧顺序串联连接的第二个第一型开关电路和第二个第二型开关电路；

第一连接线，将所述第二个第一型开关电路与所述第二个第二型开关电路间的电位提供给所述第一个第一型开关电路的控制端子；

第二连接线，将所述第一个第一型开关电路与所述第一个第二型开关电路间的电位提供给所述第二个第一型开关电路的控制端子；

第一输入线，将第一输入信号提供给所述第一个第二型开关电路的控制端子；

第二输入线，将第二输入信号提供给所述第二个第二型开关电路的控制端子；

第一输出线，将所述第一个第一型开关电路与所述第一个第二型开关电路间的电位作为第一输出信号而输出；

第二输出线，将所述第二个第一型开关电路与所述第二个第二型开关电路间的电位作为第二输出信号而输出；和

应力测试电路，将从所述第一输出线和第二输出线向被控制电路输出的所述第一输出信号和所述第二输出信号切换成所述被控制电路通常动作时的信号或所述被控制电路应力测试时的信号之一，

所述应力测试电路具有：

与所述第一个第一型开关电路并联连接的第三个第一型开关电路；

与所述第二个第一型开关电路并联连接的第四个第一型开关电路；

串联连接于所述第一个第一型开关电路与所述第一个第二型开关电路之间的第三个第二型开关电路；

串联连接于所述第二个第一型开关电路与所述第二个第二型开关电路之间的第四个第二型开关电路；和

测试线，连接于所述第三个第一型开关电路的控制端子、所述第四个第一型开关电路的控制端子、所述第三个第二型开关电路的控制端子、和所述第四个第二型开关电路的控制端子上，用以施加测试信号，

所述应力测试电路在所述通常动作中，若向所述第一输入线与所述第二输入线分别输入电位彼此不同的所述第一输入信号和所述第二输入信号，则分别从所述第一输出线和所述第二输出线输出电位彼此不同的所述第一输出信号和所述第二输出信号，

所述应力测试电路在应力测试中，若向所述第一输入线与所述第二输入线分别输入电位彼此不同的所述第一输入信号和所述第二输入信号，则从所述第一输出线和所述第二输出线两者输出相同电位的信号。

3.一种电平移位器电路，其特征在于：

在将以第一基准电位作为控制电位输入时导通的电路设为第一型开关电路、在将输入与所述第一基准电位不同的第二基准电位作为控制电位时导通的电路设为第二型开关电路的情况下，所述电平移位器电路具有：

施加第一基准电位的第一基准电位供给线；

施加与所述第一基准电位不同的第二基准电位的第二基准电位供给线；

连接于所述第一基准电位供给线与所述第二基准电位供给线之间的第一输出电位供给电路，包含从所述第二基准电位供给线侧顺序串联连接的第一个第一型开关电路和第一个第二型开关电路；

与所述第一输出电位供给电路并联连接于所述第一基准电位供给线与所述第二基准电位供给线之间的第二输出电位供给电路，包含从所述第二基准电位供给线侧顺序串联连接的第二个第一型开关电路和第二个第二型开关电路；

第一连接线，将所述第二个第一型开关电路与所述第二个第二型开关电路间的电位提供给所述第一个第一型开关电路的控制端子；

第二连接线，将所述第一个第一型开关电路与所述第一个第二型开关电路间的电位提供给所述第二个第一型开关电路的控制端子；

第一输入线，将第一输入信号提供给所述第一个第二型开关电路的控制端子；

第二输入线，将第二输入信号提供给所述第二个第二型开关电路的控制端子；

第一输出线，将所述第一个第一型开关电路与所述第一个第二型开关电路间的电位作为第一输出信号而输出；

第二输出线，将所述第二个第一型开关电路与所述第二个第二型开关电路间的电位作为第二输出信号而输出；和

应力测试电路，将从所述第一输出线和第二输出线向被控制电路输出的所述第一输出信号和所述第二输出信号切换成所述被控制电路通常动作时的信号或所述被控制电路应力测试时的信号之一，

所述应力测试电路具有：

串联连接于所述第一个第一型开关电路与所述第一个第二型开关电路之间的第三个第一型开关电路；

串联连接于所述第二个第一型开关电路与所述第二个第二型开关电路之间的第四个第一型开关电路；

与所述第一个第二型开关电路并联连接的第三个第二型开关电路；

与所述第二个第二型开关电路并联连接的第四个第二型开关电路；和

测试线，连接于所述第三个第一型开关电路的控制端子、所述第四个第一型开关电路的控制端子、所述第三个第二型开关电路的控制端子、和所述第四个第二型开关电路的控制端子上，用以施加测试信号，

所述应力测试电路在所述通常动作中，若向所述第一输入线与所述第二输入线分别输入电位彼此不同的所述第一输入信号和所述第二输入信号，则分别从所述第一输出线和所述第二输出线输出电位彼此不同的所述第一输出信号和所述第二输出信号，

所述应力测试电路在应力测试中，若向所述第一输入线与所述第二输入线分别输入电位彼此不同的所述第一输入信号和所述第二输入信号，则从所述第一输出线和所述第二输出线两者输出相同电位的信号。

4.根据权利要求1至3之一所述的电平移位器电路，其特征在于：

所述第一基准电位是地电位，

所述第二基准电位是比地电位高的电位，

所述第一型开关电路是P沟道晶体管，

所述第二型开关电路是N沟道晶体管。

5.一种显示装置的驱动电路，其特征在于：

包括：权利要求1至4任一所述的电平移位器电路；和

作为所述被控制电路的灰度等级选择电路，

所述灰度等级选择电路具有多个根据从所述电平移位器电路输出的所述第一输出信号和所述第二输出信号而导通或截止的晶体管，被输入多个灰度等级电位，通过所述多个晶体管的导通、截止的组合来选择输出所述多个灰度等级电位之一。

6.一种显示装置，其特征在于：具有

权利要求5所述的驱动电路；和

使用从所述驱动电路输出的灰度等级电位来进行灰度等级控制的显示面板。

7.一种对权利要求5所述的驱动电路内的所述灰度等级选择电路进行应力测试的方法，其特征在于：具有在所述应力测试时，使所述灰度等级选择电路内的所述多个晶体管同时导通的步骤。

8.一种电平移位器电路，该电路在第一输出和第二输出进行不同于输入电位的电位输出，并在通常动作时与测试动作时具有不同功能，其特征在于：

具有控制电路，在所述通常动作时，将所述第一输出作为第三输出原样输出，同时，将所述第二输出作为第四输出原样输出，而在所述测试动作时，截断所述第二输出，将所述第一输出作为所述第三输出和所述第四输出而输出。

Images