CN1741389B - 具有非线性相位误差反应特性的锁相环 - Google Patents
具有非线性相位误差反应特性的锁相环 Download PDFInfo
- Publication number
- CN1741389B CN1741389B CN200410057921.8A CN200410057921A CN1741389B CN 1741389 B CN1741389 B CN 1741389B CN 200410057921 A CN200410057921 A CN 200410057921A CN 1741389 B CN1741389 B CN 1741389B
- Authority
- CN
- China
- Prior art keywords
- signal
- phase error
- phase
- error signal
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003044 adaptive effect Effects 0.000 claims abstract description 10
- 230000006978 adaptation Effects 0.000 claims description 11
- 238000013139 quantization Methods 0.000 claims description 10
- 238000013507 mapping Methods 0.000 claims description 9
- 230000000737 periodic effect Effects 0.000 claims description 3
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000011002 quantification Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种锁相环,包含:一相位/频率检测器,用来依据一参考信号及一输入信号,产生一相位误差信号;一充电泵,用以依据该相位误差信号输出一充电信号;一充电控制电路,用以依据该充电信号输出一电压信号;一压控振荡器,用以依据该电压信号输出对应于该相位误差信号的一输出信号;以及一自适应调节单元,用以依据该相位误差信号输出一控制信号,使得该输出信号与该相位误差信号具有一非线性对应关系。
Description
技术领域
本发明涉及一种锁相环,特别涉及一种具有非线性相位误差反应特性的锁相环。
背景技术
请参阅图1,图1为已知一模拟锁相环10的功能方块图。锁相环10包含一相位检测器(phase/frequency detector,PFD)12、一充电泵(chargepump,CP)14、一充电控制电路16、一压控振荡器(voltage-controlledoscillator,VCO)18、及一分频器(frequency divider)20。相位检测器12比较参考信号及分频器20所产生的反馈信号间的差异,并据以产生相位误差信号(phase error),其中该相位误差信号的大小是正比于该参考信号及该反馈信号间的相位/频率差的值。充电泵14依据该相位误差信号,并藉由充放电的方式,增减储存在充电控制电路16内的电荷量。充电控制电路16依据其内所储存的电荷量,产生压控振荡器18所能识别的控制电压信号。而压控振荡器18依据该控制电压信号产生该输出信号,其中该输出信号的频率是正比于该控制电压信号的大小。分频器20将输出于压控振荡器18的输出信号分频并输出反馈信号至相位检测器12。
在某些情况及特定的应用里,锁相环的相位误差反应特性,即相位误差信号及输出信号特性之间的对应关系,需为非线性,如图2或图3所示。故在模拟锁相环中需要包含充电控制电路16来实施。已知的充电控制电路16的一种实施方式是如图1所示。另有其它的实施方式,例如:仅包括电容C2及电阻r。以图1为例,已知的充电控制电路16藉由控制其中电容C1、C2的电容值及电阻r的电阻值,来控制充电泵14的输出信号与充电控制电路16所储存的电荷量的对应关系,以控制锁相环10的相位误差特性。已知的模拟锁相环10的缺点在于,在已知的充电控制电路16中,电容的电容值与电阻的电阻值皆为固定,而无法作自适应的(adaptive)调节。此外,由于制程差异(process variation)及其它非理想因素,模拟锁相环10的电路组件的特性会有差异。如此会影响到模拟锁相环10的相位误差特性的好坏。
发明内容
因此本发明的主要目的在于提供一种具有非线性相位误差反应特性的锁相环,以解决已知技术的缺点。
根据本发明,揭露一种锁相环,包含:一相位/频率检测器(phase/frequency detector),用来依据一参考信号及一输入信号,产生一相位误差(phase error)信号;一充电泵(charge pump),用以依据该相位误差信号输出一充电信号;一充电控制电路,用以依据该充电信号输出一电压信号;一压控振荡器(voltage controlled oscillator),用以依据该电压信号输出对应于该相位误差信号的一输出信号;以及一自适应(adaptive)调节单元,用以依据该相位误差信号输出一控制信号,使得该输出信号与该相位误差信号具有一非线性对应关系。
附图说明
图1为已知一模拟锁相环的功能方块图。
图2及图3为锁相环中的相位误差信号及输出信号特性之间的对应关系图。
图4为本发明的第一较佳实施例的模拟锁相环的功能方块图。
图5为本发明的第二较佳实施例的模拟锁相环的功能方块图。
图6为本发明的第三较佳实施例的模拟锁相环的功能方块图。
图7为图6所显示的锁相环中一映像表所储存的量化过相位误差信号与一增减数值的关系图。
附图符号说明
具体实施方式
请参阅图4,图4为本发明的第一较佳实施例的模拟锁相环30的功能方块图。模拟锁相环30除了包含相位检测器12、充电泵14、充电控制电路16、压控振荡器18、及分频器20外,另包含一电连接于相位检测器12的输出端与充电控制电路16间的自适应调节单元32。
自适应调节单元32是用来分析产生自相位检测器12的错误信号所具有的各种不同特性,例如像是最大值、最小值、峰对峰(peak-to-peak)值、及均方根(root mean square,RMS)值等,以及据以设定自适应调节单元32的内部组件的组件特性。以图4为例,自适应调节单元32是用以依据相位误差信号控制充电控制电路16的电容C1、C2的电容值及/或电阻r的电阻值。如此,锁相环30可具有如图2或图3所绘示的非线性的相位误差反应特性,而且该非线性误差反应特性可以依据相位误差信号的大小作自适应的调节。
请参阅图5,图5为本发明的第二较佳实施例的模拟锁相环40的功能方块图。图5与图4的不同之处在于,在图4中,自适应调节单元42是用以依据相位误差信号的各种特性来控制充电泵14中两控制开关S1、S2,以控制充电泵14输出至充电控制电路16的信号,该二开关S1及S2是分别耦接于一第一电流源及一第二电流源。如此,图5所绘示锁相环40可具有如图2或图3所绘示的非线性的相位误差反应特性,而且该非线性误差反应特性可以依据相位误差信号的大小作自适应的调节。
图4的自适应调节单元32或图5的自适应调节单元42的工作原理皆描述于上文中。凡熟习此技艺者,皆可依据上文的描述轻易推得图4的自适应调节单元32或图5的自适应调节单元42的实施方式。
请参阅图6,图6为本发明的第三较佳实施例的数字锁相环50的功能方块图。由于模拟电路的信号误差较不容易控制,故在本实施例中是提出一数字锁相环50来实施本发明。数字锁相环50包含相位检测器52、量化器(quantizer)54、计数控制电路(controlled counter)56、数值控制振荡器(numerical controlled oscillator)58及分频器60。量化器54是用来量化相位检测器52所产生的相位误差信号,计数控制电路56用来依据量化后的相位误差信号输出计数信号,而计数控制振荡器58是依据计数控制电路56输出的计数信号产生输出信号,并将该输出信号经由分频器60反馈至相位检测器52。
在本实施例中,计数控制电路56更具有一映像表(mapping table)64及一比例/积分控制器(P/I controller)66,但本发明并不以此为限。在本实施例中,映像表64储存量化器54输出的量化相位误差信号(quantized phaseerror)以及计数控制信号之间的对应关系,用以依据量化相位误差信号的大小输出相对应的计数控制信号,例如:相对应的比例信号(proportion signal)及积分信号(integral signal),至比例/积分控制器66。在本实施例中,比例/积分控制器66包括一无限脉冲反应滤波器(infinite impulseresponse filter)66,用以依据积分信号调节该滤波器的系数,以输出IIR控制信号。IIR控制信号及比例信号分别输入数值控制振荡器58的周期控制字电路(period control word)68。周期控制字电路68用以依据接收到的IIR控制信号及比例信号控制输出信号。如此,图6所绘示数字锁相环50可具有如图2或图3所绘示的非线性的相位误差反应特性,而且该非线性误差反应特性可以依据相位误差信号的大小作自适应的调节。
在本实施例中,映像表64所储存的量化相位误差信号(quantized phaseerror)以及计数控制信号之间的对应关系可以依据相位误差信号的大小来作适当的调节。
请参阅图7,图7为映像表64所储存的量化过相位误差信号与该增减数值间的关系图,其中横轴表该量化过的相位误差信号,而纵轴表该计数控制信号的增减数值。就该关系图的横轴观之,该量化过的错误信号可区分为一低值区、一正常区、及一高值区,顾名思义,该低值区内任一量化过的相位误差信号均小于低临界值THlow,而该高值区内任一量化过的相位误差信号均大于高临界值THhigh。该高值区内任二相邻量化过的相位误差信号所分别对应的增减数值间的差是该正常区内任二相邻量化过的相位误差信号所分别对应的增减数值间的差的两倍,而为该低值区内任二相邻量化过的相位误差信号所分别对应的增减数值间的差的四倍。简言之,锁相环50是被动地依据该量化过的错误信号的大小而适应性地更新设定映射表64输出的计数控制信号的大小。
以上所述仅为本发明的较佳实施例,凡依本发明申请专利范围所做的均等变化与修饰,皆应属本发明专利的涵盖范围。
Claims (4)
1.一种具有非线性相位误差反应特性的锁相环,包含:
一相位检测器,用来依据一参考信号及一输入信号,产生一相位误差信号;
一充电泵,用以依据该相位误差信号输出一充电信号;
一充电控制电路,用以依据该充电信号输出一电压信号;
一压控振荡器,用以依据该电压信号输出对应于该相位误差信号的一输出信号;以及
一自适应调节单元,用以依据该相位误差信号输出一控制信号,使得该输出信号与该相位误差信号具有一非线性对应关系,并且该非线性对应关系能够依据该相位误差信号的大小作自适应的调节;
其中,该充电控制电路包含下列组件:
一电阻,与该充电泵耦接;以及
至少一电容,与该充电泵耦接;
其中,该控制信号是用以控制该电阻的电阻值及该电容的电容值。
2.如权利要求1所述的锁相环,其另包含一分频器,用以依据该输出信号输出该输入信号。
3.一种锁相环,包含:
一相位检测器,用来依据一参考信号及一输入信号,产生一相位误差信号;
一量化器,用以依据该相位误差信号输出一量化相位误差信号;
一计数控制电路,用以依据该量化相位误差信号输出一计数信号;以及
一计数控制振荡器,用以依据该计数信号输出对应于该相位误差信号的一输出信号;
其中,藉由控制该计数控制电路,使得该输出信号与该相位误差信号具有一非线性对应关系,并且该非线性对应关系能够依据该相位误差信号的大小作自适应的调节;
其中,该计数控制电路更包括:
一映像表,用以储存该量化相位误差信号以及一计数控制信号之间的对应关系,用以依据该量化相位误差信号的大小输出相对应的该计数控制信号,其中,该量化相位误差信号与该计数控制信号的对应关系是一非线性对应关系,并且该映像表所储存的该量化相位误差信号以及该计数控制信号之间的对应关系能够依据该相位误差信号的大小作自适应的调节;
其中,该计数控制电路更包括一比例/积分控制器,且该计数控制信号更包括一比例信号及一积分信号;
其中,该比例/积分控制器更包括一无限脉冲反应滤波器;
其中,该计数控制振荡器更包括一周期控制字单元,用以依据接收到的来自该无限脉冲反应滤波器的无限脉冲反应控制信号及该比例信号控制输出信号。
4.如权利要求3所述的锁相环,其更包括一分频器,用以依据该输出信号输出该输入信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200410057921.8A CN1741389B (zh) | 2004-08-26 | 2004-08-26 | 具有非线性相位误差反应特性的锁相环 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200410057921.8A CN1741389B (zh) | 2004-08-26 | 2004-08-26 | 具有非线性相位误差反应特性的锁相环 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1741389A CN1741389A (zh) | 2006-03-01 |
CN1741389B true CN1741389B (zh) | 2014-06-11 |
Family
ID=36093632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200410057921.8A Expired - Lifetime CN1741389B (zh) | 2004-08-26 | 2004-08-26 | 具有非线性相位误差反应特性的锁相环 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1741389B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101174940B (zh) * | 2007-10-22 | 2010-09-01 | 中兴通讯股份有限公司 | 一种非线性参数调节锁相环的方法和装置 |
US8102195B2 (en) * | 2009-05-13 | 2012-01-24 | Mediatek Inc. | Digital phase-locked loop circuit including a phase delay quantizer and method of use |
CN111884650B (zh) * | 2020-07-16 | 2022-04-15 | 清华大学 | 一种低杂散的模拟锁相环线性化电路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5208546A (en) * | 1991-08-21 | 1993-05-04 | At&T Bell Laboratories | Adaptive charge pump for phase-locked loops |
US5929677A (en) * | 1995-09-20 | 1999-07-27 | Fujitsu Limited | Phase locked loop having a voltage source responsive to a filtered phase difference output voltage and semiconductor device including the phase locked loop |
US6054903A (en) * | 1997-11-13 | 2000-04-25 | Lsi Logic Corporation | Dual-loop PLL with adaptive time constant reduction on first loop |
CN1278675A (zh) * | 1999-06-18 | 2001-01-03 | Lg情报通信株式会社 | 数字锁相环电路 |
CN1398455A (zh) * | 2000-05-09 | 2003-02-19 | 印芬龙科技股份有限公司 | 数字锁相环 |
CN1520030A (zh) * | 2003-01-31 | 2004-08-11 | 因芬尼昂技术股份公司 | 具有相位检测器的电路配置及具有此电路配置的锁相回路 |
-
2004
- 2004-08-26 CN CN200410057921.8A patent/CN1741389B/zh not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5208546A (en) * | 1991-08-21 | 1993-05-04 | At&T Bell Laboratories | Adaptive charge pump for phase-locked loops |
US5929677A (en) * | 1995-09-20 | 1999-07-27 | Fujitsu Limited | Phase locked loop having a voltage source responsive to a filtered phase difference output voltage and semiconductor device including the phase locked loop |
US6054903A (en) * | 1997-11-13 | 2000-04-25 | Lsi Logic Corporation | Dual-loop PLL with adaptive time constant reduction on first loop |
CN1278675A (zh) * | 1999-06-18 | 2001-01-03 | Lg情报通信株式会社 | 数字锁相环电路 |
CN1398455A (zh) * | 2000-05-09 | 2003-02-19 | 印芬龙科技股份有限公司 | 数字锁相环 |
CN1520030A (zh) * | 2003-01-31 | 2004-08-11 | 因芬尼昂技术股份公司 | 具有相位检测器的电路配置及具有此电路配置的锁相回路 |
Non-Patent Citations (1)
Title |
---|
CN 1278675 A,权利要求1-8和附图3. |
Also Published As
Publication number | Publication date |
---|---|
CN1741389A (zh) | 2006-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103297046B (zh) | 一种锁相环及其时钟产生方法和电路 | |
KR101410877B1 (ko) | 아날로그 적분을 디지털 보상하기 위한 위상 동기 루프 | |
TW432790B (en) | Circuits and methods for controlling timing and slope compensation in switching regulators | |
KR100682279B1 (ko) | 주파수 합성기의 적응 주파수 조정장치 | |
TWI384760B (zh) | 全數位鎖相迴路 | |
WO2008092154B1 (en) | System and method to extend synchronous operation of an active converter in a variable speed drive | |
TW201039565A (en) | PLL with a loop bandwidth calibration circuit | |
CN102859879B (zh) | 用于校验锁相环中的输出频率的系统和方法 | |
WO2014139430A1 (en) | Fully integrated differential lc pll with switched capacitor loop filter | |
CN101667774A (zh) | 一种闭环控制电荷泵电路 | |
CN108880535B (zh) | 基于振荡器的传感器接口电路 | |
CN107431488A (zh) | 锁相环(pll)架构 | |
CN108092662B (zh) | 频率合成装置及其方法 | |
EP1359670B1 (en) | Analog implementation of spread spectrum frequency modulation in a programmable phase locked loop (PLL) system | |
CN103248320A (zh) | 带有开关电容频率控制和频率设置电阻的精密振荡器电路和方法 | |
CN110504962A (zh) | 数字补偿模拟小数分频锁相环及控制方法 | |
CN203313155U (zh) | 一种锁相环及其时钟产生电路 | |
CN1741389B (zh) | 具有非线性相位误差反应特性的锁相环 | |
US20060214725A1 (en) | Digital time constant tracking technique and apparatus | |
CN102075181A (zh) | 频率合成器及锁频环 | |
US6714084B2 (en) | High resolution digital controlled oscillator | |
CN114665869A (zh) | 具有操作参数校准电路的锁相环(pll)和方法 | |
CN201550097U (zh) | 锁频环 | |
KR20090089460A (ko) | 변동 보정 방법, pll 회로 및 반도체 집적 회로 | |
CN1064787C (zh) | 改善电源中负荷瞬变响应的电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20140611 |