CN1734332A - 薄膜晶体管液晶显示器的像素结构及其制造方法 - Google Patents

Abstract

一种薄膜晶体管液晶显示器的像素结构的制造方法，此方法首先在一基板上依序形成一透明导电层以及一第一金属层，并且图案化第一金属层以及透明导电层而形成一闸极图案以及一像素电极图案。接着在基板上方形成一闸绝缘层以及一半导体层，并且进行一图案化制造过程，以保留闸极图案上方的闸绝缘层以及半导体层，且除去像素电极图案的第一金属层。随后，在基板上方形成一第二金属层，并且图案化第二金属层，而于半导体层上形成一源极图案与一汲极图案。接着在基板上方形成一保护层，并且图案化保护层，而使像素电极图案的透明导电层暴露出来。本发明还涉及一种薄膜晶体管液晶显示器的像素结构。

Description

薄膜晶体管液晶显示器的像素结构及其制造方法

技术领域

本发明涉及一种薄膜晶体管(Thin Film Transistor)液晶显示器的像素(pixel)结构及其制造方法，且特别涉及一种使用四道光罩制造过程的薄膜晶体管液晶显示器的像素结构及其制造方法。

背景技术

薄膜晶体管液晶显示面板主要由薄膜晶体管阵列基板、彩色滤光阵列基板和夹于两基板之间的液晶层所构成，其中薄膜晶体管阵列基板由多个像素结构所构成，且每一像素包括了一薄膜晶体管以及一像素电极(Pixel Electrode)。

一般薄膜晶体管液晶显示器的像素结构的制造方法，较常见的是五道光罩制造过程。第一道光罩制造过程是用来定义第一金属层，以形成扫描配线以及薄膜晶体管的闸极等构件。第二道光罩制造过程是定义出薄膜晶体管的通道层以及欧姆接触层。第三道光罩制造过程是用来定义第二金属层，以形成资料配线以及薄膜晶体管的源极/汲极等构件。第四道光罩制造过程是用来将保护层图案化。而第五道光罩制造过程是用来将透明导电层图案化，以形成像素电极。

然而，随着薄膜晶体管液晶显示器朝大尺寸制作的发展趋势，而将会面临许多的问题与挑战，例如优良率降低以及产能下降等等。因此，如果能减少薄膜晶体管制造过程的光罩数，即降低薄膜晶体管元件制作的曝光工程次数，就可以减少制造时间，增加产能，进而降低制造成本。

而目前使用四道光罩制造过程的技术也已经被提出，其大多是于光罩上使用半透光(halftone)的图案设计，以减少一道光罩数。但是，于光罩上使用半透光图案的方式却存在有一些问题，例如光罩布局设计难度提高以及光阻选择性是否足够等等。而且，通常于光罩上使用半透光图案的技术，在曝光之后的光阻图案的均匀性经常是不理想的。

发明内容

因此，本发明的目的就是提供一种薄膜晶体管液晶显示器的像素结构的制造方法，其为一种四道光罩制造过程，而且不需于光罩上使用半透光图案(halftone)的技术。

本发明的目的就是提供一种薄膜晶体管液晶显示器的像素结构，其为利用四道光罩制造过程所制成的像素结构。

本发明提出一种薄膜晶体管液晶显示器的像素结构的制造方法，此方法首先在一基板上依序形成一透明导电层以及一第一金属层，并且进行一第一道光罩制造过程，以图案化第一金属层以及透明导电层，而形成一闸极图案以及一像素电极图案。接着在基板上方形成一闸绝缘层以及一半导体层，覆盖上述所形成的闸极图案以及像素电极图案，并且进行一第二道光罩制造过程，以保留闸极图案上方的闸绝缘层以及半导体层，并且将像素电极图案的第一金属层除去。随后，在基板上方形成一第二金属层，并且进行一第三道光罩制造过程，以图案化第二金属层，而于保留下来的半导体层上形成一源极图案与一汲极图案。接着在基板上方形成一保护层，并且进行一第四道光罩制造过程，以图案化保护层，而使像素电极图案的透明导电层暴露出来。

本发明又提出一种薄膜晶体管液晶显示器的像素结构，其包括一薄膜晶体管、一像素电极图案以及一保护层。其中薄膜晶体管配置在一基板的表面上，且薄膜晶体管包括一闸极图案、配置在闸极图案上的一闸绝缘层、覆盖在闸绝缘层上的一半导体层以及形成在半导体层上的一源极图案与一汲极图案。像素电极图案配置在基板的表面，且此像素电极图案与上述薄膜晶体管的汲极图案电性接触。另外，保护层覆盖住薄膜晶体管，并暴露出上述像素电极图案。

本发明仅需进行四道光罩制造过程即可以完成像素结构的制作，其较传统五道光罩制造过程可以减少一道光罩数，因此具有增加产能以及降低成本的优点。

本发明的四道光罩制造过程中并未于光罩上使用半透光图案(halftone)的技术，因此不会有光罩布局设计以及光阻选择性方面的问题，而且也不会有曝光后图案不均匀的问题。

为使本发明上述和其他目的、特征、和优点能更明显易懂，下文特举一优选实施例并配合附图作详细说明如下。

附图说明

图1是依照本发明一优选实施例的薄膜晶体管液晶显示器的像素结构的俯视示意图。

图2A至图2H是依照本发明一优选实施例的薄膜晶体管液晶显示器的像素结构的制造流程剖面示意图。

图式标示说明

100：基板

102、102a：透明导电层

104、104a、122、122a：金属层

106、120、124、132：光阻层

108：闸极图案

110：像素电极图案

112：下电极图案

114、114a：焊垫图案

116、116a：闸绝缘层

118、118a、118b：半导体层

126：源极

128：汲极

129：上电极

130、130a：保护层

150：扫瞄配线

160：资料配线

T：薄膜晶体管

P：像素电极

C：储存电容

B、B’：焊垫

具体实施方式

本发明所提出的薄膜晶体管液晶显示器的像素结构的制造方法完全不需于光罩上使用半透光图案(halftone)的技术，即，可以四道光罩完成像素结构的制作。而所制成的具有多个像素结构的基板可以以任何方式与彩色滤光基板及液晶层搭配，以构成一薄膜晶体管液晶显示面板。以下的说明为本发明一优选实施例，但并非用以限定本发明。

图1是依照本发明一优选实施例的薄膜晶体管液晶显示器中的一像素结构的俯视示意图，图2A至图2H是依照本发明一优选实施例的薄膜晶体管液晶显示器中的一像素结构的制造流程剖面示意图。

请参照图1以及图2A，首先在一基板100上依序形成一透明导电层102以及一第一金属层104。在一优选实施例中，基板100上例如包括了有预定形成薄膜晶体管T的区域、预定形成像素电极P的区域、预定形成储存电容器(storage capacitor)C的区域以及预定形成焊垫(bonding pad)B、B’的区域。而基板100例如是透明玻璃基板或是透明塑胶基板。透明导电层102的材质例如是金属氧化物，其例如是铟锡氧化物(ITO)、铟锌氧化物(IZO)或是其他类似物。而第一金属层104的材质例如是铬(Cr)、钨(W)、(Ta)、钛(Ti)、钼(Mo)、铝(Al)或是其合金。

紧接着，进行一第一道光罩制造过程，以在第一金属层104上形成一图案化的光阻层106，并且以光阻层106作为一蚀刻罩幕进行一蚀刻制造过程，以图案化第一金属层104以及透明导电层102，而形成图案化的第一金属层104a以及图案化的透明导电层102a，如图2B所示。在一优选实施例中，第一道光罩制造过程于预定形成薄膜晶体管T的区域中定义出闸极图案108、于预定形成像素电极P的区域中定义出像素电极图案110，并且定义出与闸极图案108电性连接的扫瞄配线150(如图1所示)。

在另一优选实施例中，还包括于预定形成储存电容器C的区域中定义出下电极图案112，储存电容器C例如是一闸极上方的储存电容器(Cson gate)。在另一优选实施例中，第一道光罩制造过程还包括于基板100边缘预定形成焊垫B的区域中定义出与扫瞄配线150电性连接的焊垫图案114，还包括于基板100的另一个边缘预定形成焊垫B’的区域定义出独立的焊垫图案114a(其剖面与焊垫B相同或相似)。在另一优选实施例中，第一道光罩制造过程还包括定义出下电极图案112以及焊垫图案114。

请参照图1与图2C，之后在基板100上方依序沉积一闸绝缘层116以及一半导体层118，覆盖住上述所形成的结构。在一优选实施例中，闸绝缘层116的材质例如是氮化硅、氧化硅或氮氧化硅。半导体层118例如是由一通道材质层(例如是非晶硅)以及一欧姆接触材质层(例如是掺杂的非晶硅)所构成。

紧接着，进行一第二道光罩制造过程，以在半导体层118上形成一图案化的光阻层120，并且以光阻层120作为一蚀刻罩幕进行一蚀刻制造过程，如图2D所示，以图案化半导体层118以及闸绝缘层116，而形成图案化的半导体层118a以及闸绝缘层116a，且同时将像素电极图案110的第一金属层104a除去，而仅留下像素电极图案110的透明导电层102a。在一优选实施例中，第二道光罩制造过程留下闸极图案108上方的半导体层118a以及闸绝缘层116a。

在另一优选实施例中，第二道光罩制造过程还包括保留下电极图案112上方的半导体层118a以及闸绝缘层116a，其作为电容介电层之用。在另一优选实施例中，第二道光罩制造过程还包括除去部分焊垫图案114、114a上的半导体层118a以及闸绝缘层116a，并且除去部分焊垫图案114、114a的第一金属层104a，以使焊垫图案114、114a的透明导电层102a暴露出来。在另一优选实施例中，第二道光罩制造过程还包括保留下电极图案112以及焊垫图案114、114a上方的半导体层118a与闸绝缘层116a，并且除去部分焊垫图案114、114a的第一金属层104a，以使焊垫图案114、114a的透明导电层102a暴露出来。

请参照图1与图2E，在基板100上方沉积一第二金属层122，覆盖住上述所形成的结构。在一优选实施例中，第二金属层122的材质例如是铬(Cr)、钨(W)、(Ta)、钛(Ti)、钼(Mo)、铝(Al)或是其合金。

之后，进行一第三道光罩制造过程，以在第二金属层122上形成一图案化的光阻层124，并且以光阻层124作为一蚀刻罩幕进行一蚀刻制造过程，以图案化第二金属层122，而形成图案化的第二金属层122a，如图2F所示。在一优选实施例中，形成在闸极图案108上方的第二金属层122a分别是一源极图案126以及一汲极图案128，而且汲极图案128与像素电极图案110电性接触，而且于第三道光罩制造过程中，还包括定义出与源极图案126连接的一资料配线160(如图1所示)。在一优选实施例中，于图案化该第二金属层122的同时，还包括同时除去位于源极图案126与汲极图案128之间的半导体层118a的部分厚度，形成半导体层118b，以于源极图案126/汲极图案128与闸极图案108之间形成一通道层(channel)119。

在另一优选实施例中，第三道光罩制造过程还包括保留下对应于下电极图案112上方的第二金属层122a，以作为像素储存电容的上电极129，且上电极129与像素电极图案110电性接触，因此上电极129、下电极图案112以及两电极之间的介电材料(闸绝缘层116a及半导体层118a)即构成一像素储存电容器。在另一优选实施例中，第三道光罩制造过程还包括保留对应于焊垫图案114上方的第二金属层122a，且该处的第二金属层122a与焊垫图案114的第一金属层104a以及透明导电层102a电性接触。并且，于基板100边缘预定形成焊垫B’的区域中形成与资料配线160电性连接的第二金属层122a，以作为焊垫图案114a的一部分，优选的是，焊垫B’的结构与焊垫B的结构相同或相似。在又一优选实施例中，第三道光罩制造过程还包括保留对应于下电极图案112以及焊垫图案114、114a上方的第二金属层122a。

请参照图1与图2G，在基板100上方沉积一保护层130，覆盖住上述所形成的结构。在一优选实施例中，保护层130的材质例如是氧化硅、氮化硅、氮氧化硅或是有机材质。

之后，进行一第四道光罩制造过程，以在保护层130上形成一图案化的光阻层132，并且以光阻层132作为一蚀刻罩幕进行一蚀刻制造过程，以图案化保护层130，而形成图案化保护层130a，如图2H所示。在一优选实施例中，图案化的保护层130a暴露出像素电极图案110的透明导电层102a。在另一优选实施例中，图案化的保护层130a更暴露出焊垫图案114、114a的透明导电层102a的一部分，以使其能与外界的电路电性连接。

由上述的四道光罩制造过程所形成的像素结构包括一薄膜晶体管T、一像素电极P以及一保护层130a。其中，薄膜晶体管T配置在一基板100的表面上，且薄膜晶体管T包括一闸极图案108、配置在闸极图案108上的一闸绝缘层116a、覆盖在闸绝缘层116a上的一半导体层118a以及形成在半导体层118a上的一源极图案/汲极图案126/128。像素电极P的像素电极图案110配置在基板100的表面上，且此像素电极图案110与上述薄膜晶体管T的汲极图案128电性接触。另外，保护层130a覆盖住薄膜晶体管T，并暴露出上述像素电极图案110。

在一优选实施例中，薄膜晶体管T的汲极图案128覆盖于部分像素电极图案110的表面上。在另一优选实施例中，闸极图案108由一下层透明导电层102a以及一上层金属层104a所构成。在一优选实施例中，在薄膜晶体管T中的闸绝缘层116a仅形成于半导体层118a以及闸极图案108之间。

在一优选实施例中，本发明的像素结构还包括一储存电容器C，其配置在基板100上，且此储存电容器C由下电极112、形成在下电极112上方的上电极129(金属层122a)以及夹于两电极之间的介电材质层(例如是闸绝缘层116a与半导体层118a)所构成。在一优选实施例中，上述下电极112由一下层透明导电层102a以及一上层金属层104a所构成。在另一优选实施例中，上述上电极129覆盖于部分像素电极图案110的表面上。

在一优选实施例中，本发明的像素结构还包括焊垫B、B’，配置在基板100的二边缘处，焊垫B的焊垫图案114与扫瞄配线150电性连接，且由一下层透明导电层102a以及一上层金属层104a所构成，且上层金属层104a暴露出部分的下层透明导电层102a。此外，焊垫B’的焊垫图案114a与资料配线160电性连接，且焊垫B’的结构与焊垫B相似。而上述保护层130a暴露出焊垫图案114、114a的下层透明导电层102a，以使其能与外界的电路电性连接。

由以上说明可知，本发明仅需进行四道光罩制造过程即可以完成像素结构的制作，其较传统五道光罩制造过程可以减少一道光罩数，因此具有增加产能以及降低成本的优点。

而且，本发明的四道光罩制造过程中并未于光罩上使用半透光图案(halftone)的技术，因此不会有光罩布局设计以及光阻选择性方面的问题，而且也不会有曝光后图案不均匀的问题。

虽然已通过优选实施例公开了本发明，然其并非用以限定本发明，本领域任何技术人员在不脱离本发明的精神和范围内可对本发明作更动与修改，因此本发明的保护范围应以权利要求书为准。

Claims (15)

1.一种薄膜晶体管液晶显示器的像素结构的制造方法，包括：

在一基板上依序形成一透明导电层以及一第一金属层；

进行一第一道光罩制造过程，以图案化该第一金属层以及该透明导电层，而定义出一闸极图案以及一像素电极图案；

在该基板上方依序形成一闸绝缘层以及一半导体层，覆盖该闸极图案以及该像素电极图案；

进行一第二道光罩制造过程，以保留该闸极图案上方的该闸绝缘层以及该半导体层，并且除去该像素电极图案的该第一金属层；

在该基板上方形成一第二金属层；

进行一第三道光罩制造过程，以图案化该第二金属层，而于保留下来的该半导体层上形成一源极图案与一汲极图案；

在该基板上方形成一保护层；以及

进行一第四道光罩制造过程，以图案化该保护层，而使该像素电极图案的该透明导电层暴露出来。

2.如权利要求1所述的薄膜晶体管液晶显示器的像素结构的制造方法，其特征在于：

于该第一道光罩制造过程中，还包括定义出一下电极图案；

于该第二道光罩制造过程中，还包括保留位于该下电极图案上的该闸绝缘层与该半导体层；以及

于该第三道光罩制造过程中，还包括于该下电极图案上方的该半导体层上保留下该第二金属层，以作为一上电极。

3.如权利要求1所述的薄膜晶体管液晶显示器的像素结构的制造方法，其特征在于：

于该第一道光罩制造过程中，还包括定义出一焊垫图案；

于该第二道光罩制造过程中，还包括保留部分该焊垫图案上方的该闸绝缘层与该半导体层，并且除去部分该焊垫图案的该第一金属层；

于该第三道光罩制造过程中，还包括保留该焊垫图案上方的该第二金属层；以及

于该第四道光罩制造过程中，还包括除去部分该焊垫图案上的该保护层。

4.如权利要求1所述的薄膜晶体管液晶显示器的像素结构的制造方法，其特征在于：

于该第一道光罩制造过程中，还包括定义出一下电极图案以及一焊垫图案；

于该第二道光罩制造过程中，还包括保留位于该下电极图案以及部分该焊垫图案上方的该闸绝缘层与该半导体层，并且除去部分该焊垫图案的该第一金属层；

于该第三道光罩制造过程中，还包括于该下电极图案上方的该半导体层上保留下该第二金属层，以作为一上电极，并且保留该焊垫图案上方的该第二金属层；以及

于该第四道光罩制造过程中，还包括除去部分该焊垫图案上的该保护层。

5如权利要求1所述的薄膜晶体管液晶显示器的像素结构的制造方法，其特征在于，于该第三道光罩制造过程中，还包括除去位于该源极图案与该汲极图案之间的该半导体层的部分厚度。

6.一种薄膜晶体管液晶显示器的像素结构，包括：

一薄膜晶体管，配置在一基板的表面上，该薄膜晶体管由一闸极图案、配置在该闸极图案上的一闸绝缘层、覆盖在该闸绝缘层上的一半导体层以及形成在该半导体层上的一源极图案与一汲极图案所构成；

一像素电极图案，配置在该基板的表面，且该像素电极图案与该薄膜晶体管的该汲极图案电性接触；以及

一保护层，覆盖住该薄膜晶体管，并暴露出该像素电极图案。

7.如权利要求6所述的薄膜晶体管液晶显示器的像素结构，其特征在于，该汲极图案覆盖于部分该像素电极图案的表面上。

8.如权利要求6所述的薄膜晶体管液晶显示器的像素结构，其特征在于，该闸极图案由一下层透明导电层以及一上层金属层所构成。

9.如权利要求6所述的薄膜晶体管液晶显示器的像素结构，其特征在于，在该薄膜晶体管中，该闸绝缘层仅形成于该半导体层以及该闸极图案之间。

10.如权利要求6所述的薄膜晶体管液晶显示器的像素结构，其特征在于，还包括一储存电容器，配置在该基板上，该储存电容器由一下电极、一上电极以及一电容介电层所构成。

11.如权利要求10所述的薄膜晶体管液晶显示器的像素结构，其特征在于，该下电极由一下层透明导电层以及一上层金属层所构成。

12.如权利要求10所述的薄膜晶体管液晶显示器的像素结构，其特征在于，该上电极覆盖于部分该像素电极图案的表面上。

13.如权利要求6所述的薄膜晶体管液晶显示器的像素结构，其特征在于，还包括一焊垫图案，配置在该基板的二边缘处。

14.如权利要求13所述的薄膜晶体管液晶显示器的像素结构，其特征在于，该焊垫由一下层透明导电层以及一上层金属层所构成，且该上层金属层暴露出部分的该下层透明导电层。

15.如权利要求13所述的薄膜晶体管液晶显示器的像素结构，其特征在于，该保护层暴露出该焊垫图案的该下层透明导电层。

Images