CN1652296A - 一种像素结构与薄膜晶体管及其制造方法 - Google Patents

Abstract

一种像素结构的制造方法，此方法包括提供一基板，且在基板上已形成有一彩色滤光层，而彩色滤光层上覆盖有一偏光层。接着在偏光层上形成一第一金属层并图案化第一金属层而定义出一源极与一漏极。在基板上依序形成一沟道材质层、一栅绝缘层以及一第二金属层以覆盖源极与漏极，并图案化第二金属层、栅绝缘层以及沟道材质层而定义出一栅极以及一沟道层。在基板上方形成一保护层以覆盖栅极，并且图案化保护层而使部分漏极暴露出来。接着在基板上方形成一透明导电层，且此透明导电层与暴露出的漏极电连接。图案化此透明导电层，以构成一像素电极。

Description

一种像素结构与薄膜晶体管及其制造方法

技术领域

本发明是有关于一种像素结构与一种薄膜晶体管及其制造方法，且特别是有关于一种将薄膜晶体管阵列制作在彩色滤光阵列基板上(Arrayon color filter，AOC)技术的像素结构及其制造方法。

背景技术

一般薄膜晶体管液晶显示面板是由薄膜晶体管阵列基板、彩色滤光阵列基板和夹于两基板之间的液晶层所构成。此外，另有一种液晶显示面板的制造方法，是将薄膜晶体管阵列制作在彩色滤光阵列基板上(Array on colorfilter，AOC)，换言之，其先在基板上形成彩色滤光膜之后，再在彩色滤光膜上形成薄膜晶体管阵列。

一般而言，薄膜晶体管阵列基板由多个像素结构所构成，且每一像素包括了一薄膜晶体管以及一像素电极(Pixel Electrode)，而其制造方法较常见的是五道掩膜制作工序。第一道掩膜制作工序是用来定义第一金属层，以形成扫描配线以及薄膜晶体管的栅极等构件。第二道掩膜制作工序是定义出薄膜晶体管的沟道层以及欧姆接触层。第三道掩膜制作工序是用来定义第二金属层，以形成数据配线以及薄膜晶体管的源极/漏极等构件。第四道掩膜制作工序是用来将钝化层图案化。而第五道掩膜制作工序是用来将透明导电层图案化，以形成像素电极。

然而，随着薄膜晶体管液晶显示器朝大尺寸制作的发展趋势，而将会面临许多的问题与挑战，例如成品率降低以及产能下降等等。因此若是能减少薄膜晶体管制作工序的掩膜数，即降低薄膜晶体管组件制作的曝光工程次数，就可以减少制造时间，增加产能，进而降低制造成本。

而目前使用四道掩膜制作工序的技术也已经被提出，其大多是在掩膜上使用半透光(halftone)的图案设计，以减少一道掩膜数。但是，于掩膜上使用半透光图案的方式却存在有一些问题，例如掩膜布局设计难度提高以及光刻胶选择性是否足够等等。而且，通常在掩膜上使用半透光图案的技术，在曝光之后的光刻胶图案的均匀性经常是不理想的。

发明内容

因此本发明的目的就是提供一种像素结构的制造方法，此方法是将薄膜晶体管阵列制作在彩色滤光阵列基板上的技术，且仅需使用四道掩膜而且不需在掩膜上使用半透光图案(halftone)的技术。

本发明的目的就是提供一种像素结构，利用四道掩膜制作工序所制成的像素结构，且此像素结构中的薄膜晶体管制作在彩色滤光层上。

本发明的目的就是提供一种薄膜晶体管的制造方法，此制造方法不同于现有的薄膜晶体管制造方法。

本发明的目的就是提供一种薄膜晶体管，此薄膜晶体管的结构不同于现有的薄膜晶体管。

为达本发明上述目的，本发明提出一种像素结构的制造方法，此方法首先提供一基板，而且此基板上已形成有一彩色滤光层，而且此彩色滤光层上覆盖有一偏光层(polarizing layer)。接着在偏光层上形成一第一金属层，并且进行第一道掩膜制作工序，以图案化第一金属层，而定义出一源极与一漏极。然后，在基板上方依序形成一沟道材质层、一栅绝缘层以及一第二金属层，以覆盖源极与漏极，并且进行一第二道掩膜制作工序，以图案化第二金属层、栅绝缘层以及沟道材质层，而定义出一栅极以及一沟道层。随后，在基板上方形成一钝化层，以覆盖栅极，并且进行一第三道掩膜制作工序，以图案化钝化层，而使部分漏极暴露出来。接着在基板上方形成一透明导电层，此透明导电层与暴露出的漏极电连接。之后，对透明导电层进行一第四道掩膜制作工序，以定义出一像素电极。

本发明又提出一种像素结构，其包括一彩色滤光层、一偏光层、一薄膜晶体管、一钝化层以及一像素电极。其中，彩色滤光层配置在一基板上，而偏光层覆盖在彩色滤光层上。上述薄膜晶体管配置在偏光层上，而此薄膜晶体管由一源极与一漏极、覆盖于源极与漏极上的一沟道层、配置于沟道层上的一栅绝缘层以及配置于栅绝缘层上的一栅极所构成，而上述的钝化层覆盖在薄膜晶体管上，且使部分漏极暴露出来。像素电极配置于偏光层上，且像素电极与暴露出的漏极电连接。

本发明另提出一种薄膜晶体管的制造方法，此方法首先提供一基板，接着在基板上形成一第一金属层，并且图案化第一金属层，以定义出一源极与一漏极。之后，在基板上方依序形成一沟道材质层、一栅绝缘层以及一第二金属层，以覆盖源极与漏极，并且图案化第二金属层、栅绝缘层以及沟道材质层，以定义出一栅极以及一沟道层。

本发明再提出一种薄膜晶体管，此薄膜晶体管包括一源极与一漏极、一沟道层、一栅绝缘层以及一栅极，其中源极与漏极配置在一基板上，而沟道层覆盖住源极与漏极。此外，栅绝缘层配置于沟道层上。另外，栅极配置于栅绝缘层上。

本发明AOC技术不同于现有技术，其作法是将薄膜晶体管制作在彩色滤光层上。此外，本发明仅需进行四道掩膜制作工序即可以完成像素结构的制作，其较传统五道掩膜制作工序可以减少一道掩膜数，因此具有增加产能以及降低成本的优点。另外，本发明的四道掩膜制作工序中并未在掩膜上使用半透光图案(halftone)的技术，因此不会有掩膜布局设计以及光刻胶选择性方面的问题，而且也不会有曝光后图案不均匀的问题。

本发明的薄膜晶体管的结构及其制造方法不同于现有技术，以栅极在薄膜晶体管所形成的顺序及其位置来说，现有的薄膜晶体管的栅极是在第一道掩膜制作工序所定义出来的且其源极与漏极位于栅极与沟道层的上方，而本发明薄膜晶体管的栅极是在第二道掩膜制作工序中所定义出来的且源极与漏极形成于栅极与沟道层的下方。

附图说明

图1是依照本发明的第一实施例一种像素结构的俯视示意图；

图2是依照本发明的第一实施例的薄膜晶体管液晶显示器的另一种像素结构的俯视示意图；

图3是依照本发明的第二实施例的一种像素结构的俯视示意图；

图4A至图4I是依照本发明第一实施例像素结构的制造流程剖面示意图；

图5A至图5I是依照本发明第二实施例像素结构的制造流程剖面示意图。

符号说明：

基板100                    光刻胶层102、104、106、108

彩色滤光层110              黑矩阵112

彩色滤光图案113            第一焊垫114

第二焊垫116                偏光层120

下电极122                  第一金属层130

源极132                    漏极134

欧姆接触材质层140、140a    数据配线150

沟道材质层160              沟道层160a

栅绝缘层162                第二金属层164

栅极164a                   扫瞄配线170

钝化层180、180a            透明导电层182、182a

像素电极184                上电极186

薄膜晶体管T                像素电极P

储存电容器C                焊垫B、B’

具体实施方式

本发明所提出的像素结构的制造方法完全不需要在掩膜上使用半透光图案(halftone)技术，即可以以四道掩膜完成像素结构的制作。而且，由于基板上已形成有彩色滤光层，所以以四道掩膜所制成的具有多个像素结构的基板可以直接与另一基板搭配，以构成一薄膜晶体管液晶显示面板。以下说明为本发明之较佳实施例，但并非用以限定本发明。

四道掩膜制作工序的第一实施例：

图1是依照本发明第一实施例的一种像素结构的俯视示意图，图4A至图4I是依照本发明第一实施例像素结构的制造流程剖面示意图。

参照图1以及图4A，首先提供一基板100，在此基板100上可以包括有预定形成薄膜晶体管T(thin film transistor)的区域、预定形成像素电极P(pixel electrode)的区域、预定形成储存电容器C(storage capacitor)的区域以及预定形成焊垫B、B’(bonding pad)的区域。在一较佳实施例中，基板100可以是透明玻璃基板或是透明塑料基板，且此基板100上已形成有一彩色滤光层110，且彩色滤光层110上覆盖有一偏光层120。值得一提的是，在基板100上形成彩色滤光层110的方法可以包括形成一黑矩阵112，其材质包括黑树脂、金属或是由红、绿、蓝色滤光图案堆栈所构成。之后在黑矩阵112内形成多个彩色滤光图案113，其可以是红色滤光图案、绿色滤光图案以及蓝色滤光图案。接着，如图4B所示，在偏光层120上形成一第一金属层130。在一较佳实施例中，在形成第一金属层130后还包括在第一金属层130上形成一欧姆接触材质层140。

上述的第一金属层130可以是一单层金属层或是多层金属层结构，若第一金属层130是一单层金属层，则其材质可以是选自铬(Cr)层、钨(W)层、钽(Ta)层、钛(Ti)层、钼(Mo)层、铝(Al)层以及其合金层。若第一金属层130是多层金属层结构，其可以是Al/Cr/Al三层结构、Mo/Al/Mo三层结构或是Cr/Al两层结构等等组合。而上述的欧姆接触材质层140可以是掺杂的非晶硅。

请再参照图4B，紧接着，进行第一道掩膜制作工序，以在欧姆接触材质层140上形成一图案化光刻胶层102。并且，以光刻胶层102作为一刻蚀光掩膜进行一刻蚀制作工序，以图案化欧姆接触材质层140以及第一金属层130，而图案化的欧姆接触材质层140a与图案化的第一金属层132/134可以具有相同的图案，如图4C所示。在一较佳实施例中，第一道掩膜制作工序在预定形成薄膜晶体管T区域中定义出一源极132与一漏极134。此外，在第一道掩膜制作工序中还包括定义出与源极132连接的一数据配线150(如图1所示)。在另一较佳实施例中，第一道掩膜制作工序中还包括在基板100边缘预定形成焊垫B区域中定义出与数据配线150电连接的一第一焊垫114。

请参照图1与图4D，在基板100上方依序形成一沟道材质层160、一栅绝缘层162以及一第二金属层164，覆盖住上述所形成的结构。此外，上述的第二金属层164可以是一单层金属层或是多层金属层结构，若第二金属层164是一单层金属层，则其材质可以是选自铬(Cr)层、钨(W)层、钽(Ta)层、钛(Ti)层、钼(Mo)层、铝(Al)层以及其合金层。若第二金属层164是多层金属层结构，其可以是Al/Cr/Al三层结构、Mo/Al/Mo三层结构或是Cr/Al两层结构等等组合。

在一较佳实施例中，沟道材质层160的材质可以是非晶硅。栅绝缘层162的材质可以是氮化硅、氧化硅或氮氧化硅。紧接着，进行一第二道掩膜制作工序，以在第二金属层164上形成一图案化的光刻胶层104，并且以光刻胶层104作为一刻蚀光掩膜进行一刻蚀制作工序，如图4E所示，以图案化第二金属层164、栅绝缘层162以及沟道材质层160。在一较佳实施例中，第二道掩膜制作工序在预定形成薄膜晶体管T区域中定义出一栅极164a以及一沟道层160a。此外，在第二道掩膜制作工序中，还包括定义出与栅极164a电连接的扫瞄配线170(如图1所示)。

在另一较佳实施例中，第二道掩膜制作工序还包括在预定形成储存垫容器C区域中定义出下电极122，储存电容器C可以是一栅极层上方的储存电容器(Cst on gate)。在另一较佳实施例中，第二道掩膜制作工序还包括在基板100的另一边缘预定形成焊垫B`区域中定义出与扫瞄配线170电连接的一第二焊垫116(如图1所示，剖面与焊垫B相似)，并且在焊垫B区域中保留下部分的第二金属层164。

请参照图1与图4F，在基板100的上方沉积一钝化层180，覆盖住上述所形成的结构。在一较佳实施例中，钝化层180的材质可以是氧化硅、氮化硅、氮氧化硅或是有机材质。紧接着，进行一第三道掩膜制作工序，以在钝化层180上形成一图案化的光刻胶层106，并且以光刻胶层106作为一刻蚀光掩膜进行一刻蚀制作工序，以图案化钝化层180，而形成图案化的钝化层180a，如图4G所示。

在一较佳实施例中，图案化的钝化层180a使部分漏极134暴露出来。在另一较佳实施例中，第三道掩膜制作工序还包括保留位于下电极122上的钝化层180a，以作为电容介电层之用。在另一较佳实施例中，第三道掩膜制作工序还包括暴露出部分的第一焊垫114以及第二焊垫116。

请参照图1与图4H，在基板100上方形成一透明导电层182，而此透明导电层182与暴露出的漏极134电连接。在一较佳实施例中，透明导电层182的材质可以是采用ITO或IZO。紧接着，对透明导电层182进行一第四道掩膜制作工序，以在透明导电层182上形成一图案化光刻胶层108，并且以光刻胶层108作为一刻蚀光掩膜进行一刻蚀制作工序，以图案化透明导电层182，而形成图案化的透明导电层182a，如图4I所示。在一较佳实施例中，第四道掩膜制作工序在预定形成像素电极P区域中定义出一像素电极184。

在另一较佳实施例中，第四道掩膜制作工序中还包括保留位于下电极122上方的钝化层180a上的透明导电层，以作为一上电极186。上述的上电极186、下电极122以及两电极之间的介电材料(钝化层180a)即可构成一像素储存电容器。值得注意的是，上述的储存电容器C并不局限位于栅极层上方的储存电容器，其也可以是形成在共享线上方的储存电容器(Cst on common)(如图2所示)。

在另一较佳实施例中，在第四道掩膜制作工序还包括保留位于第一焊垫114与第二焊垫116上方的透明导电层182a。对于形成焊垫B区域而言，此透明导电层182a使第一焊垫114与形成于第一焊垫114上方的第二金属层164电连接。同样的，对于形成焊垫B’区域而言，此透明导电层使第二焊垫与形成于第二焊垫下方的第一金属层电连接(未绘示出)。

参照图1以及图4I描述像素结构，由上述四道掩膜制作工序所形成的像素结构包括一彩色滤光层110、一偏光层120、一薄膜晶体管T、一钝化层180a以及一像素电极P。其中，彩色滤光层110配置在一基板100上，而偏光层120覆盖在彩色滤光层110上。其中，彩色滤光层110可以包括一黑矩阵112以及配置于黑矩阵112内的多个彩色滤光图案113，其可以是红色滤光图案、多个绿色滤光图案以及多个蓝色滤光图案。

上述的薄膜晶体管T配置在偏光层120上，而此薄膜晶体管T由一源极132与一漏极134、覆盖于源极132与漏极134上的一沟道层160a、配置于沟道层160a上的一栅绝缘层162以及配置于栅绝缘层162上的一栅极164a所构成。此外，上述沟道层160a的材质可以包括非晶硅。

在另一较佳实施例中，本发明像素结构还包括一欧姆接触层140a，其配置于源极132/漏极134与沟道层160a之间。此外，钝化层180a覆盖薄膜晶体管T，并使部分漏极134暴露出来。另外，像素电极P配置于偏光层120上，且像素电极P与暴露出的漏极134电连接。

在一较佳实施例中，本发明像素结构还包括一储存电容器C，其配置于偏光层120上方，且此储存电容器C由一下电极122、一上电极186(透明导电层)以及一电容介电层(钝化层180a)所构成，且上电极186与像素电极P电连接。

在一较佳实施例中，本发明像素结构还包括第一焊垫114及一第二焊垫116，其配置在基板100的二边缘处，第一焊垫114与数据配线150电连接。在一较佳实施例中，此第一焊垫114更由一透明导电层182a而与位于焊垫区域B的第二金属层164电连接。此外，第二焊垫116与扫瞄配线170电连接。在一较佳实施例中，此第二焊垫更由一透明导电层而与位于焊垫区域B’的第一金属层电连接(未绘示出)。

四道掩膜制作工序的第二实施例：

图3是依照本发明第二实施例的一种像素结构的俯视示意图，图5A至图5I是依照本发明第二实施例像素结构的制造流程剖面示意图。值得注意的是，由于第二实施例像素结构的制造流程与上述第一实施例相似，因此第二实施例仅针对不相同之处作说明。

首先，进行图5A的步骤，其与图4A的步骤相同。之后，请参照图5B，进行第一道掩膜制作工序，以于欧姆接触材质层140上形成一图案化的光刻胶层102。接着，以光刻胶层102为刻蚀光掩膜进行一刻蚀制作工序，以定义出源极132与漏极134，如图3以及图5C所示，且在第一道掩膜制作工序中还包括于预定形成像素电极P区域中定义出一下电极122。在另一较佳实施例中，第一道掩膜制作工序中在基板100边缘预定形成焊垫B区域中定义出与数据配线150电连接的一第一焊垫114。

接着，进行图5D至图5E步骤，其与图4D至图4E步骤相似，在此步骤中，除了定义出栅极164a与沟道层162之外，还包括保留位于下电极122上方的栅绝缘层162、沟道材质层160以及第二金属层164a，其中保留下来的栅绝缘层162与沟道材质层160作为一电容介电层，而保留下来的第二金属层164a为一共享线，其作为储存电容器C的一上电极186，因此储存电容器C可以是形成在共享线上方的储存电容器(Cs on common)。由下电极122、上电极186以及电容介电层即可构成一像素储存电容器。在另一较佳实施例中，此步骤还包括定义出第二焊垫116。

接着，进行图5F至图5I，其与图4F至图4I步骤相似，包括沉积钝化层以及图案化钝化层，沉积透明导电层以及图案化透明导电层。特别一提的是，图案化透明导电层之后所定义出的像素电极184会与被钝化层180a暴露出的下电极122电连接。

以第二实施例的制作工序所制作出的像素结构与上述第一实施例相似，不同之处在于储存电容器C是一种形成在共享线上方的电容器(Cst oncommon)，且储存电容器C由一下电极122、一上电极186(共享线)以及一电容介电层(栅绝缘层162与沟道材质层160)所构成，且下电极122与像素电极P电连接。

由以上两实施例的说明可知，本发明COA技术有别于现有技术，其作法是将薄膜晶体管制作在彩色滤光层上。除此之外，本发明仅需进行四道掩膜制作工序即可以完成像素结构的制作，其较传统五道掩膜制作工序可以减少一道掩膜数，因此具有增加产能以及降低成本的优点。而且，本发明四道掩膜制作工序中并未在掩膜上使用半透光图案(halftone)的技术，因此不会有掩膜布局设计以及光刻胶选择性方面的问题，而且也不会有曝光后图案不均匀的问题。

值得一提的是，不论是在第一实施例或第二实施例的像素结构中，薄膜晶体管T制作流程及其结构都是相同。因此为了方便说明薄膜晶体管T制作方法与结构，以下以第二实施例的附图来作说明。请参照图5I，此薄膜晶体管T制作方法首先定义出一源极132以及一漏极134。之后，使用同一道掩膜制作工序以在源极132以及漏极134的上方形成同时定义出一沟道层160a、一栅绝缘层162以及一栅极164a，以形成一薄膜晶体管。因此以此方法所形成的薄膜晶体管的源极132与漏极134配置在整个结构的底层，而沟道层160a覆盖住源极132与漏极134。此外，栅绝缘层162配置于沟道层160a上。另外，栅极164a配置于栅绝缘层162上。在一较佳实施例中，薄膜晶体管T还包括一欧姆接触材质层140a，其配置于源极132/漏极134与沟道层160a之间。特别是，沟道层160a的材料可以是非晶硅。

本发明薄膜晶体管的结构及其制造方法不同于现有技术，以栅极在薄膜晶体管所形成的顺序及其位置来说，现有技术薄膜晶体管的栅极在第一道掩膜制作工序中形成于基板上，而本发明的薄膜晶体管的栅极在第二道掩膜制作工序中形成于栅绝缘层上。

虽然本发明以较佳实施例作了如上的说明，但是其并非用以限定本发明，任何本技术领域的技术人员，在不脱离本发明的方法和范围内，可作各种替换与修改，因此本发明保护范围以权利要求书中所规定的为准。

Claims (12)

1.一种像素结构的制造方法，其特征在于包括：

提供一基板，且该基板上已形成有一彩色滤光层，且该彩色滤光层上覆盖有一偏光层；

在该偏光层上形成一第一金属层；

进行第一道掩膜制作工序，以图案化该第一金属层，而定义出一源极与一漏极；

在基板上方依序形成一沟道材质层、一栅绝缘层以及一第二金属层，覆盖该源极与该漏极；

进行一第二道掩膜制作工序，以图案化该第二金属层、该栅绝缘层以及该沟道材质层，以定义出一栅极以及一沟道层；

在该基板上方形成一钝化层，覆盖该栅极；

进行一第三道掩膜制作工序，以图案化该钝化层，而使该漏极部分暴露出来；

在该基板上方形成一透明导电层，该透明导电层与暴露出的该漏极电连接；以及

对该透明导电层进行一第四道掩膜制作工序，以定义出一像素电极。

2.根据权利要求1所述的一种像素结构的制造方法，其特征在于，其中：

在所述第二道掩膜制作工序中，还包括定义出一下电极；

在第三道掩膜制作工序中，还包括保留位于该下电极上的钝化层；以及在所述第四道掩膜制作工序中，还包括保留位于该钝化层上的该透明导电层，以作为一上电极。

3.根据权利要求1所述的一种像素结构的制造方法，其特征在于，其中：

在所述第一道掩膜制作工序中，还包括定义出一下电极；

在所述第二道掩膜制作工序中，还包括保留位于该下电极上方的该栅绝缘层以及该第二金属层，以作为一电容介电层与一上电极；

在所述第三道掩膜制作工序中，还包括暴露出部分的下电极；以及

在所述第四道掩膜制作工序中所定义出的像素电极与暴露出的该下电极电连接。

4.根据权利要求1所述的一种像素结构的制造方法，其特征在于，其中：

在所述第一道掩膜制作工序中，还包括定义出一第一焊垫；

在所述第二道掩膜制作工序中，还包括定义出一第二焊垫；

在所述第三道掩膜制作工序中，还包括暴露出部分该第一焊垫以及该第二焊垫；以及

在所述第四道掩膜制作工序中，还包括保留位于该第一焊垫与该第二焊垫上方的该透明导电层。

5.根据权利要求1所述的一种像素结构的制造方法，其特征在于，在该基板上形成该第一金属层后，还包括在该第一金属层上形成一欧姆接触材质层，且在该第一道掩膜制作工序中，还包括图案化该欧姆接触材质层。

6.根据权利要求1所述的一种像素结构的制造方法，其特征在于，在所述基板上形成该彩色滤光层的方法包括：

在该基板上形成一黑矩阵；以及

在该黑矩阵内形成多个红色滤光图案、多个绿色滤光图案以及多个蓝色滤光图案。

7.一种像素结构，其特征在于包括：

一彩色滤光层，配置在一基板上；

一偏光层，覆盖在该彩色滤光层上；

一薄膜晶体管，配置在该偏光层上，该薄膜晶体管由一源极与一漏极、部分覆盖于该源极与该漏极上的一沟道层、配置于该沟道层上的一栅绝缘层以及配置于该栅绝缘层上的一栅极所构成；

一钝化层，覆盖该薄膜晶体管，并使部分漏极暴露出来；以及

一像素电极，配置于该偏光层上，且该像素电极与暴露出的该漏极电连接。

8.根据权利要求7所述的一种像素结构，其特征在于还包括一储存电容器，配置于该偏光层上，且该储存电容器由一下电极、一上电极以及一电容介电层所构成，且该上电极与该像素电极电连接。

9.根据权利要求7所述的一种像素结构，其特征在于还包括一储存电容器，配置于该偏光层与该像素电极之间，该储存电容器由一下电极、一上电极以及一电容介电层所构成，且该下电极与该像素电极电连接。

10.根据权利要求7所述的一种像素结构，其特征在于还包括一第一焊垫以及一第二焊垫，配置在该基板的二边缘处。

11.根据权利要求7所述的一种像素结构，其特征在于还包括一欧姆接触层，其配置于该源极/漏极与该沟道层之间。

12.根据权利要求7所述的一种像素结构，其特征在于，所述彩色滤光层包括一黑矩阵以及配置于该黑矩阵内的多个红色滤光图案、多个绿色滤光图案以及多个蓝色滤光图案。

Images