CN1719733A - 数字/模拟转换的方法与相关装置 - Google Patents
数字/模拟转换的方法与相关装置 Download PDFInfo
- Publication number
- CN1719733A CN1719733A CNA2005100848416A CN200510084841A CN1719733A CN 1719733 A CN1719733 A CN 1719733A CN A2005100848416 A CNA2005100848416 A CN A2005100848416A CN 200510084841 A CN200510084841 A CN 200510084841A CN 1719733 A CN1719733 A CN 1719733A
- Authority
- CN
- China
- Prior art keywords
- conversion element
- current
- positive
- numerical value
- conducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供一种进行数字/模拟转换的方法与相关装置。要根据一数值D的数字输入来产生对应的模拟信号输出时,本发明在M个分别可选择性提供一正电流或一负电流的转换元件中,根据Pa-Na=D、Pa+Na=M,(M-1)或(M+1)这两个公式来算出数值Pa及Na,以使Pa个转换元件分别提供其对应的正电流,同时使Na个转换元件分别提供其对应的负电流,以集合上述这些转换元件所提供的正负电流来合成出对应的模拟信号输出。由于本发明可动态调整各个转换元件中正负电流的不平衡与各转换元件间的不匹配,故本发明特别适用于过取样的数字/模拟转换系统。
Description
技术领域
本发明提供一种进行数字/模拟转换的方法与相关装置,尤其指一种能在过取样(over-sampling)的数字/模拟转换系统中实现较佳动态元件匹配(dynamic element matching)的数字/模拟转换方法与相关装置。
背景技术
由于半导体技术的日趋成熟,各种资料、数据、文字及音像信息都能以电子信号的方式来快速地处理、传输与存储,而各种进行电子信号处理的电子电路也就成为现代信息社会不可或缺的硬件基础。如可在数字与模拟电子信号间进行转换的数字/模拟转换系统,就已经被广泛运用于通讯、音像视听装置与音响等应用,成为电子产业研发的重点之一。
数字/模拟转换系统可概分为两大类,一种是尼奎斯特(Nyquist)取样频率的数字/模拟转换系统,另一种则是过取样的数字/模拟转换系统。如熟悉技术者所知,要对一信号取样时,理想的取样频率(尼奎斯特频率)需大于该信号最高频的两倍,这也就是所谓的取样定律。依据此取样频率所设计的数字/模拟转换系统即为尼奎斯特取样频率的数字/模拟转换系统。相对地,近年来快速发展的和差分转换器(sigma-delta converter),则属于过取样的数字/模拟转换系统。在此种系统中,取样频率会远高于取样定律所定义的尼奎斯特频率(譬如说是尼奎斯特频率的百倍以上),以有效地利用较为经济的电路来实现较高的转换解析度。
一般来说,数字/模拟转换系统中均设有一核心的数字/模拟电路及相关的转换控制逻辑,以根据一数字输入的数值内容来提供一对应的模拟信号输出。此数字/模拟电路中可设有多个转换元件,各个转换元件可选择性地提供1单位的电流量(可以是电压或电流),或是关断而不提供电流。根据数字输入的数值来导通对应数目的转换元件,就可合成出对应的模拟信号输出。举例来说,若数字输入为二进位的「011」,代表数值3,就可在数字/模拟电路中使3个转换元件分别提供其电流(并使其他转换元件停止提供电流),以集合3个转换元件总共所提供的3单位电流来做为数字/模拟电路的模拟信号输出。
在某些数字/模拟的应用中,数字输入的数值内容会有正(positive)与负(negative)的分;对应地,在此类应用下的数字/模拟电路中,其各个转换元件也可选择性地提供1单位的正电流(positive electricity)、1单位的负电流(negative electricity)或是零态电流(zeroelectricity)(也就是不提供电流,或是提供的净电流为零),分别用来对应于数字输入中的数值+1、-1与0。集合各个转换元件所提供的正电流、负电流或零态电流,就能合成正负有别的模拟信号输出。举例来说,在公知技术中,若数字输入的数值为4(正数值4),公知的数字/模拟电路会使4个转换元件分别提供各1单位的正电流来合成出4单位的正电流模拟信号输出(而其他转换元件则提供零态电流)。相对地,若数字输入的数值为-2(负的数值2),公知技术就会使2个转换元件分别提供1单位的负电流(其他转换元件则提供零态电流),以合成出2单位的负电流信号输出。由于此种转换元件其可选择性地提供正电流、负电流以及零态电流,故也被称为三态(3-level)转换元件。
三态转换元件可利用切换电容(switch capacitor)或正负电流源的技术来实际实现。在切换电容技术下的转换元件会设有一个电容,选择性地将此电容切换连接于一个正偏置电压、一个负偏置电压或一共模零态电流压,就能使该电容选择性地提供一正电流压、一负电流压或零电压做为其对应的正电流、负电流与零态电流。以正负电流源的技术来实现的转换元件会设有两个电流源,可向同一节点分别提供方向不同的电流;选择其中一个电流源导通电流(而另一个不导通),就可使该转换元件选择性地提供正负不同的电;两个电流源同时导通或同时不导通,就可提供零态电流。
不过,不论是以切换电容或是正负电流源技术所实现出来的数字/模拟电路,都会有转换元件间不匹配(mismatch)的问题。在理想的情况下,数字/模拟电路中各个转换元件应该都能提供1单位的正电流(或负电流),但由于制造工艺上的差异,不同转换元件实际所能提供的电流都会有某种差异而无法完全地相互匹配;譬如说,某个转换元件实际提供的是1.05单位的电流,而另一个转换元件实际提供的则是0.98单位的电流。这样一来,在集合各个转换元件的电流以合成出模拟信号输出时,其输出的电流就会和理想值有所差异,造成不匹配误差。
除了转换元件彼此不匹配所导致的误差之外,三态转换元件还会有增益误差。也就是说,每个三态转换元件中所提供的正负电流可能也无法完全匹配。理想上,每一个三态转换元件能选择性地提供1单位的正电流与1单位的负电流;但在实作时,同一个转换元件所提供的正负电流还是会有幅度上面的差异。举例来说,同一个三态转换元件可能可提供1.02单位的正电流,但仅能提供0.96单位的负电流。这样一来,就会造成增益误差(gain error)。当该转换元件要根据数值1的数字输入而提供输出信号电时,实际提供了1.02单位的正电流输出信号,其增益可计算为1.02/1;但当该转换元件要根据数值-1的数字输入而提供输出信号电时,实际提供的则是0.96单位的负电流,其增益为0.96/1。这就代表该转换元件在根据正负输入而提供信号输出电时会有增益方面的不平衡,成为增益误差。在以正负电流源技术实现的三态转换元件中,此种增益误差会较为明显,因为同一转换元件中的正负电流源常会以不同型式的晶体管(譬如说是n型与p型金属氧化物半导体晶体管)来实现,较难在正负电流源间达成完美的平衡与匹配。
对于转换元件间的不匹配,已经有某些公知技术能降低其影响。举例来说,当应用于过取样的数字/模拟转换系统中,公知的数字/模拟电路可应用动态元件匹配(DEM,Dynamic Element Matching)技术,以使用不同的转换元件来合成模拟信号输出,进而降低转换元件不匹配的影响。
然而,对于各个转换元件中正负电流不平衡所导致的增益误差,公知技术就难以降低其影响了。在数字/模拟转换系统中,多半的公知技术均在降低转换元件间不匹配的误差,却无法有效解决同一转换元件中正负电流不平衡所导致的增益误差,这也降低了数字/模拟转换系统的误差抵抗力,使公知的数字/模拟转换系统无法取得较佳的信噪比。
发明内容
因此,本发明提供一种能同时降低增益误差与不匹配误差的数字/模拟转换方法与相关装置,以增进数字/模拟转换系统的误差抵抗力,取得较佳的信噪比。本发明尤其适用于正负电流源技术下的过取样数字/模拟转换系统,以随着过取样频率而将增益误差与不匹配误差变为高频的误差,使这两种误差的分布频带会在正常信号的频带之外,以在正常信号频带中取得较佳的信噪比。
本发明可实现于M个三态转换元件的数字/模拟电路上;各个转换元件可选择性地提供对应的一正电流、一负电流及零态电流。当要将一数值D的数字输入转换为对应的模拟信号输出时,本发明会先决定出一数值S,并根据Pa-Na=D、Pa+Na=S这两个等式来计算出两个数值Pa、Na。接下来,就可使Pa个转换元件提供正电流,同时使Na个转换元件提供负电流,以合成出对应于数值D的模拟信号输出。其中,若数值M为偶数(具有偶数个转换元件)且数字输入的数值D同为偶数,则是使数值S=M而来计算数值Pa、Na的值。若数值D为奇数,则使数值S=(M-1)或(M+1)以便计算数值Pa、Na的值。更明确地说,若先前在将一奇数的数字输入转换为模拟信号输出时已经取S=(M-1),则在处理次一奇数的数字输入时,则交换取S=(M+1)。同理,若先前在将一奇数的数字输入转换为模拟信号输出时已经取S=(M+1),则在处理次一奇数的数字输入时,则交换取S=(M-1)。在对一连串的数字输入进行数字/模拟转换时逐一使S=M、(M+1)或(M-1),本发明就可适当地降低增益误差的影响。而在依序对一连串的数字输入逐一计算出对应的Pa、Na后,本发明亦可轮流以不同的转换元件来分别提供正负电流,以转换元件的轮替使用来降低转换元件间不匹配的影响。
本发明尤其适用于正负电流源结构的三态转换元件。以正负电流源结构出的三态转换元件,随着正负电流源的导通或不导通,其实可以选择性地提供下列四种电:正电流源导通/负电流源不导通时可提供正电流以代表数值+1,正电流源不导通/负电流源导通时可提供负电流以代表数值-1,正负电流源皆导通时可同时提供正电流与负电流(以下称为启用共模(common-mode)电),正负电流源皆不导通时则提供零电(称为禁用共模电流)。理想上,若一三态转换元件没有增益误差(也就是正负电流源的电大小相等、方向相反),则当该转换元件同时提供正电流与负电流时,其正负电流会完全抵消。也就是说,启用共模电流应该可和禁用共模电流一样,都用来代表数值0。
然而,如前面讨论过的,实际的转换元件会有正负电流间的不平衡,这也使得启用共模电流会不同于禁用共模电流。在同一转换元件中,若正电流源可提供正电流Ip对应于数值+1,负电流源可提供负电流-In对应于数值-1,则位于数值+1、-1间的数值0应以正负电流源间平均的平衡电流(Ip-In)/2来代表,这样才较为符合数字/模拟转换中的线性原则。不过,当转换元件间有正负电流的不平衡时,启用共模电流(Ip-In)与禁用共模电流0均偏离此一平衡电流;这也就形成了增益误差。如前所述,在依据数字输入合成模拟信号输出时,除了某些转换元件要提供正负电流之外,其余的转换元件应该都只提供对应于数值0的零态电流。若是这些转换元件都只以启用共模电流来代表数值0,或是完全以禁用共模电流来代表数值0,都会使数值0所对应的信号输出电偏离正负电流间真正的平衡电流,也引入了增益误差,造成数字/模拟转换时的非线性。相反地,在将一连串数字输入逐一转换为模拟信号输出的过程中,若各个转换元件在提供电流来代表数值0时能交互运用启用共模电流与禁用共模电流,就能使启用共模电流与禁用共模电流出现的频率相近,而启用共模电流与禁用共模电流的宏观平均就会趋近平衡电流,这样就能有效降低增益误差的影响。而在本发明中,根据数字输入的奇偶与先后顺序来交替地使数值S=M、(M-1)或(M+1),其目的就是使启用共模电流出现的频率相近于禁用共模电流出现的频率,以此来降低增益误差的影响。
换句话说,在本发明中,决定数值S的步骤可视为一共模调整(common-mode shaping)步骤。当数字/模拟电路中具有偶数个(M个)转换元件,且数字输入的数值为偶数时,使Pa+Na=S=M会尽量使M个转换元件中不会有任何一个转换元件是在提供启用共模电流或禁用共模电流,或在M个转换元件中使启用共模电流的转换元件数目与禁用共模电流的转换元件数目相等。同理,在对前后两个奇数数字输入分别设定对应的数值S时,本发明会使数值S在(M-1)与(M+1)间交换,这也可使启用共模电流出现的频率与禁用共模电流出现的频率相近。配合过取样数字/模拟转换系统中的过取样频率,启用共模电流与禁用共模电流频繁交错的出现频率就可使增益误差呈现为一高频误差,进而改善数字/模拟转换系统中的信噪比。
根据进一步的数值分析指出,相较于公知技术,本发明将可使过取样数字/模拟转换系统的信噪比提高20至30分贝(dB),且本发明能以简单的电路实现,故能以低廉的成本来提升数字/模拟转换系统的功能。
附图说明
图1为一典型数字/模拟转换系统的功能方块示意图。
图2(2A及2B)示意的是图1中系统进行典型动态元件匹配的情形。
图3为本发明数字/模拟转换系统的功能方块示意图。
图4为本发明以正负电流的数目组合合成各种模拟信号输出的示意图。
图5为图3中系统将一连串数字输入逐一合成模拟信号输出的示意图。
图6是将图3中系统实现为一过取样数字/模拟转换系统的示意图。
主要元件符号说明
10、20 数字/模拟转换系统
12、22 输入电路
14、30n、30p 分配电路
16、32 数字/模拟电路
24 共模调整模块
26 前处理模块
28 分配模块
34、36 处理模块
38 量化器
40 输出电路
Q1-QM、E1-EM 转换元件
Ep(.) 正单元
En(.) 负单元
Kp、Kn 晶体管
t0-t9 时点
X-Y 信号
具体实施方式
请参考图1。图1为一数字/模拟转换系统10的示意图。数字/模拟转换系统10中设有一输入电路12、一分配电路14及一数字/模拟电路16。数字/模拟电路16中设有多个(M个)三态转换元件Q1,...,Qm,...至QM,各个元件Qm可选择性地提供一正电流、一负电流或一零态电流。输入电路12用来提供一数字输入,而分配电路14即为一数字/模拟的转换控制逻辑,以根据输入电路12数字输入的数值来判断各个转换元件所需提供的电流,并对应地控制各个转换元件开始提供电流,以集合各个转换元件所提供的电流而合成出模拟信号输出。
如前面提到过的,为了减低各个三态转换元件间的不匹配,可以使用动态元件匹配的技术来轮流以不同的转换元件合成各个模拟信号输出。请参考图2(及图1);图2即为图1中数字/模拟转换系统10以两种典型的三态转换元件动态元件匹配技术来分别实现数字/模拟转换的示意图。图2的纵轴为时间,并假设图1中的数字/模拟电路16共具有8个三态转换元件Q1至Q8;而在合成模拟信号输出时,要提供正电流的转换元件会以斜纹标示,要提供负电流的转换元件会以交叉网纹来标示,而提供零态电流的转换元件则标示以空白。
首先,图2A示意的是所谓的双下标平均(Double-Index Averaging,DIA)的三态元件动态元件匹配技术。此种动态元件匹配技术是利用两个相互独立的序列(queue)来分别安排是由哪些转换元件来轮换提供正电流、由哪些转换元件来轮换提供负电流。举例来说,如第2A图中所示,在时点t0时,数字输入的数值为-4,要在8个元件Q1-Q8中选出4个转换元件来提供负电流,而分配电路14(图1)可先以转换元件Q1-Q4提供负电流(其他转换元件则提供零态电流),以合成出对应数值-4的模拟输出。接下来,在时点t1时,数字输入的数值为-3,要有3个转换元件提供负电流,此时分配电路14就不会重复使用先前于时点t0已使用过的转换元件Q1至Q4,而是轮替使用次3个转换元件Q5至Q7来提供负电流。在时点t2,数字输入的数值为-2,要有2个转换元件提供负电流,接续时点t1已经被使用过的转换元件Q7,在时点t2时就可循环轮替使用次2个转换元件Q8及Q1来提供负电流。接下来,在时点t3,数字输入的数值为-1,又可接续先前已使用过的转换元件Q1而轮替由次一个转换元件Q2来提供负电流,以此类推。
在时点t5数字输入的数值为1,要由1个转换元件来提供正电流。由于双下标平均这种动态元件匹配技术是独立地安排正电流与负电流的转换元件顺序,故在时点t5,就可由转换元件Q1来提供正电流。在时点t6,数字输入的数值为2,由于转换元件Q1已经在先前用来提供正电流,故在时点t6时就可轮替使用次2个转换元件Q2、Q3来提供对应的正电流。时点t7时,数字输入的数值为3,即可再度接续先前已用来产生正电流的转换单元Q3而轮替以次3个转换元件Q4至Q6来合成对应的正电流,以此类推。
换句话说,当数字输入为负值而要安排负电流的转换元件时,双下标平均的动态元件匹配技术会参考前一个负值数字输入时所使用过的转换元件,以轮替安排要由哪些转换元件来接续提供负电流。同理,当数字输入为正值而要安排正电流的转换元件时,也会参考前一个正值数字输入时所使用过的转换元件,以轮替安排要由哪些转换元件来提供正电流。
图2B示意了异向数据权重平均(Differential DWA)实施的情形。此种动态元件匹配的实施方式是以不同的轮替方向来安排提供正负电流的转换元件。提供正电流的转换元件是以下标渐增的方式来轮替的,也就是以转换元件Q1、Q2、Q3的顺序来轮替的。提供负电流的转换元件则是以下标渐减的方向来轮替,也就是以转换元件Q8、Q7、Q6等的顺序来轮替的。如图第2B所示,在时点t0,数字输入为-4,先使用转换元件Q8至Q5来提供负电流。到了时点t1,数字输入为-3,则以下标递减方向,接续先前已使用过的转换元件Q5而轮替以转换元件Q4至Q2来提供负电流。同理,在时点t2,数字输入又是负值,则继续依循下标递减方向,轮替以转换元件Q1、Q8来提供所需的负电流,以此类推。
到了时点t5,数字输入的数值转为正值的+1,转换元件的轮替方向就改为下标渐增的方向,不是延续时点t3所使用过的转换元件Q7而轮替至转换元件Q6,而是反向轮替以转换元件Q7来提供正电流。接下来,在时点t6,数字输入为2,则继续以下标渐增的方向选用次两个转换元件Q8、Q1来提供正电流。同理,在时点t7,数字输入仍为正值,故可接续先前已使用过转换元件Q1而持续循着下标渐增的方向轮替以转换元件Q2至Q4来提供正电流,以此类推。
由图2(2A及2B)看出,由于使用了动态元件匹配的技术,故在不同的时间,即使是同样数值的数字输入,其所对应的模拟信号输出也可能是用不同的转换元件所合成的。举例来说,在图2中,时点t7和t9的数字输入均为3,但不论是双下标平均或是异向数据权重平均,都会轮替以不同的转换元件来合成出对应的信号输出。在处理一连串的数字输入时动态地以不同的转换元件来合成模拟信号输出,就能使转换元件间的不匹配频繁地变化。若使用于过取样的数字/模拟转换系统,上述的动态元件匹配就能使转换元件间的不匹配随着过取样频率而变成高频的噪声,从而降低转换元件不匹配的影响。
不过,就如前面讨论过的,除了转换元件不匹配的影响之外,各转换元件中正负电流也会有不平衡而导致增益误差,降低数字/模拟转换系统的表现。而增益误差的影响是难以利用图2中的动态元件匹配技术来改善的。这是因为图2中的典型动态元件匹配技术并未考虑零态电流的平衡。假设一转换元件所能提供的正电流为Ip、负电流为-In且正负电流完全匹配(即In=Ip),正负电流间的平衡电流为=0,刚好等于转换元件的零态电流。但在实际上,即使是同一转换元件,其正负电流也不会完全匹配,使其正负电流间的平衡电流(Ip-In)/2不会等于零态电流的0电。若是以正电流Ip代表数值1,以负电流-In代表数值-1,则位于数值+1、-1中间的数值0应该以平衡电流(Ip-In)/2来代表,比较符合线性的原则。但由图2中可看出,图2中的两种典型的动态元件匹配技术都只使用零态电流(0电)来对应数字数值0,并未公开任何的特定技术来使零态电流趋近于平衡电流,而零态电流与平衡电流间的差异就会导致增益误差。
请参考图3。图3即为本发明数字/模拟转换系统一实施例20的功能方块示意图。数字/模拟转换系统20中设有一输入电路22及一数字/模拟电路32。输入电路22用来提供数字输入,其数值可以是正值或负值。数字/模拟电路32中则设有M个三态转换元件E1,...Em,...至EM。在本发明的较佳实施例中,各个转换元件Em除了可提供一单位的正电流与负电流之外,还可同时提供正负电流,或是不提供正电流与负电流。如图3所示,此种转换元件Em可等效成一个正单元Ep(m)与一个负单元En(m),正单元Ep(m)可导通而提供一正电流或是关断而不提供电流,负单元En(m)也可独立地导通而提供一负电流,或是关断而不提供电流。控制正负单元Ep(m)、En(m)个别导通或关断,就能使转换元件Em提供一正电流以代表数值1、以一负电流代表数值-1,并选择性地以启用共模电流(正负单元皆导通)与禁用共模电流(正负单元皆关断)来代表数值0。在实际实现时,此种转换元件可用正负电流源的技术来具体实现,也就是在每一转换元件中以正电流源来实现正单元,以负电流源来实现负单元。集合各个转换元件E1至EM所提供的电流,就能合成出模拟信号输出。
为了实现本发明的技术,数字/模拟转换系统20中还另外设有一共模调整模块24、一前处理模块26以及一分配模块28;共模调整模块24与前处理模块26可组合形成一个调整电路。当要将一数值D的数字输入转换为模拟信号输出时,共模调整模块24可根据数值D而决定出一数值S。前处理模块26则能根据两公式Pa+Na=S,Pa-Na=D来计算出两数值Pa与Na。其中,数值Pa就代表M个正单元中有Pa个要导通(其他关断)以提供Pa单位的正电流,数值Na就代表M个负单元中有Na个要导通(其他关断)以提供Na单位的负电流。由于Pa-Na=D,集合Pa个正单元提供的正电流与Na个负单元提供的负电流,就能合成出对应于数值D的模拟信号输出。
由上一段的讨论可知,Pa-Na=D是根据数字输入D合成对应信号输出的必要条件。但S=Pa+Na就有某种自由度,可以自由设定。而在本发明中,当共模调整模块24为一给定的数字输入D来设定对应的数值S时,其遵循的原则可描述如下。假设图3中的数字/模拟电路32中共有偶数个转换元件E1至EM(也就是M为偶数),则当数值D为偶数时,选择使S=M;当数值D为奇数时,则可使S=(M-1)或(M+1)。在将一连串的数字输入逐一转换为模拟信号输出时,若共模调整模块24在转换前一个奇数数字输入使S=M-1,就会在转换次一个奇数数字输入时交替地使S=M+1;相对地,若共模调整模块24在转换前一个奇数数字输入已使S=M+1,就会在转换次一个奇数数字输入时交替地使S=M-1。在对一连串数字输入进行数字/模拟转换时,交替地选择使S=M、M-1与M+1将可交替地利用启用共模电流与禁用共模电流来代表数值0,使得数值0的宏观表现能趋近于启用共模电流与禁用共模电流间的平衡电流,这也就能适当地减低各转换元件中因正负电流不匹配所导致的增益误差。
前处理模块26根据数值D、S而计算出数值Pa、Na后,分配模块28中就能决定要导通哪Pa个正单元与哪Na个负单元来实际合成出模拟信号输出。在图3的实施例中,分配模块28中可设有两独立的分配电路30p及30n;其中,分配电路30p可利用预设的轮替顺序来控制各个正单元的导通或关断,在对一连串数字输入进行数字/模拟转换时依序轮流导通不同的正单元以提供所需的正电流。同理,分配电路30n也可利用预设的轮替顺序来控制各个负单元的导通或关断,在对一连串数字输入进行数字/模拟转换时依序轮流导通不同的负单元以提供所需的负电流。
换句话说,在本发明中,由于分配模块28的各个分配电路30p、30n会轮替使用不同转换元件中的正负单元来提供正负电流,就能适当地减低转换元件间不匹配所造成的负面影响。而各个转换元件中因正负单元不匹配所导致的增益误差,主要就由共模调整模块24的运作来予以减抑。这样一来,本发明不但能克服转换元件间的不匹配,也能进一步减抑各转换元件中的增益误差。
以下将以M=8为例(也就是以8个转换元件E1至E8来进行数字/模拟转换)来进一步讨论本发明实施时的细节。请参考图4及图5(并合并参考图3)。图4示意的即是8转换元件的数字/模拟转换系统20在根据数字输入D来决定数值Pa、Na(及S)的情形。图5则以实例来说明8转换元件的数字/模拟转换系统20在运作时各个正负单元导通关断的情形;图5的纵轴为时间。
首先,如图4所示,当数字输入的数值D为偶数8时,本发明将取用(Pa,Na)=(8,0)来合成对应的模拟信号输出,也就是Pa+Na=M=8;同理,当数字输入的数值D为偶数的6时,本发明将取(Pa,Na)=(7,1),也就是利用7个正单元提供正电流再加上1个负单元提供负电流以合成出数值6所对应的模拟信号输出。同样地,取(Pa,Na)=(7,1),也是依据Pa+Na=8所计算得来的。相对地,当数字输入的数值为奇数时,(Pa,Na)的可能性就会有两种,分别是依据Pa+Na=M+1、Pa+Na=M-1所计算得来的。举例来说,当数字输入的数值D为奇数的7时,(Pa,Na)可以等于(8,1)或(7,0);当数字输入的数值D为奇数的-3时,(Pa,Na)可以等于(3,6)或(2,5),以此类推。换句话说,本发明可利用3个正单元的正电流配合6个负单元的负电流以合成出数值-3的对应信号输出,或是以2个正单元的正电流配合5个负单元的负电流来合成数值-3所对应的信号输出。
在图5中,每个转换元件E1至E8都以上下两个方格来分别表示其正负单元是否导通。要提供正电流的正单元会以斜纹标示,要提供负电流的负单元会以交叉网纹来标示,而不必提供电流的正负单元则标示以空白。如图5所示,在时点t0,数字输入为-4,根据图4中的图表可知,本发明的共模调整模块24、前处理模块26(图3)就可取(Pa,Na)=(2,6),也就是要导通2个正单元、6个负单元以合成出对应的模拟信号输出。而分配电路30p就会安排以转换元件E1、E2的两个正单元来提供正电流,分配电路30n则安排以转换元件E3至E6来提供负电流。到了时点t1,数字输入的数值为奇数的-3,假设共模调整模块24先使数值S=M1-1,而前处理模块26就会据此而取(Pa,Na)=(2,5);而在图5的实施例中,分配电路30p就会依据下标渐增的方向,接续先前以使用过的转换元件E2而轮替使用转换元件E3、E4的正单元来提供所需的正电流;同时,分配电路30n则会依据下标渐减的方向,接续先前已使用过的转换元件E3而轮替使用转换元件E2、E1、E8至E6来提供所需的负电流。
依据相同的道理,在时点t2,数字输入的数值为偶数的-2,前处理模块26会取(Pa,Na)=(3,5),分配电路30p会接续前次已经使用过的转换元件E4而轮替以转换元件E5至E7来提供正电流,而分配电路30n则反向接续前次已经使用过的转换元件E6而轮替使用转换元件E5至E1来提供所需的负电流。在时点t3,数字输入为奇数的-1,由于在转换前一个奇数-3(时点t1)已使数值S=M-1,所以,在时点t3,共模调整模块24会交换取S=M+1,而前处理模块26就会据此而取(Pa,Na)=(4,5)(而不是图4中的另一个选择(3,4))。决定(Pa,Na)之后,分配电路30p就会接续前次已使用过的转换元件E7而轮替以转换元件E8、E1至E3来提供对应于Pa=4的正电流,而分配电路就会反向接续前次已使用过的转换元件E1而轮替使用转换元件E8至E4来提供对应于Na=5的负电流。
由图5可看出,继时点t1、t3之后,每次要处理一个奇数的数字输入,本发明都会使数值S交替地在(M-1)、(M+1)之间交换,就如图5中所注明的。譬如说,在时点t11、t12,数字输入的数值皆为1,但时点t11时会因为S=M+1而取(Pa,Na)=(5,4),而在时点t12时会因为S=M-1而取(Pa,Na)=(4,3)。
如前面讨论过的,本发明的特点的一就是能减抑增益误差。当各个转换元件的正负单元所提供的正电流Ip与负电流-In不相匹配时,数值0最好以平衡电流(Ip-In)/2来代表。但转换元件实际只能提供启用共模电流(Ip-In)或是禁用共模电流0来代表数值0。为了减抑此种增益误差,最好能交替地使用启用共模电流或禁用共模电流来代表数值0。而由图5的例子可看出,本发明的确能平衡启用共模电流与禁用共模电流交错出现的频率。对偶数的数字输入来说,本发明可使启用共模电流与禁用共模电流出现的次数一致,使两者得以平均而趋近与平衡电流。举例来说,在时点t0,数字输入-4,所有的转换元件不是提供正电流就是提供负电流,没有一个转换元件提供启用或禁用共模电流。在时点t2,数字输入-2,转换元件E8的正负单元皆关断而以禁用共模电流来代表数值0,而转换元件E5的正负单元皆导通而以启用共模电流来代表数值0,故启用共模电流与禁用共模电流得以平衡而趋近于平衡电流。
另一方面,若数字输入的数值为奇数,则可利用长期平均来平衡启用共模电流与禁用共模电流。像在图5的例子中,时点t1时奇数的数字输入-3会使转换元件E5以禁用共模电流来代表数值0,但时点t3的次一个奇数数字输入就会使转换元件E8以启用共模电流来代表数值0,平衡前一次(时点t1)所出现的禁用共模电流。同理,时点t5时奇数数字输入1使转换元件E4以禁用共模电流来代表数值0,但时点t7时本发明又会交错地使转换元件E1以启用共模电流代表数值0,这样就能平衡启用共模电流与禁用共模电流间的出现次数,使两者的宏观平均能趋近于平衡电流,进而减抑增益误差。
本发明尤其适合过取样的数字/模拟转换系统。在过取样的数字/模拟转换系统中,对正常信号取样的过取样频率会远高于该正常信号的频率,与本发明的特点配合起来,就会使禁用共模电流与启用共模电流能随过取样频率而频繁地交错出现,让增益误差表现为高频的噪声,使增益误差较难侵入正常信号的频带。再加上分配电路30p、30n的轮替安排,转换元件间的不匹配也同样地会频繁地变化而呈现为高频的噪声。因此,本发明可在过取样的数字/模拟转换系统中有效地提升信噪比,减抑增益误差及不匹配的影响。
关于本发明运用于过取样数字/模拟转换系统的情形,请参考图6(及图5);图6示意的是将图5中本发明数字/模拟转换系统20实现为一过取样数字/模拟转换系统的情形。如图6所示,输入电路22可以是一个和差分转换器(sigma-delta converter),其设有处理模块34、36及一量化器(quantizer)38。处理模块34为一回路滤波器(loop filter),譬如说是一个积分器;处理模块38则可以是一增益调整电路或其他必要的电路。由输入电路22的配置可看出,量化器38量化后的信号Y会经由处理模块36而反馈与输入信号X相减,两者的误差会被处理模块34累计;经由此一反馈路径,就能使得量化后的信号Y适当地补偿其与信号X之间的差异,以持续追踪(tracking)信号X的变化。而此信号Y就可做为数字/模拟电路32的数字输入。此外,图6中也示意了数字/模拟电路的一个实施例;每个转换元件E1、E2等等可分别设有一正电流源与负电流源及两个做为开关(switch)的晶体管Kp与Kn;正电流源可经由晶体管Kp而向节点N0提供电流Ip来当作正电流,负电流源可经由晶体管Kn而向节点N0提供方向相反的电流In来当作负电流。控制晶体管Kp、Kn的导通/不导通,就能控制各个转换元件提供正负电流或是启用/禁用共模电流。节点N0的输出电路40则可以是一运算放大器,以集合各个转换元件所提供的电流来合成模拟信号输出。
根据进一步的数值分析可了解,相较于此领域中的公知技术或典型技术,在过取样数字/模拟转换系统中应用本发明的技术将可使过取样数字/模拟转换系统的整体信噪比提高20至30分贝(dB),且本发明至少能有效地将增益误差与不匹配误差调整为一阶(first-order)误差,使整个数字/模拟转换系统的表现不会受控(dominate)于无法减抑的增益误差/不匹配误差。所谓的一阶误差是指本发明能使增益误差/不匹配误差在双对数功率频谱上呈现为9分贝/8倍频(9dB/octave)成长的高通噪声,以使这些误差远离正常信号的较低频频带,达成较佳的信噪比,也能提高数字/模拟转换的线性程度。另外,本发明能以简单的电路实现,故能以低廉的成本来提升数字/模拟转换系统的功能。举例来说,分配电路30p、30n(图3)可以沿用数据权重平均技术下的分配电路。而图3中本发明各个功能方块皆可由硬件或以微处理器执行韧体程式码来实现。譬如说,共模调整模块24可以是一个简单的状态寄存器,当数字输入为奇数时其可在+1、-1间切换,代表S=M+1或S=M-1;用来决定数值(Pa,Na)的前处理模块26也可以利用查表(table look-up)的技术来实现,也就是将各种数字输入下对应的数值(Pa,Na)记录为表格(如图5中的表格),以利用查表的方式来设定数值(Pa,Na)。另外,在图3至图5的说明中均假设数值M(转换元件的个数)为偶数。若数值M为奇数(以奇数个转换元件来进行数字/模拟转换),则当数字输入D为奇数时可使数值S=M;当数字输入为偶数时则交替使S=(M+1)或(M-1)。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所进行的等效变化与修改,皆应属本发明的涵盖范围。
Claims (14)
1.一种数字模拟转换系统,包括有:
一输入电路,用以提供一数字输入(D);
一数字模拟电路,包含有多个(假设为M)三态转换元件,其中该三态转换元件可提供一单位的正电流,或是一单位的负电流,或是同时提供正负电流,或是不提供正电流与负电流;
一调整电路,连接至该输入电路,用以决定一第一数值(S);以及
一分配模块,连接于该输入电路以及该数字模拟电路间,包含有一第一分配电路,以及一第二分配电路,用以根据该第一数值利用预设的轮替顺序控制多个该三态转换元件分别提供正电流或负电流或不提供电流。
2.如权利要求1所述的数字模拟转换系统,其中该三态转换元件包含有:一正单元,该正单元可导通用以提供一单位的正电流,或者不导通用以不提供正电流;以及一负单元,该负单元可导通用以提供一单位的负电流,或者不导通用以不提供负电流。
3.如权利要求2所述的数字模拟转换系统,其中系利用两晶体管分别作为该正单元以及该负单元的开关。
4.如权利要求2所述的数字模拟转换系统,其中系根据该正单元导通个数(Pa)和该负单元导通个数(Na)的总合等于该第一数值(S),以及该正单元导通个数(Pa)和该负单元导通个数(Na)的差值等于该数字输入(D),以决定该正单元导通的个数(Pa)以及该负单元导通的个数(Na)。
5.如权利要求4所述的数字模拟转换系统,其中当有偶数个该三态转换元件时(M为偶数),若该数字输入(D)为一偶数值,则该第一数值(S)于该三态转换元件的个数M;若该数字输入(D)为一奇数值时,则该第一数值(S)交替为该三态转换元件的个数加1(S=M+1)或是该三态转换元件的个数减1(S=M-1)。
6.如权利要求4所述的数字模拟转换系统,其中当有奇数个该三态转换元件时(M为奇数),若该数字输入(D)为一奇数值,则该第一数值(S)于该三态转换元件的个数M;若该数字输入(D)为一偶数值时,则该第一数值(S)交替为该三态转换元件的个数加1(S=M+1)或是该三态转换元件的个数减1(S=M-1)。
7.如权利要求2所述的数字模拟转换系统,其中该调整电路更包含有一共模调整模块,连接至该输入电路用以决定该第一数值(S);以及一前处理模块,连接至该共模调整模块,用以决定该三态转换元件中导通正单元的个数以及导通负单元的个数。
8.如权利要求2所述的数字模拟转换系统,其中该分配电路以下标递增方式导通该正单元,以及以下标递减方式导通该负单元;或者该分配电路以下标递减方式导通该正单元,以及以下标递增方式导通该负单元。
9.一种数字模拟转换的方法,其中利用多(假设为M)个三态转换元件将一数字输入(D)转换成一模拟输出,其中该三态转换元件可提供一单位的正电流,一单位的负电流,或是同时提供正负电流,或是同时不提供正负电流,该方法包含有:
根据该三态转换元件的个数(M)决定一第一数值(S);以及
根据该数字数入(D)以及该第一数值(S)决定该三态转换元件中正电流导通的个数(Pa)以及负电流导通的个数(Na)。
10.如权利要求9所述的数字模拟转换方法,其中当该正单元以及该负单元同时导通时,或者当该正单元以及该负单元同时不导通时,以提供零电。
11.如权利要求9所述的数字模拟转换方法,其中系根据该正电流导通个数(Pa)和该负电流导通个数(Na)的总合等于该第一数值(S),以及该正电流导通个数(Pa)和该负电流导通个数(Na)的差值等于该数字输入(D),决定该正电流导通的个数(Pa)以及该负电流导通的个数(Na)。
12.如权利要求9所述的数字模拟转换方法,其中当有偶数个该三态转换元件时(M为偶数),若该数字输入(D)为一偶数值,则该第一数值(S)于该三态转换元件的个数M;若该数字输入(D)为一奇数值时,则该第一数值(S)交替为该三态转换元件的个数加1(S=M+1)或是该三态转换元件的个数减1(S=M-1)。
13.如权利要求9所述的数字模拟转换方法,其中当有奇数个该三态转换元件时(M为奇数),若该数字输入(D)为一奇数值,则该第一数值(S)于该三态转换元件的个数M;若该数字输入(D)为一偶数值时,则该第一数值(S)交替为该三态转换元件的个数加1(S=M+1)或是该三态转换元件的个数减1(S=M-1)。
14.如权利要求9所述的数字模拟转换方法,其中以下标递增方式导通该正电流,以及以下标递减方式导通该负电流;或者以下标递减方式导通该正电流,以及以下标递增方式导通该负电流。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US59382505P | 2005-02-17 | 2005-02-17 | |
US60/593,825 | 2005-02-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1719733A true CN1719733A (zh) | 2006-01-11 |
CN100505551C CN100505551C (zh) | 2009-06-24 |
Family
ID=35931475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100848416A Active CN100505551C (zh) | 2005-02-17 | 2005-07-18 | 数字/模拟转换的方法与相关装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7173548B2 (zh) |
CN (1) | CN100505551C (zh) |
TW (1) | TWI278186B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111796618A (zh) * | 2019-04-03 | 2020-10-20 | 瑞昱半导体股份有限公司 | 人工神经元及其执行方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102647191B (zh) | 2006-05-21 | 2015-09-02 | 株式会社特瑞君思半导体 | 数字扬声器系统 |
US8022851B2 (en) * | 2007-06-27 | 2011-09-20 | Nxp B.V. | DAC with data independent common mode dynamics |
CN101242186B (zh) * | 2008-03-18 | 2010-10-06 | 苏州纳米技术与纳米仿生研究所 | 一种可编程的非线性数模转换器 |
JP5396588B2 (ja) | 2008-06-16 | 2014-01-22 | 株式会社 Trigence Semiconductor | デジタルスピーカー駆動装置,デジタルスピーカー装置,アクチュエータ,平面ディスプレイ装置及び携帯電子機器 |
KR101615400B1 (ko) * | 2009-12-09 | 2016-04-25 | 트라이젠스 세미컨덕터 가부시키가이샤 | 선택 장치 |
WO2011074341A1 (ja) * | 2009-12-16 | 2011-06-23 | 株式会社 Trigence Semiconductor | 音響システム |
US8421122B2 (en) * | 2010-05-20 | 2013-04-16 | Cree, Inc. | High power gallium nitride field effect transistor switches |
KR102440369B1 (ko) | 2018-01-22 | 2022-09-05 | 삼성전자주식회사 | 3단 셀들을 사용하는 디지털-아날로그 변환을 위한 회로 및 방법 |
US10615821B2 (en) | 2018-04-30 | 2020-04-07 | Microchip Technology Incorporated | Charge-based digital to analog converter with second order dynamic weighted algorithm |
CN109523964B (zh) * | 2018-12-17 | 2021-04-20 | 合肥奕斯伟集成电路有限公司 | 一种选择电路、数位类比转换器以及显示设备 |
CN113708761B (zh) * | 2021-08-30 | 2024-03-19 | 上海川土微电子有限公司 | 一种数据加权平均算法及数模转换电路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL173339C (nl) * | 1978-11-30 | 1984-01-02 | Philips Nv | Digitaal-analoog omzetter. |
US5608401A (en) * | 1994-12-28 | 1997-03-04 | Lucent Technologies Inc. | Three-level digital-to-analog converter for low-power consumption |
DE19810469A1 (de) * | 1998-03-11 | 1999-09-16 | Philips Patentverwaltung | Schaltungsanordnung zur Kontrolle einer Ausgangslast |
US6198416B1 (en) * | 1999-04-16 | 2001-03-06 | Scott R. Velazquez | Linearity error compensator |
GB2356301B (en) * | 1999-11-10 | 2003-09-10 | Fujitsu Ltd | Data multiplexing in mixed-signal circuitry |
US6693571B2 (en) * | 2000-05-10 | 2004-02-17 | Cirrus Logic, Inc. | Modulation of a digital input signal using a digital signal modulator and signal splitting |
US6762704B1 (en) * | 2002-12-09 | 2004-07-13 | Cirrus Logic, Inc. | Modulation of a digital input signal using multiple digital signal modulators |
US6809669B1 (en) * | 2004-01-13 | 2004-10-26 | Northrop Grumman Corporation | Selective noise generator |
-
2005
- 2005-07-05 TW TW094122716A patent/TWI278186B/zh active
- 2005-07-18 CN CNB2005100848416A patent/CN100505551C/zh active Active
-
2006
- 2006-02-17 US US11/307,687 patent/US7173548B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111796618A (zh) * | 2019-04-03 | 2020-10-20 | 瑞昱半导体股份有限公司 | 人工神经元及其执行方法 |
CN111796618B (zh) * | 2019-04-03 | 2022-07-01 | 瑞昱半导体股份有限公司 | 人工神经元及其执行方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200631326A (en) | 2006-09-01 |
US7173548B2 (en) | 2007-02-06 |
TWI278186B (en) | 2007-04-01 |
CN100505551C (zh) | 2009-06-24 |
US20060192703A1 (en) | 2006-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100505551C (zh) | 数字/模拟转换的方法与相关装置 | |
US7564391B2 (en) | Sigma delta modulator summing input, reference voltage, and feedback | |
CN103580692A (zh) | 连续渐进式模拟数字转换器与模拟数字转换方法 | |
CN1520639A (zh) | 用于多比特∑-△调制器的带有电流模式dem开关矩阵和单独dem判决逻辑的多电平量化器 | |
CN1801627A (zh) | 模数转换器 | |
KR101927228B1 (ko) | 누산기 및 이를 포함하는 데이터 가중 평균화 장치 | |
CN103441761A (zh) | Δ-σ模拟数字转换装置及δ-σ模拟数字转换方法 | |
CN1166063C (zh) | 数模转换器 | |
CN101056106A (zh) | 数模转换器 | |
WO2012159091A1 (en) | Compensated current cell to scale switching glitches in digital to analog convertors | |
US20100277355A1 (en) | Dynamic element matching digital/analog conversion system and sigma-delta modulator using the same | |
CN1917373A (zh) | 匹配动态元件的方法和多位数据转换器 | |
CN1770625A (zh) | 用于射频放大器的辅助量程数字模拟转换器 | |
DE102014105568A1 (de) | Digitaler drahtloser Sender mit parallelem Aufbau und drahtloses Kommunikationssystem mit demselben | |
JPWO2020031257A1 (ja) | 分布整合回路、分布整合終端回路、分布整合方法、分布整合終端方法および光伝送システム | |
CN107689794A (zh) | Δ‑σ调制器及用于δ‑σ调制器的方法 | |
CN101969307B (zh) | 一种改进型数据加权平均算法及装置 | |
CN108540135A (zh) | 一种数模转换器及转换电路 | |
CN104682878B (zh) | 多状态、开关模式功率放大器系统及其操作方法 | |
US10326469B1 (en) | Segmented digital-to-analog converter (DAC) | |
CN104852733A (zh) | 动态元件匹配编码器 | |
CN1135704C (zh) | 浮点模数转换器和对模拟输入信号进行模数转换的方法 | |
US8164491B2 (en) | Coefficient multiplier and digital delta-sigma modulator using the same | |
Yasue et al. | A 14-bit, 33-Mpixel, 120-fps Image Sensor with DMOS Capacitors in 90-nm/65-nm CMOS | |
CN102545905B (zh) | 数模转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |