JPWO2020031257A1 - 分布整合回路、分布整合終端回路、分布整合方法、分布整合終端方法および光伝送システム - Google Patents

Abstract

分布整合回路（１）において、ツリー状に階層化された複数のＬＵＴ出力データが、直下の階層のＬＵＴが管理する信号空間における信号点群の組み合わせを順次指定し、最下層でＬＵＴごとに分布整合後の信号点情報を出力する。

Description

本発明は、通信に用いる信号点配置の確率的整形を行う分布整合回路、分布整合終端回路、分布整合方法、分布整合終端方法、および、それらを用いた光伝送システムに関する。

光通信で高いスループットを実現するためには、例えば、変調多値度を増加させることが有効である。変調多値度を増加させる場合、信号通信の送信側では直交振幅変調（Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ；以下、ＱＡＭと記載する）を行い、受信側ではコヒーレント検波およびデジタル信号処理を行うことが通常である。

一方、ＱＡＭ信号に載せるビット数を増加させると、信号点の数も増加し、信号の平均電力に対する信号点間の最小距離が縮小していく。これによって、一定の通信品質を得るために必要な信号対雑音比（Ｓｉｇｎａｌ−ｔｏ−Ｎｏｉｓｅ Ｒａｔｉｏ；以下、ＳＮＲと記載する）が増加し、適用可能な伝送条件が制限される。

光通信では誤り率の許容値が非常に小さいケースが多く、ハイエンドの機器において、誤り訂正を行うことが通常である。特に、性能を重視する場合、軟判定誤り訂正が用いられる。これまで多値ＱＡＭと軟判定誤り訂正との組み合わせが検討されてきたが、さらに確率的整形（Ｐｒｏｂａｂｉｌｉｓｔｉｃ Ｓｈａｐｉｎｇ）を組み合わせることが検討されている。

信号点の配置を整形する技術には、複数の信号点のそれぞれの位置を整形する幾何的整形（Ｇｅｏｍｅｔｒｉｃ Ｓｈａｐｉｎｇ）と、複数の信号点のそれぞれがとり得る確率を整形する確率的整形（Ｐｒｏｂａｂｉｌｉｓｔｉｃ Ｓｈａｐｉｎｇ）とが存在する。いずれであってもＳＮＲに対する伝送容量の関係をシャノン限界に漸近させることが可能である。これは、例えば、与えられた伝送条件において、クライアント信号の通信容量を増加させることに寄与する。

例えば、非特許文献１には、確率的整形と誤り訂正とを組み合わせた方法が記載されている。この方法では、確率的整形における送信側の処理である分布整合（Ｄｉｓｔｒｉｂｕｔｉｏｎ Ｍａｔｃｈｉｎｇ；ＤＭ）を誤り訂正符号化よりも上流で行い、組織的（システマティック）な誤り訂正処理を仮定して、受信側の処理である分布整合終端（Ｄｉｓｔｒｉｂｕｔｉｏｎ ＤｅＭａｔｃｈｉｎｇ；ｉｎｖＤＭ）を誤り訂正復号よりも下流で行っている。ここでいう「整合」は、あるＳＮＲをもつガウシアンチャネルへの、通信信号の整合を意味する。理想的に整合させることは極めて困難であるため、実際に行われる処理は、送信信号の平均電力に対する信号点間の最小距離を可能な限り拡大させることに概ね等価である。

非特許文献１に記載された方法において、確率的整形における分布整合および分布整合終端には、非特許文献２に記載される同一組成分布整合（Ｃｏｎｓｔａｎｔ Ｃｏｍｐｏｓｉｔｉｏｎ ＤＭ）または非特許文献３に記載されるｎ中のｍコード（ｍ−ｏｕｔ−ｏｆ−ｎ Ｃｏｄｅ）が用いられる。

Ｇ． Ｂｏｃｈｅｒｅｒ， Ｐ． Ｓｃｈｕｌｔｅ ａｎｄ Ｆ． Ｓｔｅｉｎｅｒ， "Ｂａｎｄｗｉｄｔｈ Ｅｆｆｉｃｉｅｎｔ ａｎｄ Ｒａｔｅ−Ｍａｔｃｈｅｄ Ｌｏｗ−Ｃｈｅｃｋ Ｃｏｄｅｄ Ｍｏｄｕｌａｔｉｏｎ"， ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ， ｖｏｌ．６３， ｎｏ． １２， ｐｐ． ４６５１−４６６５， Ｄｅｃｅｍｂｅｒ ２０１５． Ｐ． Ｓｃｈｕｌｔｅ ａｎｄ Ｇ． Ｂｏｃｈｅｒｅｒ， "Ｃｏｎｓｔａｎｔ Ｃｏｍｐｏｓｉｔｉｏｎ Ｄｉｓｔｒｉｂｕｔｉｏｎ Ｍａｔｃｈｉｎｇ"， ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｉｎｆｏｒｍａｔｉｏｎ Ｔｈｅｏｒｙ， ｖｏｌ． ６２， ｎｏ． １， ｐｐ． ４３０−４３４， Ｊａｎｕａｒｙ ２０１６． Ｔ． Ｖ． Ｒａｍａｂａｄｒａｎ， "Ａ Ｃｏｄｉｎｇ Ｓｃｈｅｍｅ ｆｏｒ ｍ−ｏｕｔ−ｏｆ−ｎ Ｃｏｄｅｓ"， ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ， ｖｏｌ． ３８， ｎｏ． ８， ｐｐ． １１５６−１１６３， Ａｕｇｕｓｔ １９９０．

非特許文献２および非特許文献３に記載される分布整合および分布整合終端では、整数乗算または整数加算を順序立てて多数回行う必要があり、個々の演算回路の規模が大きいだけでなく実行速度が遅い。実行速度に起因した処理の遅延を低減するには複数の演算回路を並列実装する必要がある。そのため、分布整合回路および分布整合終端回路の回路規模が非常に大きいという課題があった。

本発明は上記課題を解決するものであって、回路規模を低減することができる分布整合回路および分布整合終端回路を得ることを目的とする。

本発明に係る分布整合回路および分布整合終端回路は、それぞれツリー状に階層化された複数のルックアップテーブルを備える。分布整合回路の最上層のルックアップテーブルは、外部からクライアント信号またはフレーム化された信号として入力される通信対象の情報（外部入力情報）の一部を、直下の階層の複数のルックアップテーブルのそれぞれが管理する信号空間での信号点群の組み合わせを指定する指定情報に変換して、指定情報を直下の階層の複数のルックアップテーブルのそれぞれに出力し、最上層の直下から最下層の直上までのそれぞれの階層のルックアップテーブルは、外部入力情報の一部と直上の階層に属するルックアップテーブルから入力した指定情報とにより構成されるビット系列を、直下の階層の複数のルックアップテーブルのそれぞれが管理する信号空間での信号点群の組み合わせを指定する指定情報に変換して、指定情報を直下の階層の複数のルックアップテーブルのそれぞれに出力し、最下層の複数のルックアップテーブルのそれぞれは、外部入力情報の一部と直上の階層のルックアップテーブルから入力した指定情報とにより構成されるビット系列を、最下層の複数のルックアップテーブルのそれぞれが管理する信号空間の信号点配置を示す信号点情報に変換して、信号点情報を出力する。分布整合終端回路における処理は、分布整合回路における処理に対して、入力と出力を入れ替えた処理である。

本発明によれば、複数のルックアップテーブルの出力データが、直下の階層のルックアップテーブルが管理する信号空間での信号点群の組み合わせを順次指定し、最下層でルックアップテーブルごとに分布整合後の信号点情報を出力する。分布整合終端回路における処理は、分布整合回路における処理に対して入力と出力を入れ替えた処理である。階層化された複数のルックアップテーブルを用いることで、分布整合において整数乗算または整数加算を順序立てて多数回行う必要がなく、複数の演算回路を並列実装しなくてもよい。これにより、分布整合回路および分布整合終端回路の回路規模を低減することができる。

実施の形態１に係る分布整合回路の構成を示すブロック図である。 実施の形態１に係る分布整合方法を示すフローチャートである。 実施の形態１に係る分布整合方法の概要を示すイメージ図である。 実施の形態２に係る分布整合終端回路の構成を示すブロック図である。 実施の形態２に係る分布整合終端方法を示すフローチャートである。 実施の形態２に係る分布整合終端方法の概要を示すイメージ図である。 図７Ａは、実施の形態１に係る分布整合回路または実施の形態２に係る分布整合終端回路の機能を実現するハードウェア構成を示すブロック図である。図７Ｂは、実施の形態１に係る分布整合回路または実施の形態２に係る分布整合終端回路の機能を実現するソフトウェアを実行するハードウェア構成を示すブロック図である。 実施の形態３に係る光伝送システムの構成を示すブロック図である。 図８の符号化回路の構成を示すブロック図である。 図８の復号回路の構成を示すブロック図である。 実施の形態４に係る符号化回路の構成を示すブロック図である。 実施の形態４に係る復号回路の構成を示すブロック図である。 実施の形態５に係る符号化回路の構成を示すブロック図である。 実施の形態５に係る復号回路の構成を示すブロック図である。

以下、本発明をより詳細に説明するため、本発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１は、実施の形態１に係る分布整合回路１の構成を示すブロック図である。分布整合回路１は、例えば、光送信装置に設けられ、光送信装置が行う送信信号の光変調において信号点の確率分布を整合させる。分布整合回路１は、ルックアップテーブル２−０、ルックアップテーブル３−０、ルックアップテーブル３−１、ルックアップテーブル４−０、ルックアップテーブル４−１、ルックアップテーブル４−２およびルックアップテーブル４−３を備える。これらのルックアップテーブルは、図１に示すように、ツリー状に階層化されている。以降では、ルックアップテーブルをＬＵＴと略して記載する。これらのＬＵＴのそれぞれには、アドレスに対応付けられたデータが登録されている。

図１には、３層のツリー状に階層化されたＬＵＴを有する分布整合回路１が記載されている。ただし、ＬＵＴの階層数は、２層以下または４層以上であってもよい。ＬＵＴ２−０は、最上層である第２層のＬＵＴである。ＬＵＴ３−０およびＬＵＴ３−１は、中間層である第１層のＬＵＴであり、ＬＵＴ２−０には、直下の階層のＬＵＴ３−０とＬＵＴ３−１とが接続されている。ＬＵＴ４−０、ＬＵＴ４−１、ＬＵＴ４−２およびＬＵＴ４−３は、最下層である第０層のＬＵＴである。ＬＵＴ３−０には、直下の階層のＬＵＴ４−０とＬＵＴ４−１とが接続され、ＬＵＴ３−１には、直下の階層のＬＵＴ４−２とＬＵＴ４−３とが接続されている。

ＬＵＴ２−０、ＬＵＴ３−０、ＬＵＴ３−１、ＬＵＴ４−０、ＬＵＴ４−１、ＬＵＴ４−２およびＬＵＴ４−３のそれぞれは、信号空間を管理する。例えば、ＬＵＴ４−０が管理する信号空間は、２つのＱＡＭ信号の空間（Ｓ０）であり、ＬＵＴ４−１が管理する信号空間は、別の２つのＱＡＭ信号の空間（Ｓ１）であり、ＬＵＴ４−２が管理する信号空間は、また別の２つのＱＡＭ信号の空間（Ｓ２）であり、ＬＵＴ４−３が管理する信号空間は、さらに別の２つのＱＡＭ信号の空間（Ｓ３）である。このとき、ＬＵＴ３−０が管理する信号空間は、ＬＵＴ４−０およびＬＵＴ４−１が管理する信号空間Ｓ０およびＳ１であり、ＬＵＴ３−１が管理する信号空間は、ＬＵＴ４−２およびＬＵＴ４−３が管理する信号空間Ｓ２およびＳ３である。ＬＵＴ２−０が管理する信号空間は、ＬＵＴ３−０およびＬＵＴ３−１が管理する信号空間Ｓ０、Ｓ１、Ｓ２およびＳ３である。信号点は、信号空間ダイヤグラムにおける複素振幅値の点である。

ＬＵＴ２−０、ＬＵＴ３−０、ＬＵＴ３−１、ＬＵＴ４−０、ＬＵＴ４−１、ＬＵＴ４−２およびＬＵＴ４−３のそれぞれには、外部入力情報の一部が入力される。外部入力情報は、通信対象の情報ビット系列であり、外部から、クライアント信号またはフレーム化された信号として分布整合回路１に入力される。一つのクロックサイクルにて、外部入力情報のビット数の合計値は、任意の正の整数で表される数である。クロックサイクルは、例えば、論理回路の動作周波数を５００ＭＨｚとすると、２ナノ秒である。各ＬＵＴへの入力ビット数は、０以上の任意の整数である。

最上層である第２層のＬＵＴ２−０は、外部入力情報の一部を、直下の階層である第１層のＬＵＴ３−０とＬＵＴ３−１とが管理する信号空間での信号点群の組み合わせを指定する指定情報に変換して、指定情報を、中間層である第１層のＬＵＴ３−０とＬＵＴ３−１に出力する。この変換処理は、テーブル引きにより行われる。なお、テーブル引きは、アドレスとデータの関係を事前に格納しておき、アドレスが指定されると、そのアドレスに対応するデータが読み出される処理である。ＬＵＴへの入力がＬＵＴのアドレスに相当し、ＬＵＴからの出力がＬＵＴのデータに相当する。アドレスとデータの関係は、通常、一対一で対応する。

第１層のＬＵＴ３−０は、外部入力情報の一部と直上の階層である第２層のＬＵＴ２−０からの信号点群の指定情報とにより構成されるビット系列を、直下の階層である第０層のＬＵＴ４−０とＬＵＴ４−１とが管理する信号空間での信号点群の組み合わせを指定する指定情報に変換して、指定情報を最下層のＬＵＴ４−０とＬＵＴ４−１に出力する。すなわち、ＬＵＴ入力アドレスの一部は、直上の階層のＬＵＴ出力データであり、ＬＵＴ入力アドレスの残りは、外部入力情報の一部であり、これらのそれぞれから指定情報が構成される。ＬＵＴ３−１は、外部入力情報の一部と直上の階層のＬＵＴ２−０からの信号点群の指定情報とにより構成されるビット系列を、直下の階層のＬＵＴ４−２とＬＵＴ４−３とが管理する信号空間での信号点群の組み合わせを指定する指定情報に変換して、指定情報を最下層のＬＵＴ４−２とＬＵＴ４−３に出力する。

最下層である第０層のＬＵＴ４−０とＬＵＴ４−１は、外部入力情報の一部と、直上の階層である第１層のＬＵＴ３−０からの信号点群の指定情報とにより構成されるビット系列を、ＬＵＴ４−０とＬＵＴ４−１とが管理する信号空間の信号点配置を示す信号点情報に変換して、信号点情報を外部に出力する。ＬＵＴ４−２とＬＵＴ４−３とは、外部入力情報と、直上の階層のＬＵＴ３−１からの信号点群の指定情報とにより構成されるビット系列を、ＬＵＴ４−２とＬＵＴ４−３とが管理する信号空間の信号点配置を示す信号点情報に変換して、信号点情報を外部に出力する。

なお、分布整合回路１全体では、一つのクロックサイクルで入力される外部入力情報のビット数よりも、一つのクロックサイクルで出力されるビット数の方が、通常多い。
分布整合回路１は、この冗長化により通信信号の分布を整合させる。外部入力情報は、通常、マーク率が約０．５で、時間的に相関のないビット系列とみなせる。
イーサネット（登録商標）信号ではマーク率が０に近い場合もあるが、その場合には、外部でビットスクランブルを行ってマーク率を０．５近傍に整える場合が多い。
外部入力情報が時間的に相関のないビット系列とみなせることが通常であるのに対し、理想的には、出力ビット系列に基づいてＱＡＭなどで変調された信号点の確率分布では、ターゲットとなるガウシアンチャネルに整合する。実際には完全に整合させることは困難であるが、ＱＡＭなどの信号点の確率分布は、電力の小さな信号点のとり得る確率が高く、電力の大きな信号点のとり得る確率が低くなるように制御され、変調信号の平均電力に対する信号点間の最小距離が拡大したものとなる。

また、分布整合回路１が備える個々のＬＵＴの入出力ビット数については、入力ビット数と出力ビット数が同一であるか、もしくは、入力ビット数に対して出力ビット数が多くなるように、入出力インタフェースのパラメータを選択する。また、図１では、階層間の分岐数が２であったが、分岐数は、任意の正の整数であればよい。
なお、分岐数は、直上の階層のＬＵＴに接続する直下の階層のＬＵＴの数である。

次に動作について説明する。
図２は、実施の形態１に係る分布整合方法を示すフローチャートである。図３は、実施の形態１に係る分布整合方法の概要を示すイメージ図である。以下、図３に示すイメージを参照して実施の形態１に係る分布整合方法を説明する。図３において、ＬＵＴの階層数はＬｍ＋１であり、Ｌｍは０以上の整数である。最上層は第Ｌｍ層であり、最下層が第０層である。第（Ｌｍ−１）層には、第０番目から第Ｍ［Ｌｍ−１］番目までのＬＵＴが属しており、第１層には、第０番目から第Ｍ［１］番目までのＬＵＴが属している。第０層には、第０番目から第Ｍ［０］番目までのＬＵＴが属している。また、ＬＵＴ（Ｌｍ−１）−０は、第（Ｌｍ−１）層の第０番目のＬＵＴであり、ＬＵＴ０−Ｍ［０］は、第０層の第Ｍ［０］番目のＬＵＴである。

最上層のＬＵＴが、外部入力情報の一部を、直下の階層の複数のＬＵＴのそれぞれが管理する信号空間での信号点群の組み合わせを指定する指定情報に変換して、指定情報を直下の階層の複数のＬＵＴのそれぞれに出力する（ステップＳＴ１）。この処理が、図３における“最上層信号指定”である。第Ｌｍ層のＬＵＴは、外部入力情報のビット系列の一部を、第（Ｌｍ−１）層の第０番目から第Ｍ［Ｌｍ−１］番目までのＬＵＴに設定された信号空間での信号点群の組み合わせを指定する指定情報である信号点群指定ビットに変換して、信号点群指定ビットを第０番目から第Ｍ［Ｌｍ−１］番目までのＬＵＴのそれぞれに出力する。

最上層の直下から最下層の直上までのそれぞれの階層のＬＵＴが、外部入力情報の一部と直上の階層のＬＵＴから入力した指定情報とによって構成されるビット系列を、直下の階層の複数のＬＵＴのそれぞれが管理する信号空間での信号点群の組み合わせを指定する指定情報に変換して、指定情報を直下の階層の複数のＬＵＴのそれぞれに出力する（ステップＳＴ２）。この処理が、図３における“中間層信号指定”である。第（Ｌｍ−１）層の第０番目から第１層の第Ｍ［０］番目までのＬＵＴは、外部入力情報の一部と、直上の階層のＬＵＴから入力した信号点群指定ビットとで構成されたビット系列を、直下の階層の複数のＬＵＴのそれぞれが管理する信号空間での信号点群の組み合わせを指定する指定情報である信号点群指定ビットに変換して、信号点群指定ビットを直下の階層の複数のＬＵＴのそれぞれに出力する。

最下層の複数のＬＵＴのそれぞれが、外部入力情報の一部と直上の階層のＬＵＴから入力した指定情報とにより構成されるビット系列を信号点情報に変換して信号点情報を出力する（ステップＳＴ３）。この処理が、図３における“最下層信号指定”である。第０層の第０番目から第Ｍ［０］番目までのそれぞれのＬＵＴは、外部入力情報の一部と、直上の階層である第１層のＬＵＴから入力した信号点群指定ビットとで構成されたビット系列を、信号点情報に変換して、信号点情報を外部に出力する。信号点情報は、第０層の第０番目から第Ｍ［０］番目までのＬＵＴにそれぞれ設定された信号空間の信号点配置を示す情報であり、光送信装置において分布整合回路１の後段に配置されるシンボルマッピング回路に対する入力情報である。

以上のように、実施の形態１に係る分布整合回路１において、ツリー状に階層化された複数のＬＵＴ出力データが、直下の階層のＬＵＴが管理する信号空間における信号点群の組み合わせを順次指定して、最下層でＬＵＴごとに分布整合後の信号点情報を出力する。階層化された複数のＬＵＴを用いることで、分布整合において整数乗算または整数加算を順序立てて多数回行う必要がなく、複数の演算回路を並列実装しなくてもよい。これにより、分布整合回路の回路規模を低減することができる。また、回路規模が低減するので、分布整合回路の消費電力も低減することができる。

なお、分布整合回路１は、図１に示した中間層のＬＵＴがなく、図１に示した最上層のＬＵＴおよび最下層のＬＵＴのみを備えた構成であってもよい。例えば、分布整合回路１が、２層に階層化された複数のＬＵＴを備える。上層のＬＵＴ２−０は、外部入力情報の一部を、直下の階層に属するＬＵＴ４−０、ＬＵＴ４−１、ＬＵＴ４−２およびＬＵＴ４−３のそれぞれが管理する信号空間での信号点群の組み合わせを指定する指定情報に変換して、指定情報を直下の階層のＬＵＴ４−０、ＬＵＴ４−１、ＬＵＴ４−２およびＬＵＴ４−３のそれぞれに出力する。下層のＬＵＴ４−０、ＬＵＴ４−１、ＬＵＴ４−２およびＬＵＴ４−３のそれぞれは、外部入力情報の一部と、直上の階層のＬＵＴ２−０から入力した指定情報とにより構成されるビット系列を、最下層のＬＵＴ４−０、ＬＵＴ４−１、ＬＵＴ４−２およびＬＵＴ４−３のそれぞれが管理する信号空間の信号点配置を示す信号点情報に変換して信号点情報を出力する。なお、ＬＵＴの具体的な動作は、実施の形態１で説明した動作内容と同様である。

さらに、分布整合回路１は、図１に示した最上層のＬＵＴと中間層のＬＵＴとがなく、最下層のＬＵＴのみを備えた構成であってもよい。例えば、分布整合回路１が、１層に属するＬＵＴ４−０、ＬＵＴ４−１、ＬＵＴ４−２およびＬＵＴ４−３を備える。当該層のＬＵＴ４−０、ＬＵＴ４−１、ＬＵＴ４−２およびＬＵＴ４−３のそれぞれには、外部入力情報の一部と、当該層のＬＵＴ４−０、ＬＵＴ４−１、ＬＵＴ４−２およびＬＵＴ４−３のそれぞれが管理する信号空間での信号点群の組み合わせを指定する指定情報とが入力され、外部入力情報の一部と指定情報とにより構成されるビット系列を、当該層のＬＵＴ４−０、ＬＵＴ４−１、ＬＵＴ４−２およびＬＵＴ４−３のそれぞれが管理する信号空間の信号点配置を示す信号点情報に変換して信号点情報を外部に出力する。この構成においても、ＬＵＴの具体的な動作は、実施の形態１で説明した動作内容と同様である。

実施の形態２．
図４は、実施の形態２に係る分布整合終端回路５の構成を示すブロック図である。分布整合終端回路５は、例えば、光受信装置に設けられ、光送信装置から受信した受信信号に含まれる信号点情報に分布整合終端を行うことにより、分布整合回路１に入力された外部入力情報を復元する。分布整合終端回路５は、図４に示すように、ＬＵＴ６−０、ＬＵＴ６−１、ＬＵＴ６−２、ＬＵＴ６−３、ＬＵＴ７−０、ＬＵＴ７−１およびＬＵＴ８−０を備える。これらのＬＵＴはツリー状に階層化されており、各ＬＵＴには、アドレスに対応付けられたデータが登録されている。

図４には、３層に階層化されたＬＵＴを有する分布整合終端回路５が記載されている。ただし、ＬＵＴの階層数は、分布整合回路１と同じ階層数であれば、２層以下または４層以上であってもよい。ＬＵＴ６−０、ＬＵＴ６−１、ＬＵＴ６−２およびＬＵＴ６−３は、最下層である第０層のＬＵＴである。ＬＵＴ７−０およびＬＵＴ７−１は、中間層である第１層のＬＵＴである。ＬＵＴ７−０には、直下の階層のＬＵＴ６−０とＬＵＴ６−１とが接続され、ＬＵＴ７−１には、直下の階層のＬＵＴ６−２とＬＵＴ６−３とが接続されている。ＬＵＴ８−０は、最上層である第２層のＬＵＴである。ＬＵＴ８−０には、直下の階層のＬＵＴ７−０とＬＵＴ７−１とが接続されている。

ＬＵＴ６−０、ＬＵＴ６−１、ＬＵＴ６−２、ＬＵＴ６−３、ＬＵＴ７−０、ＬＵＴ７−１およびＬＵＴ８−０のそれぞれは、信号空間を管理する。例えば、ＬＵＴ６−０が管理する信号空間は、２つのＱＡＭ信号の空間（Ｓ０）であり、ＬＵＴ６−１が管理する信号空間は、別の２つのＱＡＭ信号の空間（Ｓ１）であり、ＬＵＴ６−２が管理する信号空間は、また別の２つのＱＡＭ信号の空間（Ｓ２）であり、ＬＵＴ６−３が管理する信号空間は、さらに別の２つのＱＡＭ信号の空間（Ｓ３）である。このとき、ＬＵＴ７−０が管理する信号空間は、ＬＵＴ６−０およびＬＵＴ６−１が管理する信号空間Ｓ０およびＳ１であり、ＬＵＴ７−１が管理する信号空間は、ＬＵＴ６−２およびＬＵＴ６−３が管理する信号空間Ｓ２およびＳ３である。ＬＵＴ８−０が管理する信号空間は、ＬＵＴ７−０およびＬＵＴ７−１が管理する信号空間Ｓ０、Ｓ１、Ｓ２およびＳ３である。信号点は、信号空間ダイヤグラムにおける複素振幅値の点である。

ＬＵＴ６−０、ＬＵＴ６−１、ＬＵＴ６−２およびＬＵＴ６−３には、分布整合回路１における、ＬＵＴ４−０、ＬＵＴ４−１、ＬＵＴ４−２およびＬＵＴ４−３からの信号点情報が入力される。ＬＵＴ６−０およびＬＵＴ６−１は、信号点情報のビット系列から、分布整合回路１における、ＬＵＴ４−０およびＬＵＴ４−１に入力された外部入力情報の一部と、直上の階層のＬＵＴ３−０からの指定情報とを復元する。ＬＵＴ６−２およびＬＵＴ６−３は、信号点情報のビット系列から、分布整合回路１における、ＬＵＴ４−２およびＬＵＴ４−３に入力された外部入力情報の一部と、直上の階層のＬＵＴ３−１からの指定情報とを復元する。

中間層である第１層のＬＵＴ７−０は、直下のＬＵＴ６−０およびＬＵＴ６−１により復元された指定情報のビット系列から、分布整合回路１における、外部入力情報の一部と第２層のＬＵＴ２−０からの指定情報とを復元する。同様に、第１層のＬＵＴ７−１は、ＬＵＴ６−２およびＬＵＴ６−３により復元された指定情報のビット系列から、分布整合回路１における、外部入力情報一部と第２層のＬＵＴ２−０からの指定情報とを復元する。最上層である第２層のＬＵＴ８−０は、直下の階層のＬＵＴ７−０およびＬＵＴ７−１により復元された指定情報のビット系列から、分布整合回路１における、第２層のＬＵＴ２−０に入力された外部入力情報の一部を復元し、復元された全ての外部入力情報を外部に出力する。

なお、分布整合終端回路５全体では、一つのクロックサイクルで入力されるビット数よりも、一つのクロックサイクルで出力されるビット数の方が、通常少ない。これは、分布整合にて冗長化され、ＱＡＭなどで変調された信号点の確率分布に偏りがある信号をデマッピングしたビット系列について分布整合を終端して、通信対象の情報ビット系列を復元することに対応する。通信対象の情報ビット系列は、分布整合における外部入力情報に相当し、通常、マーク率が約０．５であり、時間的に相関のないビット系列である。また、図４では、階層間の分岐数が２であったが、分岐数は任意の正の整数であればよい。

次に動作について説明する。
図５は、実施の形態２に係る分布整合終端方法を示すフローチャートである。図６は、実施の形態２に係る分布整合終端方法の概要を示すイメージ図である。以下、図６に示すイメージを参照して、実施の形態２に係る分布整合終端方法を説明する。図６において、ＬＵＴの階層数はＬｍ＋１であり、Ｌｍは０以上の整数である。最上層は第Ｌｍ層であり、最下層が第０層である。第（Ｌｍ−１）層には、第０番目から第Ｍ［Ｌｍ−１］番目までのＬＵＴが属しており、第１層には、第０番目から第Ｍ［１］番目までのＬＵＴが属している。第０層には、第０番目から第Ｍ［０］番目までのＬＵＴが属している。また、ＬＵＴ（Ｌｍ−１）−０は、第（Ｌｍ−１）層の第０番目のＬＵＴであり、ＬＵＴ０−Ｍ［０］は、第０層の第Ｍ［０］番目のＬＵＴである。

最下層に属する複数のＬＵＴのそれぞれが、分布整合回路１から出力され、任意の通信用伝搬路を経由して得られた信号点情報のビット系列から、外部入力情報と直上の階層のＬＵＴからの指定情報とを復元する（ステップＳＴ１ａ）。この処理が、図６における“最下層信号復元”である。なお、上記通信用伝搬路には、送信側のシンボルマッピング回路が含まれ、さらに受信側のシンボルデマッピング回路が含まれる。第０層の第０番目から第Ｍ［０］番目までのそれぞれのＬＵＴは、上記信号点情報を構成するビット系列を、直上の階層である第１層のＬＵＴが管理する信号空間での信号点群の組み合わせを指定する信号点群指定ビットの復元データと、外部入力情報の一部の復元データとに変換して、信号点群指定ビットの復元データを第１層のＬＵＴに出力し、外部入力情報の一部の復元データを外部に出力する。この変換処理は、テーブル引きにより行われる。ＬＵＴへの入力がアドレスに相当し、ＬＵＴからの出力がデータに相当する。アドレスとデータの関係は、通常、一対一で対応する。この外部入力情報の一部の復元データは、分布整合回路１において第０層のＬＵＴに入力された外部入力情報を復元したものである。

最下層の直上から最上層の直下までのそれぞれの階層のＬＵＴが、直下の階層のＬＵＴにて復元された指定情報のビット系列から、外部入力情報の一部と、直上の階層のＬＵＴからの指定情報とを復元する（ステップＳＴ２ａ）。この処理が、図６における“中間層信号復元”である。第１層の第０番目から第（Ｌｍ−１）層の第Ｍ［Ｌｍ−１］番目までのＬＵＴは、直下の階層のＬＵＴで復元された信号点群指定ビットを構成するビット系列を、直上の階層のＬＵＴの信号空間での信号点群の組み合わせを指定する信号点群指定ビットの復元データと、外部入力情報の一部の復元データとに変換して、信号点群指定ビットの復元データを直上の階層のＬＵＴに出力し、外部入力情報の一部の復元データを外部に出力する。この外部入力情報の一部の復元データは、分布整合回路１において対応する第１層から第（Ｌｍ−１）層のＬＵＴに入力された外部入力情報を復元したものである。

最上層のＬＵＴが、直下の階層のＬＵＴにて復元された指定情報のビット系列から、分布整合回路１における外部入力情報の一部を復元して、復元された全ての外部入力情報を外部に出力する（ステップＳＴ３ａ）。この処理が、図６における最上層信号復元である。第Ｌｍ層のＬＵＴは、第（Ｌｍ−１）層の第０番目から第Ｍ［Ｌｍ−１］番目までのＬＵＴから入力した信号点群指定ビットを、外部入力情報の一部の復元データに変換して、外部入力情報の一部の復元データを外部に出力する。この外部入力情報は、分布整合回路１における第Ｌｍ層のＬＵＴに入力された外部入力情報を復元したものである。

以上のように、実施の形態２に係る分布整合終端回路５において、ツリー状に階層化された複数のＬＵＴが、分布整合回路１において対応する階層のＬＵＴに入力された外部入力情報の一部と指定情報を復元し、最上層のＬＵＴが、分布整合回路１において対応する階層のＬＵＴに入力された外部入力情報を復元して出力する。階層化された複数のＬＵＴを用いるので、分布整合終端において整数乗算または整数加算を順序立てて多数回行う必要がなく、複数の演算回路を並列実装しなくてもよい。これにより、分布整合終端回路の回路規模および消費電力を低減することができる。また、信号点情報を含む受信信号に誤りがあっても、分布整合回路１における外部入力情報を部分的に復元できるので、分布整合終端後の信号における誤り数が顕著なものとはならない。このため、従来技術では、分布整合終端後の信号に対する誤り訂正が不可能であったが、分布整合終端回路５による分布整合終端後の信号は、誤り訂正が可能である。

次に、分布整合回路１または分布整合終端回路５の機能を実現するハードウェア構成について説明する。
分布整合回路１におけるＬＵＴの機能および分布整合終端回路５におけるＬＵＴの機能は、処理回路によって実現される。すなわち、分布整合回路１は、図２に示したステップＳＴ１からステップＳＴ３までの処理を実行するための処理回路を備える。また、分布整合終端回路５は、図５に示したステップＳＴ１ａからステップＳＴ３ａまでの処理を実行するための処理回路を備える。処理回路は、専用のハードウェアであってもよいが、メモリに記憶されたプログラムを実行するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）であってもよい。

図７Ａは、分布整合回路１または分布整合終端回路５の機能を実現するハードウェア構成を示すブロック図である。図７Ｂは、分布整合回路１または分布整合終端回路５の機能を実現するソフトウェアを実行するハードウェア構成を示すブロック図である。
処理回路が、図７Ａに示す専用のハードウェアの処理回路１００である場合、処理回路１００は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、または、これらを組み合わせたものが該当する。分布整合回路１におけるＬＵＴの機能または分布整合終端回路５におけるＬＵＴの機能を、別々の処理回路で実現してもよく、これらの機能をまとめて１つの処理回路で実現してもよい。

処理回路が、図７Ｂに示すプロセッサ１０１である場合、分布整合回路１におけるＬＵＴの機能または分布整合終端回路５におけるＬＵＴの機能は、ソフトウェア、ファームウェアまたはソフトウェアとファームウェアとの組み合わせによって実現される。なお、ソフトウェアまたはファームウェアは、プログラムとして記述されてメモリ１０２に記憶される。プロセッサ１０１は、メモリ１０２に記憶されたプログラムを読み出して実行することによって、分布整合回路１におけるＬＵＴの機能または分布整合終端回路５におけるＬＵＴの機能を実現する。すなわち、分布整合回路１は、プロセッサ１０１によって実行されるときに、図２に示したステップＳＴ１からステップＳＴ３までの処理が結果的に実行されるプログラムを記憶するためのメモリ１０２を備える。同様に、分布整合終端回路５は、プロセッサ１０１によって実行されるときに、図５に示したステップＳＴ１ａからステップＳＴ３ａまでの処理が結果的に実行されるプログラムを記憶するためのメモリ１０２を備える。

これらのプログラムは、分布整合回路１におけるＬＵＴまたは分布整合終端回路５におけるＬＵＴの手順または方法を、コンピュータに実行させる。メモリ１０２は、コンピュータを、分布整合回路１におけるＬＵＴまたは分布整合終端回路５におけるＬＵＴとして機能させるためのプログラムが記憶されたコンピュータ可読記憶媒体であってもよい。

メモリ１０２には、例えば、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ−ＥＰＲＯＭ）などの不揮発性または揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、ＤＶＤなどが該当する。

実施の形態３．
図８は、実施の形態３に係る光伝送システム９の構成を示すブロック図である。図８において、光伝送システム９は、光送信装置１０、光受信装置１１および光伝送路１２を備える。光送信装置１０は、外部入力情報を符号化した光信号を光伝送路１２に出力する。外部入力情報は、クライアント信号またはフレーム信号である。すなわち、光送信装置１０は、クライアント信号またはフレーム信号を符号化した光信号を生成して光伝送路１２に出力する。

光受信装置１１は、光伝送路１２を介して受信した光信号に基づいて、外部入力情報を復号する。例えば、光受信装置１１は、光送信装置１０から受信した光信号を、クライアント信号またはフレーム信号に変換して外部に出力する。光伝送路１２は、光送信装置１０から光受信装置１１への光信号を伝送する伝送路であり、例えば、光ファイバ、光増幅器、波長多重器、波長分離器、光パワーモニタ、および波長選択スイッチを備える。

光送信装置１０は、図８に示すように、送信信号処理回路１１００、ＤＡ変換器１２００、光源１３００および光変調器１４００を備える。送信信号処理回路１１００は、外部入力情報であるクライアント信号またはフレーム信号に信号処理を行ってＤＡ変換器１２００に出力する。送信信号処理回路１１００は、符号化回路１１１０および送信信号補償処理回路１１２０を備える。

符号化回路１１１０は、外部から入力したクライアント信号またはフレーム信号に対して符号化処理を行い、符号化処理後の信号を送信信号補償処理回路１１２０に出力する。送信信号補償処理回路１１２０は、符号化回路１１１０から入力した符号処理後の信号に対して、信号スペクトルの整形および光送信装置１０についての非線形応答補償を行い、補償後の信号を、ＤＡ変換器１２００に出力する。ＤＡ変換器１２００は、送信信号処理回路１１００から入力したデジタル信号に対してデジタルアナログ変換処理と電気増幅とを行って光変調器１４００に出力する。

光源１３００は、連続光を生成して光変調器１４００に出力する送信光源である。連続光は、例えば、波長１５５０ｎｍで発振された連続光である。光変調器１４００は、光源１３００から入力した連続光を、ＤＡ変換器１２００から入力した電気信号で変調して、変調後の光信号を光伝送路１２に出力する。光変調器１４００としては、例えば、ニオブ酸リチウムを用いた偏波多重マッハツェンダ（Ｍａｃｈ−Ｚｅｈｎｄｅｒ）型の直交位相光変調器を利用する。

光受信装置１１は、図８に示すように、受信信号処理回路２１００、ＡＤ変換器２２００、光源２３００および光受信器２４００を備える。光源２３００は、連続光を生成して光受信器２４００に出力する局部発振光源である。連続光は、例えば、波長１５５０ｎｍで発振された連続光である。光受信器２４００は、光伝送路１２を介して光送信装置１０から受信した光信号と光源２３００から入力した連続光とを混合干渉させ、この光信号を光電変換してからＡＤ変換器２２００に出力する。光受信器２４００としては、例えば、偏波位相ダイバーシチ型コヒーレントレシーバを利用する。

ＡＤ変換器２２００は、光受信器２４００から入力した電気信号を増幅させた後、アナログデジタル変換を施して受信信号処理回路２１００に出力する。受信信号処理回路２１００は、ＡＤ変換器２２００から入力したデジタル信号に基づいて、外部入力情報であるクライアント信号またはフレーム信号を復元して外部に出力する。

受信信号処理回路２１００は、復号回路２１１０および受信信号補償処理回路２１２０を備える。受信信号補償処理回路２１２０は、ＡＤ変換器２２００から入力したデジタル信号に対して、サンプリング位相同期、波形等化、搬送波周波数と位相との復元を行い、復号回路２１１０に出力する。復号回路２１１０は、受信信号補償処理回路２１２０から入力したデジタル信号に復号処理を行い、復元したクライアント信号またはフレーム信号を外部に出力する。

図９は、図８の符号化回路１１１０の構成を示すブロック図である。符号化回路１１１０は、図９に示すように、分布整合回路１１１１およびシンボルマッピング回路１１１２を備える。分布整合回路１１１１は、実施の形態１で示した分布整合回路１であり、外部入力情報であるクライアント信号またはフレーム信号を入力して、実施の形態１で示した分布整合を行い、分布整合により得られた信号点情報をシンボルマッピング回路１１１２に出力する。

シンボルマッピング回路１１１２は、分布整合回路１１１１から入力した信号点情報を変調シンボルに変換し、変調シンボルを送信信号補償処理回路１１２０に出力する。例えば、シンボルマッピング回路１１１２は、分布整合回路１１１１の最下層のＬＵＴからの信号点情報を３ビットずつまとめて振幅８値の片側パルス振幅変調シンボルを生成する。８つの振幅値は−７、−５、−３、−１、１、３、５、７である。このとき、振幅値が１段違う場合、入力ビットが１ビットだけ異なるグレイ符号を用いられる。

分布整合回路１１１１が図１に示した構成である場合、最下層である第０層のＬＵＴ４−０、ＬＵＴ４−１、ＬＵＴ４−２およびＬＵＴ４−３のそれぞれから出力される信号点情報を、例えば、下記の条件でソートしてリスト化してもよい。リスト化した信号点情報には、アドレスが小さい側から対応付けられる。
（１）シンボルマッピング回路１１１２によって信号点情報が変調シンボルに変換された後に定義される変調シンボル電力が小さい順にソートする。
（２）信号点情報に含まれる０の数が多い順にソートする。
（３）信号点情報に含まれる１の数が多い順にソートする。

また、直上の階層に属するＬＵＴが、直下の階層に属するＬＵＴにおけるテーブル引きに制約を与えてもよい。分布整合回路１１１１が図１に示した構成である場合、例えば、第１層のＬＵＴが、第０層のＬＵＴでのテーブル引きに制約を与える。“テーブル引きに制約を与える”とは、信号空間でとり得る信号点群を指定することを意味する。例えば、直上の階層に属するＬＵＴが、直下の階層に属するＬＵＴに出力する信号点群指定ビットを、下記の条件でソートする。ソートされた信号点群指定ビットには、アドレスが小さい側から対応付けられる。
（１）シンボルマッピング回路１１１２によって信号点情報が変調シンボルに変換された後に定義される変調シンボル電力の期待値が小さい順にソートする。
（２）信号点情報に含まれる０の数の期待値が多い順にソートする。
（３）信号点情報に含まれる１の数の期待値が多い順にソートする。

このようにＬＵＴのアドレス対データの関係を規定して生成した信号点情報をシンボルマッピング回路１１１２に入力して得られる変調シンボルは、例えば、電力の小さな信号点をとる確率が高く、電力の大きな信号点をとる確率が低くなるような偏りをもつ。

図１０は、図８の復号回路２１１０の構成を示すブロック図である。復号回路２１１０は、図１０に示すように、分布整合終端回路２１１１およびシンボルデマッピング回路２１１２を備える。シンボルデマッピング回路２１１２は、受信信号補償処理回路２１２０から入力したデジタル信号に対して軟判定尤度の生成または硬判定を行う。軟判定尤度が受信ビット尤度であり、硬判定値は、受信ビット系列である。

シンボルデマッピング回路２１１２では、符号化回路１１１０によって生成された変調シンボルの生起確率が考慮される。例えば、軟判定値を出力する場合、対数事後確率比（事後Ｌ−ｖａｌｕｅ）を３値以上で表現し、硬判定を行う場合には、硬判定値を２値（１ビット）で表現する。シンボルデマッピング回路２１１２によって得られた尤度または硬判定値は、分布整合終端回路２１１１に出力される。

分布整合終端回路２１１１は、実施の形態２で示した分布整合終端回路５である。分布整合終端回路２１１１は、シンボルデマッピング回路２１１２から入力した信号に対し、実施の形態２で示した分布整合終端を行い、分布整合終端により復元されたクライアント信号またはフレーム信号を外部に出力する。

なお、光伝送システム９において、光送信装置１０が備える分布整合回路１１１１と、光受信装置１１が備える分布整合終端回路２１１１とで、ＬＵＴの入出力ビット数を対にしておく必要がある。例えば、分布整合回路１１１１が、図１に示した分布整合回路１であり、分布整合終端回路２１１１が、図４に示した分布整合終端回路５である場合、分布整合回路１における第１層の第０番目のＬＵＴ３−０の入力ビット数は、分布整合終端回路５における第１層の同一番号（第０番目）のＬＵＴ７−０の出力ビット数と等しい。また、第１層の第０番目のＬＵＴ３−０の出力ビット数は、第１層の同一番号のＬＵＴ７−０の入力ビット数と等しい。さらに、第１層の第０番目のＬＵＴ３−０の入力ビットまたは出力ビットに含まれる情報ビットのビット数と信号点群指定ビットのビット数は、第１層の同一番号のＬＵＴ７−０と等しい。これらの関係は、分布整合回路１と分布整合終端回路５とで対応する階層のＬＵＴにおいて共通する。

分布整合回路１１１１が備えるＬＵＴと分布整合終端回路２１１１が備えるＬＵＴとでは、アドレスとデータの関係が逆になっている。例えば、分布整合回路１１１１が、図１に示した分布整合回路１であり、分布整合終端回路２１１１が、図４に示した分布整合終端回路５である場合、第１層のＬＵＴ３−０において、第１のアドレスで第１のデータが指定される関係であれば、対応する第１層のＬＵＴ７−０では、第１のデータである第２のアドレスで、第１のアドレスである第２のデータが指定される。すなわち、ＬＵＴ３−０が、外部入力情報の情報ビットと直上の階層のＬＵＴから入力した信号点群指定ビットとによって構成される第１のアドレスによって、第１のデータとして信号点群指定ビットを指定する場合、ＬＵＴ７−０では、第１のデータを第２のアドレスとして、第１のアドレスである第２のデータが指定される。これらの関係は、分布整合回路１と分布整合終端回路５とで対応する階層のＬＵＴにおいて共通する。

分布整合回路１１１１が備えるＬＵＴの入出力インタフェースにおいて、入力ビット数よりも出力ビット数が多くなるようにパラメータ選択してもよい。例えば、分布整合回路１１１１が備えるＬＵＴを送信側のＬＵＴとし、分布整合終端回路２１１１が備えるＬＵＴを受信側のＬＵＴとした場合に、送信側のＬＵＴが入力ビット数よりも出力ビット数を多いと、ＬＵＴのアドレスのビット数は、送信側のＬＵＴよりも、受信側のＬＵＴの方が多くなる。従って、受信側のＬＵＴには、送信側のＬＵＴにないアドレスが存在する可能性がある。

分布整合終端回路２１１１に入力される信号に誤りが全くない場合は、送信側のＬＵＴの出力データが、対になる受信側のＬＵＴのアドレスに完全に対応するが、分布整合終端回路２１１１に入力される信号に誤りが残留しているとその限りではない。そこで、光伝送システム９では、送信側のＬＵＴに存在しないアドレスとデータの関係を、受信側のＬＵＴで定義する。すなわち、分布整合終端回路２１１１側のデータリストとして分布整合回路１１１１側のアドレスリストを用い、分布整合終端回路２１１１側のアドレスリストとして、少なくとも分布整合回路１１１１側のデータリストを用い、さらに、分布整合回路１１１１側のデータリストにないアドレスに対するデータとしては、分布整合終端回路２１１１側のアドレスリストから重複を許容して選択してもよい。

例えば、ＬＵＴ４−０のアドレスが２ビットで表現され、データが３ビットで表現される場合、アドレスは２の２乗で４通りとなり、それぞれに対応した３ビットの出力データが割り当てられる。例えば、アドレス０、１、２、３に対して、それぞれデータ０、１、２、４が割り当てられると仮定する。このとき、受信側で対応するＬＵＴ６−０は、アドレスが３ビットであり、データが２ビットとなる。ＬＵＴ６−０でとり得るアドレスは、２の３乗で８通り（０、１、２、３、４、５、６、７）となるが、ＬＵＴ４−０から出力されるデータは、８通り中の４通り（０、１、２、４）である。ここで、ＬＵＴ４−０からＬＵＴ６−０に対して信号転送する際に誤りが生じ得ることを考慮すると、ＬＵＴ４−０の出力データリスト（０、１、２、４）に存在しないものについても、ＬＵＴ６−０の入力アドレスリストには含める必要がある。ここでは、３、５、６、７が該当する。ＬＵＴ４−０の出力データにない３、５、６、７は、当然、それに対応する入力アドレスも存在しない。従って、ＬＵＴ６−０の入力アドレス３、５、６、７に対する出力データは、ＬＵＴ６−０通過後の誤りが少なくなるように、０、１、２、３から適切に選ばれる。例えば、重複することも許容して、１、２、３、３とする。

さらに、光伝送システム９を下記の条件で構成すると、回路実装を簡単化できる。
（１）分布整合回路および分布整合終端回路のそれぞれについて、同一階層に属するＬＵＴでは、アドレスとデータの関係を固定する。
（２）分布整合回路および分布整合終端回路のそれぞれについて、同一階層に属するＬＵＴでは、入力ビット数を固定する。
（３）分布整合回路および分布整合終端回路のそれぞれについて、同一階層に属するＬＵＴでは、出力ビット数を固定する。
（４）ＬＵＴの入力ビット数および出力ビット数を１６以下とする。
（５）受信信号補償処理回路２１２０では、既知信号（例えば、パイロット信号）に基づいて、等化器および搬送波の復元回路を動作させる。

上記の（１）、（２）、（３）の条件は、ＬＵＴに格納するアドレス対データの関係の組み合わせの数を大幅に減少させることができる。これにより、アドレス対データの関係を保持する元データの容量を圧縮することができ、ＬＵＴへの書き込みを同時に行うことができ、ＬＵＴの書き込みに要する時間を縮小することも可能である。また、ＬＵＴのインタフェース条件を共通化することにより、設計済み回路の使い回しが可能となる。（４）の条件は、直接的に個々のＬＵＴの規模縮小に寄与する。ＬＵＴの入力ビット数を増加させるとアドレス数が指数関数的に増加するため、ＬＵＴを階層化して一つ当たりの入力ビット数を抑える。分布整合側の入力ビット数は、分布整合終端側の出力ビット数に対応し、分布整合側の出力ビット数は、分布整合終端側の入力ビット数に対応することから、双方の入力ビット数、出力ビット数ともに小さく抑えるのが望ましい。（５）の条件は、信号点配置または各信号点の生起確率を柔軟に変更しても、各種信号の回復処理が正常動作することが望ましく、信号点条件に依存した処理よりも、信号点条件に無依存で動作できる処理の方が望ましいことに対応する。

光伝送システム９において、分布整合回路１１１１が、ツリー状に階層化された複数のＬＵＴである複数の送信系統が並列に配置された構成であってもよい。さらに、分布整合終端回路２１１１が、ツリー状に階層化された複数のＬＵＴである複数の受信系統が並列に配置された構成であってもよい。これにより、分布整合回路１１１１のＬＵＴを用いた処理を並行して行うことができ、同様に分布整合終端回路２１１１のＬＵＴを用いた処理を並行して行うことができるので、効率的に処理を行うことが可能である。

分布整合回路１１１１および分布整合終端回路２１１１において、主信号を入力しない、すなわち、入力データが不定になるクロックサイクルを設けてもよい。主信号は、クライアント信号またはフレーム信号である。例えば、主信号の動作周波数よりも１％高速の周波数で回路を動作させ、１００クロックサイクル分、主信号を入力させるのに対して１クロックサイクル分は主信号の入力を行わないものとし、その１クロックサイクルにてＬＵＴの内容を更新してもよい。

さらに、外部入力情報には、情報を構成する有効なビットと、情報を構成しない無効なビットとの両方を含めてもよい。例えば、光伝送システム９において、分布整合回路１１１１の上流において有効なビットと無効なビットとの並べ替えを行った外部入力情報を、分布整合回路１１１１に入力する。また、分布整合終端回路２１１１の下流において分布整合終端回路２１１１によって復元された外部入力情報の有効なビットと無効なビットとの並べ替えを行う。なお、光変調器１４００を駆動させる電気信号のシンボルレートは、例えば６４Ｇｓｙｍｂｏｌ／ｓとすればよい。

以上のように、実施の形態３に係る光伝送システム９において、光送信装置１０が、分布整合回路１１１１と、シンボルマッピング回路１１１２とを有し、光受信装置１１が、シンボルデマッピング回路２１１２と、分布整合終端回路２１１１とを有する。この構成を有することで、光伝送システム９は、実施の形態１および実施の形態２で示した効果を得ることができる。

実施の形態４．
図１１は、実施の形態４に係る符号化回路１１１０Ａの構成を示すブロック図である。図１１において、図９と同一の構成要素には同一の符号を付して詳細な説明を省略する。符号化回路１１１０Ａは、図８に示した光送信装置１０において、符号化回路１１１０の代わりに設けられる。図１２は、実施の形態４に係る復号回路２１１０Ａの構成を示すブロック図である。図１２において、図１０と同一の構成要素には同一の符号を付して詳細な説明を省略する。復号回路２１１０Ａは、図８に示した光受信装置１１において、復号回路２１１０の代わりに設けられる。

符号化回路１１１０Ａは、図１１に示すように、分布整合回路１１１１、シンボルマッピング回路１１１２Ａおよび誤り訂正符号化回路１１１３を備える。誤り訂正符号化回路１１１３は、分布整合回路１１１１から入力した信号点情報に対して、システマティックな誤り訂正符号化を行い、誤り訂正情報ビットおよび誤り訂正パリティビットをシンボルマッピング回路１１１２Ａに出力する。なお、分布整合回路１１１１は、誤り訂正符号化回路１１１３に出力する信号を、誤り訂正パリティ領域を事前に確保したフレーム形式としてもよい。

シンボルマッピング回路１１１２Ａは、誤り訂正符号化回路１１１３から入力した誤り訂正情報ビットおよび誤り訂正パリティビットに基づいて、変調シンボルを生成し、送信信号補償処理回路１１２０に出力する。誤り訂正パリティビットのマーク率は、制御できないことが通常であり（０．５付近）、確率的整形ができない。この場合、シンボルマッピング回路１１１２Ａは、変調シンボルの正負の極性を制御する符号ビットとして、上記誤り訂正パリティビットを割り当てる。例えば、振幅８値の片側パルス振幅変調シンボルでは、変調シンボルの振幅に影響を与えるビット（いわゆる振幅ビット）は、２ビットである。シンボルマッピング回路１１１２Ａは、この２ビットの組み合わせを維持して、パリティビットの割り当てを行う。ただし、これら制約を満たせない場合には、例えば誤り訂正パリティビットを振幅ビットに割り当てるか、分布整合した振幅ビットを符号ビット割り当ててもよい。

復号回路２１１０Ａは、図１２に示すように、分布整合終端回路２１１１Ａ、シンボルデマッピング回路２１１２および誤り訂正復号回路２１１３を備える。誤り訂正復号回路２１１３は、シンボルデマッピング回路２１１２から入力した信号に対して誤り訂正復号を行い、訂正後の誤り訂正情報ビットを分布整合終端回路２１１１Ａに出力する。

分布整合終端回路２１１１Ａは、誤り訂正復号回路２１１３から入力した信号に対し、実施の形態２で示した分布整合終端を行い、復元したクライアント信号もしくはフレーム信号を外部に出力する。また、分布整合終端回路２１１１Ａは、誤り訂正復号回路２１１３から入力した信号を、誤り訂正パリティ領域が事前に確保されたフレーム形式の信号として扱ってもよい。

また、分布整合回路１１１１と誤り訂正符号化回路１１１３との間でビットの並べ替えを行ってもよい。例えば、誤り訂正符号化に用いられる低密度パリティ検査符号は、符号空間上で訂正能力の強弱が存在する。このため、変調ビットのうち性能に劣るビットを訂正能力が高い側に配置し、変調ビットのうち性能に勝るビットを訂正能力が低い側に配置することがある。例えば、一つの振幅８値のパルス振幅変調シンボルには３ビットが割り当てられており、そのビット間では性能が異なる。この場合、ビットレベルが３つある。誤り訂正の符号空間に対するビットレベルの割り付けはビットレベルマッピングと呼ばれる。分布整合回路１１１１と誤り訂正符号化回路１１１３との間で行われたビットレベルマッピングは、誤り訂正復号回路２１１３と分布整合終端回路２１１１Ａとの間で元に戻される。この処理はビットレベルデマッピングと呼ばれる。

以上のように、実施の形態４に係る符号化回路１１１０Ａは、誤り訂正符号化回路１１１３を有し、シンボルマッピング回路１１１２Ａが、誤り訂正符号化回路１１１３により誤り訂正符号化された信号点情報を変調シンボルに変換する。実施の形態４に係る復号回路２１１０Ａは、誤り訂正復号回路２１１３を有し、分布整合終端回路２１１１Ａが、誤り訂正復号回路２１１３により誤り訂正復号された結果に基づいて、外部入力情報を復元する。従来の技術では、分布整合終端を行う信号に誤りが残存すると、復号が不可能となり、１ワード分が全体的に誤ることになる。これに対して、実施の形態４に係る復号回路２１１０Ａでは、分布整合終端回路２１１１Ａに入力される信号に誤りが残存しても部分的に復号できる。これにより、信号に残存した誤りを訂正することが可能である。

実施の形態５．
図１３は、実施の形態５に係る符号化回路１１１０Ｂの構成を示すブロック図である。図１３において、図９と同一の構成要素には同一の符号を付して詳細な説明を省略する。符号化回路１１１０Ｂは、図８に示した光送信装置１０において、符号化回路１１１０の代わりに設けられる。図１４は、実施の形態５に係る復号回路２１１０Ｂの構成を示すブロック図である。図１４において、図１０と同一の構成要素には同一の符号を付して詳細な説明を省略する。復号回路２１１０Ｂは、図８に示した光受信装置１１において、復号回路２１１０の代わりに設けられる。

符号化回路１１１０Ｂは、図１３に示すように、分布整合回路１１１１Ｂ、シンボルマッピング回路１１１２Ｂ、第２の誤り訂正符号化回路１１１４、第１の誤り訂正符号化回路１１１５を備える。第１の誤り訂正符号化回路１１１５は、外部から入力したクライアント信号またはフレーム信号に対し任意の誤り訂正符号化を行い、符号化後のビットを、分布整合回路１１１１Ｂに出力する。第１の誤り訂正符号化回路１１１５による誤り訂正符号化で得られた誤り訂正情報ビットを、外符号誤り訂正情報ビットと呼ぶ。

分布整合回路１１１１Ｂは、第１の誤り訂正符号化回路１１１５から入力した信号に対して、実施の形態１で示した分布整合を行い、分布整合によって得られた信号点情報を、第２の誤り訂正符号化回路１１１４に出力する。第２の誤り訂正符号化回路１１１４は、分布整合回路１１１１Ｂから入力した信号点情報に対して、システマティックな誤り訂正符号化を行い、誤り訂正情報ビットおよび誤り訂正パリティビットをシンボルマッピング回路１１１２Ｂに出力する。なお、第２の誤り訂正符号化回路１１１４による誤り訂正符号化で得られる誤り訂正情報ビットおよび誤り訂正パリティビットを、内符号誤り訂正情報ビットおよび内符号誤り訂正パリティビットと呼ぶ。

シンボルマッピング回路１１１２Ｂは、第２の誤り訂正符号化回路１１１４から入力した内符号誤り訂正情報ビットおよび内符号誤り訂正パリティビットに基づいて、変調シンボルを生成し、送信信号補償処理回路１１２０に出力する。このとき、内符号誤り訂正パリティビットのマーク率が０．５付近となって確率的整形ができない場合、シンボルマッピング回路１１１２Ｂは、変調シンボルの正負の極性を制御する符号ビットとして、内符号誤り訂正パリティビットを割り当てる。

復号回路２１１０Ｂは、図１４に示すように、分布整合終端回路２１１１Ｂ、シンボルデマッピング回路２１１２、第２の誤り訂正復号回路２１１４および第１の誤り訂正復号回路２１１５を備える。第２の誤り訂正復号回路２１１４は、シンボルデマッピング回路２１１２から入力した信号に対して誤り訂正復号を行い、誤り訂正復号で得られた誤り訂正情報ビットを、分布整合終端回路２１１１Ｂに出力する。第２の誤り訂正復号回路２１１４による誤り訂正復号で得られる誤り訂正情報ビットを、内符号誤り訂正情報ビットと呼ぶ。

分布整合終端回路２１１１Ｂは、第２の誤り訂正復号回路２１１４から入力した内符号誤り訂正情報ビットに対して、実施の形態２で示した分布整合終端を行い、分布整合終端によって復元したクライアント信号もしくはフレーム信号を、第１の誤り訂正復号回路２１１５に出力する。第１の誤り訂正復号回路２１１５は、分布整合終端回路２１１１Ｂから入力した信号に対して誤り訂正復号を行い、得られた誤り訂正情報ビットを、復元したクライアント信号またはフレーム信号として外部に出力する。第１の誤り訂正復号回路２１１５による誤り訂正復号で得られる誤り訂正情報ビットを、外符号誤り訂正情報ビットと呼ぶ。

以上のように、実施の形態５に係る符号化回路１１１０Ｂは、第１の誤り訂正符号化回路１１１５と、第２の誤り訂正符号化回路１１１４とを有する。分布整合回路１１１１Ｂが、第１の誤り訂正符号化回路１１１５により誤り訂正符号化された外部入力情報を入力して信号点情報を出力し、シンボルマッピング回路１１１２Ｂが、第２の誤り訂正符号化回路１１１４により誤り訂正符号化された信号点情報を変調シンボルに変換する。実施の形態５に係る復号回路２１１０Ｂは、第１の誤り訂正復号回路２１１５と第２の誤り訂正復号回路２１１４とを有する。分布整合終端回路２１１１Ｂは、第２の誤り訂正復号回路２１１４により得られた内符号誤り訂正情報ビットに基づいて外部入力情報を復元する。分布整合終端回路２１１１Ｂから出力された外部入力情報は、第１の誤り訂正復号回路２１１５によって誤り訂正復号され、外符号誤り訂正情報ビットが、復元された外部入力情報として外部に出力される。

実施の形態３から実施の形態５までに示した光伝送システムで確率的整形を行うことにより、確率的整形を行わずに同一の周波数利用効率を達成する信号に対し、通常の通信品質を得るために必要なＳＮＲを、例えば０．３〜１．１ｄＢだけ低減することができる。
また、分布整合回路と分布整合終端回路とに必要な回路リソースは、小規模なＬＵＴ用のＲＡＭまたはＲＯＭ、遅延調整用のフリップフロップおよびセレクタといったものであり、ビット精度が必要な加算処理および乗算処理が不要である。これにより、複数の演算回路を並列実装しなくてもよく、分布整合回路の回路規模の低減と消費電力の低減を実現することが可能である。また、大容量光伝送に有用である。

なお、本発明は上記実施の形態に限定されるものではなく、本発明の範囲内において、実施の形態のそれぞれの自由な組み合わせまたは実施の形態のそれぞれの任意の構成要素の変形もしくは実施の形態のそれぞれにおいて任意の構成要素の省略が可能である。

本発明に係る分布整合回路は、回路規模を低減することができるので、光伝送システムの光送信装置に利用可能である。

１，１１１１，１１１１Ｂ 分布整合回路、２−０，３−０，３−１，４−０，４−１，４−２，４−３，６−０，６−１，６−２，６−３，７−０，７−１，８−０ ルックアップテーブル（ＬＵＴ）、５，２１１１，２１１１Ａ，２１１１Ｂ 分布整合終端回路、９ 光伝送システム、１０ 光送信装置、１１ 光受信装置、１２ 光伝送路、１００ 処理回路、１０１ プロセッサ、１０２ メモリ、１１００ 送信信号処理回路、１１１０，１１１０Ａ，１１１０Ｂ 符号化回路、１１１２，１１１２Ａ，１１１２Ｂ シンボルマッピング回路、１１１３ 誤り訂正符号化回路、１１１４ 第２の誤り訂正符号化回路、１１１５ 第１の誤り訂正符号化回路、１１２０ 送信信号補償処理回路、１２００ ＤＡ変換器、１３００，２３００ 光源、１４００ 光変調器、２１００ 受信信号処理回路、２１１０，２１１０Ａ，２１１０Ｂ 復号回路、２１１２ シンボルデマッピング回路、２１１３ 誤り訂正復号回路、２１１４ 第２の誤り訂正復号回路、２１１５ 第１の誤り訂正復号回路、２１２０ 受信信号補償処理回路、２２００ ＡＤ変換器、２４００ 光受信器。

Claims (22)

1. ツリー状に階層化された複数のルックアップテーブルを備え、
   最上層のルックアップテーブルは、外部入力情報の一部を、直下の階層の複数のルックアップテーブルのそれぞれが管理する信号空間での信号点群の組み合わせを指定する指定情報に変換して、指定情報を直下の階層の複数のルックアップテーブルのそれぞれに出力し、
   最上層の直下から最下層の直上までの中間層のルックアップテーブルは、外部入力情報の一部と直上の階層に属するルックアップテーブルから入力した指定情報とにより構成されるビット系列を、直下の階層の複数のルックアップテーブルのそれぞれが管理する信号空間での信号点群の組み合わせを指定する指定情報に変換して、指定情報を直下の階層の複数のルックアップテーブルのそれぞれに出力し、
   最下層の複数のルックアップテーブルのそれぞれは、外部入力情報の一部と直上の階層のルックアップテーブルから入力した指定情報とにより構成されるビット系列を、最下層の複数のルックアップテーブルのそれぞれが管理する信号空間の信号点配置を示す信号点情報に変換して、信号点情報を出力すること
   を特徴とする分布整合回路。
2. 同一の階層のルックアップテーブルは、入力ビット数、出力ビット数、直上の階層のルックアップテーブルに接続する直下の階層のルックアップテーブルの数、およびアドレスとデータとの関係がそれぞれ固定されていること
   を特徴とする請求項１記載の分布整合回路。
3. 外部入力情報は、情報を構成する有効なビットと、情報を構成しない無効なビットとの両方を含むこと
   を特徴とする請求項１記載の分布整合回路。
4. 主信号が入力されないクロックサイクルを有すること
   を特徴とする請求項１記載の分布整合回路。
5. 複数のルックアップテーブルを備え、
   複数のルックアップテーブルは、外部入力情報の一部と、複数のルックアップテーブルのそれぞれが管理する信号空間での信号点群の組み合わせを指定する指定情報とによって構成されるビット系列を、複数のルックアップテーブルのそれぞれが管理する信号空間の信号点配置を示す信号点情報に変換して、信号点情報を出力すること
   を特徴とする分布整合回路。
6. 複数のルックアップテーブルは、ツリー状に２層に階層化され、
   上層のルックアップテーブルは、外部入力情報の一部を、下層の複数のルックアップテーブルのそれぞれが管理する信号空間での信号点群の組み合わせを指定する指定情報に変換して、指定情報を下層の複数のルックアップテーブルのそれぞれに出力し、
   下層の複数のルックアップテーブルのそれぞれは、外部入力情報の一部と上層のルックアップテーブルから入力した指定情報とによって構成されるビット系列を、下層の複数のルックアップテーブルのそれぞれが管理する信号空間の信号点配置を示す信号点情報に変換して、信号点情報を出力すること
   を特徴とする請求項５記載の分布整合回路。
7. ツリー状に階層化された複数のルックアップテーブルを備え、
   最下層の複数のルックアップテーブルのそれぞれは、請求項１記載の分布整合回路から出力され、通信用伝搬路を経由して得られた信号点情報のビット系列から、前記分布整合回路が備える最下層の複数のルックアップテーブルにおける、外部入力情報の一部と、直上の階層のルックアップテーブルからの指定情報とを復元し、
   最下層の直上から最上層の直下までの中間層のルックアップテーブルは、直下の階層のルックアップテーブルにて復元された指定情報のビット系列から、前記分布整合回路が備える直上の階層のルックアップテーブルにおける、外部入力情報の一部と、直上の階層のルックアップテーブルからの指定情報とを復元し、
   最上層のルックアップテーブルは、直下の階層のルックアップテーブルにて復元された指定情報のビット系列から、前記分布整合回路が備える最上層のルックアップテーブルにおける外部入力情報の一部を復元し、復元された全ての外部入力情報を出力すること
   を特徴とする分布整合終端回路。
8. 同一の階層のルックアップテーブルは、入力ビット数、出力ビット数、直上の階層のルックアップテーブルに接続する直下の階層のルックアップテーブルの数、およびアドレスとデータとの関係がそれぞれ固定されていること
   を特徴とする請求項７記載の分布整合終端回路。
9. 外部入力情報は、情報を構成する有効なビットと、情報を構成しない無効なビットとの両方を含むこと
   を特徴とする請求項７記載の分布整合終端回路。
10. 主信号が入力されないクロックサイクルを有すること
    を特徴とする請求項７記載の分布整合終端回路。
11. ツリー状に階層化された複数のルックアップテーブルを備えた分布整合回路の分布整合方法であって、
    最上層のルックアップテーブルが、外部入力情報の一部を、直下の階層の複数のルックアップテーブルのそれぞれが管理する信号空間での信号点群の組み合わせを指定する指定情報に変換して、指定情報を直下の階層の複数のルックアップテーブルのそれぞれに出力するステップと、
    最上層の直下から最下層の直上までの中間層のルックアップテーブルが、外部入力情報の一部と直上の階層に属するルックアップテーブルから入力した指定情報とにより構成されるビット系列を、直下の階層の複数のルックアップテーブルのそれぞれが管理する信号空間での信号点群の組み合わせを指定する指定情報に変換して、指定情報を直下の階層の複数のルックアップテーブルのそれぞれに出力するステップと、
    最下層の複数のルックアップテーブルのそれぞれが、外部入力情報の一部と直上の階層のルックアップテーブルから入力した指定情報とにより構成されるビット系列を、最下層の複数のルックアップテーブルのそれぞれが管理する信号空間の信号点配置を示す信号点情報に変換して、信号点情報を出力するステップとを備えたこと
    を特徴とする分布整合方法。
12. ツリー状に階層化された複数のルックアップテーブルを備えた分布整合終端回路の分布整合終端方法であって、
    最下層の複数のルックアップテーブルのそれぞれが、請求項１記載の分布整合回路から出力され、通信用伝搬路を経由して得られた信号点情報のビット系列から、前記分布整合回路が備える最下層の複数のルックアップテーブルにおける、外部入力情報の一部と、直上の階層のルックアップテーブルからの指定情報とを復元するステップと、
    最下層の直上から最上層の直下までの中間層のルックアップテーブルが、直下の階層のルックアップテーブルにて復元された指定情報のビット系列から、前記分布整合回路が備える直上の階層のルックアップテーブルにおける、外部入力情報の一部と、直上の階層のルックアップテーブルからの指定情報とを復元するステップと、
    最上層のルックアップテーブルが、直下の階層のルックアップテーブルにて復元された指定情報のビット系列から、前記分布整合回路が備える最上層のルックアップテーブルにおける外部入力情報の一部を復元し、復元された全ての外部入力情報を出力するステップと、を備えたこと
    を特徴とする分布整合終端方法。
13. 外部入力情報を符号化した光信号を生成する光送信装置と、前記光送信装置から受信した光信号に基づいて外部入力情報を復元する光受信装置とを備え、
    前記光送信装置は、
    外部入力情報を入力して信号点情報を出力する、請求項１記載の分布整合回路と、
    信号点情報を変調シンボルに変換するシンボルマッピング回路と、を有し、
    前記光受信装置は、
    前記光送信装置から受信した光信号に含まれる変調シンボルを、受信ビット系列または受信ビット尤度に変換するシンボルデマッピング回路と、
    前記受信ビット系列または前記受信ビット尤度に基づいて、外部入力情報を復元する、請求項７記載の分布整合終端回路と、を有すること
    を特徴とする光伝送システム。
14. 前記光送信装置は、
    信号点情報に誤り訂正符号化を行う誤り訂正符号化回路を有し、
    前記シンボルマッピング回路は、
    前記誤り訂正符号化回路によって誤り訂正符号化された信号点情報を、変調シンボルに変換し、
    前記光受信装置は、
    前記シンボルデマッピング回路から入力した前記受信ビット系列または前記受信ビット尤度に誤り訂正復号を行う誤り訂正復号回路を有し、
    前記分布整合終端回路は、
    前記誤り訂正復号回路によって誤り訂正復号された前記受信ビット系列または前記受信ビット尤度に基づいて、外部入力情報を復元すること
    を特徴とする請求項１３記載の光伝送システム。
15. 前記光送信装置は、
    外部入力情報に誤り訂正符号化を行う第１の誤り訂正符号化回路と、
    信号点情報に誤り訂正符号化を行う第２の誤り訂正符号化回路と、を有し、
    前記分布整合回路は、
    前記第１の誤り訂正符号化回路によって誤り訂正符号化された外部入力情報を入力して信号点情報を出力し、
    前記シンボルマッピング回路は、
    前記第２の誤り訂正符号化回路によって誤り訂正符号化された信号点情報を、変調シンボルに変換し、
    前記光受信装置は、
    前記分布整合終端回路によって復元された外部入力情報に誤り訂正復号を行う第１の誤り訂正復号回路と、
    前記シンボルデマッピング回路から入力した前記受信ビット系列または前記受信ビット尤度に誤り訂正復号を行う第２の誤り訂正復号回路と、を有し、
    前記分布整合終端回路は、
    前記第２の誤り訂正復号回路によって誤り訂正復号された前記受信ビット系列または前記受信ビット尤度に基づいて、外部入力情報を復元すること
    を特徴とする請求項１３記載の光伝送システム。
16. 前記分布整合回路は、最下層の複数のルックアップテーブルのそれぞれから出力された複数の信号点情報を、前記シンボルマッピング回路によって変調シンボルに変換された後に定義される変調シンボル電力が小さい順、信号点情報に含まれる０の数が多い順および信号点情報に含まれる１の数の期待値が多い順のいずれかの条件でソートし、アドレスが小さい側から対応付けること
    を特徴とする請求項１３記載の光伝送システム。
17. 前記分布整合回路は、最上層から最下層の直上までの階層のルックアップテーブルからの指定情報を、前記シンボルマッピング回路によって変調シンボルに変換された後に定義される変調シンボル電力の期待値が小さい順、信号点情報に含まれる０の数の期待値が多い順および信号点情報に含まれる１の数の期待値が多い順のいずれかの条件でソートし、アドレスが小さい側から対応付けること
    を特徴とする請求項１３記載の光伝送システム。
18. 前記分布整合回路が備える複数のルックアップテーブルのそれぞれは、入力ビット数と出力ビット数が同一、もしくは、入力ビット数よりも出力ビット数が多く、前記分布整合終端回路が備える複数のルックアップテーブルのそれぞれは、入力ビット数と出力ビット数が同一、もしくは、入力ビット数よりも出力ビット数が少ないこと
    を特徴とする請求項１３記載の光伝送システム。
19. 前記分布整合回路および前記分布整合終端回路がそれぞれ備えるルックアップテーブルは、直上の階層のルックアップテーブルに接続される直下の階層のルックアップテーブルの数が同一であり、同一階層かつ同一番号のルックアップテーブル同士では、前記分布整合回路側の入力ビット数と前記分布整合終端回路側の出力ビット数とが同一であり、前記分布整合回路側の出力ビット数と前記分布整合終端回路側の入力ビット数とが同一であり、前記分布整合終端回路側のデータリストとして前記分布整合回路側のアドレスリストを用い、前記分布整合終端回路側のアドレスリストとして、少なくとも前記分布整合回路側のデータリストを用い、さらに、前記分布整合回路側のデータリストにないアドレスに対するデータとしては、前記分布整合終端回路側のアドレスリストから重複を許容して選択すること
    を特徴とする請求項１３記載の光伝送システム。
20. 前記シンボルマッピング回路は、前記誤り訂正符号化回路から入力された誤り訂正情報ビットと誤り訂正パリティビットに基づいて、前記信号点情報を変調シンボルに変換し、変調シンボルの符号ビットに前記誤り訂正パリティビットを割り当てること
    を特徴とする請求項１４記載の光伝送システム。
21. 前記分布整合回路は、ツリー状に階層化された複数のルックアップテーブルから構成された複数の送信系統が並列に配置され、
    前記分布整合終端回路は、ツリー状に階層化された複数のルックアップテーブルから構成された複数の受信系統が並列に配置されていること
    を特徴とする請求項１３記載の光伝送システム。
22. 前記分布整合回路および前記分布整合終端回路がそれぞれ備えるルックアップテーブルは、入力ビット数および出力ビット数がそれぞれ１６以下であること
    を特徴とする請求項１３記載の光伝送システム。

Images