JP2002304818A - 再生装置 - Google Patents

Abstract

(57)【要約】 【課題】 再生信号の符号間干渉成分を充分に除去でき
るようにして、データの読み出しエラー率を格段に減ら
す。 【解決手段】 アナログ波形等化器（アナログＥＱ）８
がアナログ信号の再生信号に波形等化を施し、Ａ／Ｄ変
換器１２がその再生信号を一定のクロック周期でサンプ
リングしてＬビット（Ｌは正の整数）のデジタル値に変
換し、ＦＩＦＯ回路１９がそのデジタル値を入力して先
入れ先出しし、演算器１４がその出力を一方の入力と
し、比較器１５が演算器１４の出力を基準値と比較して
シフトレジスタ１７がそれを保持し、ＲＡＭ１６がその
並列Ｎビット出力とＦＩＦＯ回路１９のＬビットＭ段の
各最上位ビットを要素とするＭビットを合わせた（Ｍ＋
Ｎ）ビットをアドレスとし、その出力を演算器１４のも
う一方へ入力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、情報記録媒体で
ある光ディスク上に光ビームを照射することによって情
報の記録と再生を行う光ディスク記録再生装置や光ディ
スク上の情報の再生のみを行う光ディスク再生専用装置
等に適用される光ピックアップから再生されたアナログ
信号をデジタル信号に変換する再生装置に関する。

【０００２】

【従来の技術】光ディスクはＲＯＭと呼ばれる再生専用
のものと、ＲＡＭもしくはＲＷと呼ばれる書込みができ
るものとがある。図１２は書込みができる光ディスクの
データ記録後のマークとスペースの配置状態の模式図で
ある。同図に示すように、光ディスク上には書き込みデ
ータが“１”の時は、強いレーザ光による光ビームの照
射によって記録膜が相変化し「マーク」と呼ばれる低反
射領域が形成される。また、データの“０”に対応する
マークがない領域は「スペース」と呼ばれ、反射率が高
い領域である。データ再生時には弱いレーザ光による光
ビームのスポット（ビームスポット）がトラックに沿っ
て移動し、反射してくる光の量の多少によってデータを
読み出す。マーク及びスペースの長さは読み出しクロッ
クの周期をＴとして、３Ｔから１１Ｔまでの９通りの離
散的値をとるように符号化されている。ＲＯＭについて
は上記説明のマークのところがピットと呼ばれる窪みに
なっていて、書込みが出来ない点以外は同じである。

【０００３】図１３は、従来の再生装置である再生回路
を含む光ディスク再生装置の構成例を示す図である。同
図に示すように、光ピックアップ２内にある半導体レー
ザから出たレーザ光は光ディスク１で反射されて、光ピ
ックアップ２内の４分割受光素子で電気信号に変換され
てＡ〜Ｄの４つの信号が出力される。その後、Ｉ／Ｖア
ンプ３を通った後、アナログ演算器４で（Ａ＋Ｂ＋Ｃ＋
Ｄ）のアナログ加算が行われ、その結果を再生信号ＲＦ
として出力する。また、アナログ演算器４からトラック
誤差信号ＴＥとフォーカス誤差信号ＦＥを表わす別の２
つのアナログ演算結果がサーボ制御部（サーボ制御回
路）５に対して出力される。

【０００４】再生ＲＦ信号は、容量ＰによるＡＣカップ
リングでＤＣ成分を除去した後に再生回路７へ入力さ
れ、その再生回路７のアナログ波形等化器（アナログＥ
Ｑ）８で周波数に対してゲイン調整が行われ、その後、
スライス回路９で固定した基準電圧Ｖｒｅｆと比較され
て２値化される。その後、ＰＬＬ回路（ＰＬＬ）１０で
再生信号から同期クロック成分を抽出する。その抽出さ
れた同期クロックの立ち下がりエッジを使ってサンプリ
ング回路１１で２値化された再生信号から２値化データ
が取り出される。ここで、スライス回路９としては１個
のコンパレータを設け、固定電圧レベルの基準電圧Ｖｒ
ｅｆと比較することによって２値化する方法が通常用い
られている。

【０００５】また、再生回路から出力される２値化デー
タは、図示を省略した外部の８／１６復調回路及びエラ
ー検出・訂正回路でそれぞれ８／１６復調とエラー検出
及びエラー訂正が行われる。ここでエラー検出・訂正と
は、３７，８５６バイトを１ブロックとして、その中に
３３，０２４バイトのデータと一緒に４，８３２バイト
の冗長符号が光ディスク１上に記録されていて、再生
時、その再生したデータと冗長符号を合わせて演算を行
うことにより、エラーの検出と訂正を行うものである。
なお、１ブロックは１セクタ２，３６６バイトを最小単
位として１６セクタから構成されている。

【０００６】図１４は、符号間干渉成分を除去する機能
を持ったディシジョン・フィードバック・イコライザ
（ＤＦＥ）と呼ばれる従来の再生回路７の構成を示す図
であり、図１３と共通する部分には同一符号を付してい
る。図１４に示すように、再生信号はアナログ波形等化
器（アナログＥＱ）８である程度波形等化された後、Ａ
／Ｄ変換器１２とスライス回路９に入力される。スライ
ス回路９で２値化された後、ＰＬＬ回路（ＰＬＬ）１０
で再生信号から同期クロック成分を抽出する。Ａ／Ｄ変
換器１２はＰＬＬ回路１０からのクロック信号に同期し
て、再生信号をサンプリングしてディジタル値に変換す
る。フィルタ回路（ＦＩＲ）１３はＡ／Ｄ変換器１２の
出力をパーシャルレスポンス等化し、演算器１４はＦＩ
Ｒ１３の出力値から符号間干渉成分の予測値を表わすリ
ードアクセスメモリ（以下「ＲＡＭ」と称する）１６の
出力値を減算する。

【０００７】比較器１５は演算器１４の出力を所定の基
準値と比較して２値化を行う。シフトレジスタ１７は比
較器１５の１ビット出力をＮクロックサイクル分記憶
し、そのＮビットをＲＡＭ１６のアドレスとしてデータ
の読み出しを行う。Ｎとしては２〜６の範囲の値が用い
られる。ＲＡＭ１６のデータは、当該ビットの直前のＮ
ビットの２値化データからの符号間干渉量であり、初期
時はデフォールトの値が設定され、その後、光ディスク
１上に予め記録された学習パターンを再生し、比較器１
５の２値化出力Ａｋと演算器１４の出力Ｚｋの差を誤差
信号Ｅｋとして、図示を省略した制御回路が次の数２に
基づく演算によってアドレスされているデータを補正す
るように制御する。数２のＲｉ（ｋ）はＲＡＭ１６のア
ドレスｉの時間ｋにおけるデータを表わし、μは所定の
係数である。

【０００８】

【数１】Ｅｋ＝Ａｋ−Ｚｋ

【０００９】

【数２】Ｒｉ（ｋ＋１）＝Ｒｉ（ｋ）＋μ＊Ｅｋ

【００１０】ここで学習パターンとはＲＡＭ１６の全ア
ドレスを出来るだけ短時間にアクセスできるように作ら
れたデータパターンであり、図示を省略した外部のエラ
ー検出・訂正回路によって検出されるデータエラー率が
所定のレベル以下になるまで繰り返し再生を行うように
制御される。ＦＩＲ１３はパーシャルレスポンス（Ｐ
Ｒ）等化を実行するための有限インパルス応答型フィル
タ回路である。

【００１１】図１５は有限インパルス応答型フィルタ回
路であるＰＲ（ａ０，ａ１，ａ２，ａ３，ａ４）等化を
行うＦＩＲ１３の内部構成を示す図である。同図に示す
ように、３０は１Ｔ時間データを遅延させるための遅延
回路、３１は係数ａ０との乗算を行う乗算回路、３２は
５つの乗算結果を加算する加算回路である。なお、図中
の同じ記号はそれぞれ同一機能の物を示す。ＦＩＲ１３
のフィルタ回路に対応するインパルス応答ｈ（ｔ）は次
の数３及び数４で表わされる。ａ０，ａ１，ａ２，ａ
３，ａ４はＦＩＲ１３のフィルタの各タップの乗算係数
であり、それらの値はＲＡＭ１６による符号間干渉成分
の予測と除去に出来るだけ適した値が選択される。

【００１２】

【数３】ｈ（（２ｋ−１）Ｔ／２）＝ａ０，ａ１，ａ
２，ａ３，ａ４（ｋ＝−２，−１，０，１，２）

【００１３】

【数４】ｈ（（２ｋ−１）Ｔ／２）＝０（ｋ≠−２，−
１，０，１，２）

【００１４】

【発明が解決しようとする課題】しかしながら、従来の
再生装置におけるＤＦＥは直前のデータから符号間干渉
成分を除去するものであるが、直後のデータからの符号
間干渉成分は考慮されていないので、光ディスク１上の
光スポットの直径は対物レンズによる絞り込みによって
も回折限界のために１．３ｕｍ程度にしか小さくならな
いから、本来読み出したいスポットの中心から±５Ｔ程
度の広がりを持つため、直後のデータからの符号間干渉
量も考慮する必要がある。このため、従来の方式では充
分な符号間干渉成分の除去ができないので、データの読
み出しエラーを充分に低減できないという問題があっ
た。この発明は上記の課題を解決するためになされたも
のであり、再生信号の符号間干渉成分を充分に除去でき
るようにして、データの読み出しエラー率を格段に減ら
すことを目的とする。

【００１５】

【課題を解決するための手段】この発明は上記の目的を
達成するため、情報記録媒体上に記録された情報を再生
する再生装置であって、上記再生によって得られたアナ
ログ信号の再生信号に波形等化を施すアナログ波形整形
手段と、そのアナログ波形整形手段によって波形等化さ
れた再生信号を一定のクロック周期でサンプリングして
Ｌビット（Ｌは正の整数）のデジタル値に変換するアナ
ログ・デジタル変換手段と、そのアナログ・デジタル変
換手段によって変換されたＬビットのデジタル値を入力
して先に入力したデジタル値を先に出力するＬビットＭ
段（Ｍは正の整数）の先入先出手段と、その先入先出手
段のシフト出力を一方の入力とする２入力の演算手段
と、その演算手段の出力を基準値と比較する比較手段
と、その比較手段の出力を入力して保持する１ビットＮ
段（Ｎは正の整数）のシフトレジスタ手段と、そのシフ
トレジスタ手段の並列Ｎビット出力と上記先入先出手段
のＬビットＭ段の各最上位ビットを要素とするＭビット
を合わせた（Ｍ＋Ｎ）ビットをアドレスとするリードア
クセスメモリ手段を備え、そのリードアクセスメモリ手
段の出力を上記演算手段のもう一方へ入力するようにし
た再生装置を提供する。

【００１６】また、情報記録媒体上に記録された情報を
再生する再生装置であって、上記再生によって得られた
アナログ信号の再生信号に波形等化を施すアナログ波形
整形手段と、そのアナログ波形整形手段によって波形等
化された再生信号を一定のクロック周期でサンプリング
してＬビット（Ｌは正の整数）のデジタル値に変換する
アナログ・デジタル変換手段と、そのアナログ・デジタ
ル変換手段によって変換されたＬビットのデジタル値を
入力して先に入力したデジタル値を先に出力するＬビッ
トＭ段（Ｍは正の整数）の先入先出手段と、その先入先
出手段のシフト出力を一方の入力とする２入力の第１の
演算手段と、その第１の演算手段の出力を基準値と比較
する比較手段と、その比較手段の出力を入力して保持す
る１ビットＮ段（Ｎは正の整数）のシフトレジスタ手段
と、そのシフトレジスタ手段の並列Ｎビット出力と上記
先入先出手段のＬビットＭ段の各最上位ビットを要素と
するＭビットを合わせた（Ｍ＋Ｎ）ビットをアドレスと
するリードアクセスメモリ手段と、そのリードアクセス
メモリ手段の出力を上記第１の演算手段のもう一方の入
力とすると共に、上記（Ｍ＋Ｎ）ビットを入力とする制
御手段とその制御手段によって制御される第２の演算手
段を備えた再生装置にするとよい。

【００１７】さらに、情報記録媒体上に記録された情報
を再生する再生装置であって、上記再生によって得られ
たアナログ信号の再生信号に波形等化を施すアナログ波
形整形手段と、そのアナログ波形整形手段によって波形
等化された再生信号を一定のクロック周期でサンプリン
グしてＬビット（Ｌは正の整数）のデジタル値に変換す
るアナログ・デジタル変換手段と、そのアナログ・デジ
タル変換手段によって変換されたＬビットのデジタル値
を入力して先に入力したデジタル値を先に出力するＬビ
ットＭ段（Ｍは正の整数）の先入先出手段と、その先入
先出手段のシフト出力を一方の入力とする２入力の第１
の演算手段と、その第１の演算手段の出力を基準値と比
較する比較手段と、その比較手段の出力を入力して保持
する１ビットＮ段（Ｎは正の整数）のシフトレジスタ手
段と、そのシフトレジスタ手段の並列Ｎビット出力と上
記先入先出手段のＬビットＭ段の各最上位ビットを要素
とするＭビットを合わせた（Ｍ＋Ｎ）ビットをアドレス
とするリードアクセスメモリ手段と、そのリードアクセ
スメモリ手段の出力を上記第１の演算手段のもう一方の
入力とすると共に、上記（Ｍ＋Ｎ）ビットを入力とする
制御手段とその制御手段によって制御される第２の演算
手段を備え、その第２の演算手段から上記リードアクセ
スメモリ手段のデータを読み書きできるようにした再生
装置にするとよい。

【００１８】また、上記のような再生装置において、上
記制御手段を、上記先入先出手段内のデジタル値の再生
信号の最上位ビットから上記情報記録媒体上に記録され
た情報のマークとスペースの変化点を検出し、上記第２
の演算手段によって上記変化点の前後のデジタル値の演
算を実行させると共にその演算結果を上記先入先出手段
の最上位ビットと上記シフトレジスタ手段を合わせたビ
ットパターン毎に記憶手段に記憶し、所定のクロックサ
イクル後に上記ビットパターン毎に平均値を算出し、上
記リードアクセスメモリ手段に上記平均値に対する所定
の演算結果を格納するように制御する手段にするとよ
い。

【００１９】さらに、上記のような再生装置において、
上記制御手段を、上記先入先出手段内のデジタル値の再
生信号の最上位ビットから上記情報記録媒体上に記録さ
れた情報の規定の長さのマークとスペースの変化点を検
出し、上記規定の長さを満たすマーク又はスペースの変
化点の前後のデジタル値に基づいて上記第２の演算手段
に演算を実行させると共にその演算結果を上記先入先出
手段の最上位ビットと上記シフトレジスタ手段を合わせ
たビットパターン毎に記憶手段に記憶し、上記規定の長
さを満たさないマーク又はスペースの変化点については
上記第２の演算手段に演算を実行させずに、所定のクロ
ックサイクル後に上記ビットパターン毎に平均値を算出
し、上記リードアクセスメモリ手段に上記平均値に対す
る所定の演算結果を格納するようように制御する手段に
するとよい。

【００２０】また、情報記録媒体上に記録された情報を
再生する再生装置であって、上記再生によって得られた
アナログ信号の再生信号に波形等化を施すアナログ波形
整形手段と、そのアナログ波形整形手段によって波形等
化された再生信号を一定のクロック周期でサンプリング
してＬビット（Ｌは正の整数）のデジタル値に変換する
アナログ・デジタル変換手段と、そのアナログ・デジタ
ル変換手段によって変換されたＬビットのデジタル値を
入力して先に入力したデジタル値を先に出力するＬビッ
トＭ段（Ｍは正の整数）の先入先出手段と、その先入先
出手段のシフト出力を一方の入力とする２入力の第１の
演算手段と、その第１の演算手段の出力から最尤法によ
って再生データを検出する検出手段と、その検出手段の
出力と上記第１の演算手段の出力を入力とする１ビット
Ｎ段（Ｎは正の整数）のシフトレジスタ手段と、そのシ
フトレジスタ手段の並列Ｎビット出力と上記先入先出手
段のＬビットＭ段の各最上位ビットを要素とするＭビッ
トを合わせた（Ｍ＋Ｎ）ビットをアドレスとするリード
アクセスメモリ手段と、そのリードアクセスメモリ手段
の出力を上記第１の演算手段のもう一方の入力とすると
共に、上記（Ｍ＋Ｎ）ビットを入力とする制御手段とそ
の制御手段によって制御される第２の演算手段とを備え
た再生装置にするとよい。

【００２１】さらに、上記のような再生装置において、
上記検出手段を、上記第１の演算手段の出力と複数の振
幅期待値との差の２乗又は絶対値をクロック毎に累算す
る手段と、確定した検出結果を起点とする複数の振幅期
待値列間で上記累算の結果を比較する比較手段を有し、
上記累算の結果が最も小さい振幅期待値列の上記起点と
なる確定した検出結果に続く振幅期待値を前記確定した
検出結果として出力する手段にするとよい。

【００２２】また、上記のような再生装置において、エ
ラー検出・訂正手段によって所定の割合以上のエラーを
検出した場合、上記リードアクセスメモリ手段の出力を
禁止し、上記先入先出手段の出力を直接に上記比較手段
の入力として検出を続け、上記シフトレジスタ手段のデ
ータが全て更新された後に上記演算手段による演算及び
信号再生を再開するように制御する手段を設けるとよ
い。

【００２３】さらに、上記のような再生装置において、
エラー検出・訂正手段によって所定の割合以上のエラー
を検出した場合、上記リードアクセスメモリ手段の出力
を禁止し、上記先入先出手段の出力を直接に上記検出手
段の入力として検出を続け、上記シフトレジスタ手段の
データが全て更新された後に上記演算手段による演算及
び信号再生を再開するように制御する手段を設けるとよ
い。

【００２４】さらにまた、上記のような再生装置におい
て、エラー検出・訂正手段によって所定の割合以上のエ
ラーを検出した場合、上記リードアクセスメモリ手段の
出力を禁止し、上記リードアクセスメモリ手段の符号間
干渉予測値の設定を再度行った後に信号再生を再開する
ように制御する手段を設けるとよい。

【００２５】

【発明の実施の形態】以下、この発明の実施形態を図面
に基づいて具体的に説明する。 （１）この発明の請求項１に係わる実施形態 図１はこの発明の請求項１に係わる一実施形態である再
生回路の構成を示すブロック図であり、図１４に示した
再生回路と共通する部分には同一符号を付してその説明
を省略する。この再生回路は、図１４に示した再生回路
と略同じ構成であるが、そのＦＩＲ１３をＦＩＦＯ回路
（ＦＩＦＯ）１９と変更しており、上記ＲＡＭ１６に代
えてＦＩＦＯ回路１９からの最上位ビットを入力するＲ
ＡＭ１８を設けているところが異なる。

【００２６】図２は、図１のＦＩＦＯ回路１９の内部構
成例を示すブロック図である。レジスタ３５は上記Ａ／
Ｄ変換器１２の出力ビット幅と同じビット幅のレジスタ
であり、ＰＬＬ回路１０からのクロックＣＬＫによって
データを左から右にシフトする。また、図中のｍｓｂは
各データの最上位ビットを表わす。演算器１４は、ＦＩ
ＦＯ回路１９の出力値から符号間干渉成分の予測値を表
わすＲＡＭ１８の出力値を減算する。比較器１５は、演
算器１４の出力を所定の基準値と比較して２値化を行
う。シフトレジスタ１７は、比較器１５の１ビット出力
をＮクロックサイクル分記憶し、そのＮビットはＲＡＭ
１８のアドレスの一部となる。

【００２７】ＲＡＭ１８のデータは、当該ビットの直前
のＮビットの２値化データとＭビットのＦＩＦＯ回路１
９内の各レジスタ３５の最上位ビットによって決まる予
測された符号間干渉量であり、初期時にデフォールトの
値を設定し、その後、光ディスク上に予め記録された学
習パターンを再生し、比較器１５の２値化出力Ａｋと演
算器１４の出力Ｚｋの差を誤差信号Ｅｋとして、上記数
２に基づく演算処理によってアドレスされているデータ
を補正するように図示を省略した制御回路で制御する。

【００２８】すなわち、この再生回路は、情報記録媒体
である光ディスク上に記録された情報を再生する再生装
置であり、上記アナログ波形等化器（アナログＥＱ）８
が上記再生によって得られたアナログ信号の再生信号に
波形等化を施すアナログ波形整形手段の機能を、上記Ａ
／Ｄ変換器１２がアナログ波形整形手段によって波形等
化された再生信号を一定のクロック周期でサンプリング
してＬビット（Ｌは正の整数）のデジタル値に変換する
アナログ・デジタル変換手段の機能をそれぞれ果たす。
また、上記ＦＩＦＯ回路１９がアナログ・デジタル変換
手段によって変換されたＬビットのデジタル値を入力し
て先に入力したデジタル値を先に出力するＬビットＭ段
（Ｍは正の整数）の先入先出手段の機能を、上記演算器
１４が先入先出手段のシフト出力を一方の入力とする２
入力の演算手段の機能を、上記比較器１５が演算手段の
出力を基準値と比較する比較手段の機能をそれぞれ果た
す。

【００２９】さらに、上記シフトレジスタ１７が比較手
段の出力を入力して保持する１ビットＮ段（Ｎは正の整
数）のシフトレジスタ手段の機能を、上記ＲＡＭ１８が
シフトレジスタ手段の並列Ｎビット出力と先入先出手段
のＬビットＭ段の各最上位ビットを要素とするＭビット
を合わせた（Ｍ＋Ｎ）ビットをアドレスとするリードア
クセスメモリ手段の機能をそれぞれ果たす。そして、上
記ＲＡＭ１８の出力を上記演算器１４のもう一方へ入力
するように構成している。

【００３０】このようにして、ＲＡＭの出力を演算器の
もう一方の入力とすることにより、直前と直後のデータ
からの合成された符号間干渉量をＲＡＭ１８のデータと
して設定するので、従来の再生回路と比べて確度の高い
符号間干渉成分の除去が可能になる。

【００３１】（２）この発明の請求項２と４に係わる実
施形態 図３はこの発明の請求項２と４に係わる一実施形態であ
る再生回路の構成を示すブロック図であり、図１と共通
する部分には同一符号を付してその説明を省略する。こ
の再生回路は、図１に示した再生回路に新たに制御回路
２０と演算器２１を設けている。制御回路２０と演算器
２１は、ＲＡＭ１８に格納する符号間干渉予測値を算出
するための手段である。初期時、ＲＡＭ１８の出力を禁
止した状態であり、光ディスク上の任意のデータを再生
し、スペースとマークの変化点の前後のクロックサイク
ルに基づいてＦＩＦＯ回路１９からのデジタル値Ｙｋを
読み込み、ＦＩＦＯ回路１９の最上位ビットとシフトレ
ジスタ１７内のビットパターン毎にデジタル値Ｙｋの累
算とデジタル値の個数をカウントし、所定の時間経過後
に上記累算結果とカウント数からビットパターン毎に平
均値を算出する。その後、変化点の前後のクロックサイ
クルの前記平均値のさらに平均値を求め、これを符号間
干渉量としてＲＡＭ１８の当該アドレスに格納する。

【００３２】この処理について図４に基づいてさらに詳
しく説明する。図４は、図３に示した上記ＦＩＦＯ１９
の各レジスタの最上位ビットとシフトレジスタ１７内の
ビットパターンを表わした図である。同図に示すよう
に、例えば、ＦＩＦＯ回路１９が７段であり、シフトレ
ジスタ１７が６ビットの場合を例にとる。図中のＡ１〜
Ａ４とＢ１〜Ｂ４はそれぞれ特定の長さのマークから長
さ３Ｔのスペースへの変化点の直前と直後のクロックサ
イクルのデジタル値がＦＩＦＯ回路１９から出力される
時点の全ビットパターンを示している。図中のＸは
“１”でも“０”でもよいことを示す。Ｂ１〜Ｂ４のビ
ットパターンの内の（ｋ＋６）のビットが“１”か
“０”かはｋの変化点の信号振幅に影響を与えないの
で、（ｋ＋６）のビットは無視することができる。ま
た、３Ｔから１１Ｔの離散的値の内の６Ｔ以上の長さに
ついては符号間干渉の効果について同じであると考えら
れるので、Ａ４のビットパターンでは（ｋ−６）のビッ
トは無視することができる。

【００３３】したがって、Ａ１〜Ａ４，Ｂ１〜Ｂ４の合
わせて８つのビットパターンを制御回路２０によって検
出すればよい。そこで、上記８つのビットパターンのそ
れぞれについてデジタル値を累算すると共に、デジタル
値の数をカウントし、演算器２１内の記憶手段（図示を
省略）に記憶する。さらに、所定のクロックサイクル数
実行後に上記累算値とカウント数から平均値を求め、Ａ
１とＢ１でその平均値の和を２で割った値を符号間干渉
予測値としてＲＡＭ１８のＡ１とＢ１に対応するアドレ
スに格納する。Ａ２とＢ２，Ａ３とＢ３，Ａ４とＢ４に
ついても同様にしてＲＡＭ１８に符号間干渉予測値を格
納する。

【００３４】すなわち、この再生回路は、情報記録媒体
である光ディスク上に記録された情報を再生する再生装
置であり、上記アナログ波形等化器（アナログＥＱ）８
が上記再生によって得られたアナログ信号の再生信号に
波形等化を施すアナログ波形整形手段の機能を、上記Ａ
／Ｄ変換器１２がアナログ波形整形手段によって波形等
化された再生信号を一定のクロック周期でサンプリング
してＬビット（Ｌは正の整数）のデジタル値に変換する
アナログ・デジタル変換手段の機能を果たす。また、上
記ＦＩＦＯ回路１９がアナログ・デジタル変換手段によ
って変換されたＬビットのデジタル値を入力して先に入
力したデジタル値を先に出力するＬビットＭ段（Ｍは正
の整数）の先入先出手段の機能を、上記演算器１４が先
入先出手段のシフト出力を一方の入力とする２入力の第
１の演算手段の機能を、上記比較器１５が第１の演算手
段の出力を基準値と比較する比較手段の機能をそれぞれ
果たす。

【００３５】さらに、上記シフトレジスタ１７が比較手
段の出力を入力して保持する１ビットＮ段（Ｎは正の整
数）のシフトレジスタ手段の機能を、上記ＲＡＭ１８が
シフトレジスタ手段の並列Ｎビット出力と先入先出手段
のＬビットＭ段の各最上位ビットを要素とするＭビット
を合わせた（Ｍ＋Ｎ）ビットをアドレスとするリードア
クセスメモリ手段の機能を、上記演算器２１がリードア
クセスメモリ手段の出力を第１の演算手段のもう一方の
入力とすると共に、上記（Ｍ＋Ｎ）ビットを入力とする
制御手段（上記制御回路２０が相当する）とその制御手
段によって制御される第２の演算手段の機能を果たす。

【００３６】また、上記制御回路２０が、先入先出手段
内のデジタル値の再生信号の最上位ビットから情報記録
媒体上に記録された情報のマークとスペースの変化点を
検出し、第２の演算手段によって上記変化点の前後のデ
ジタル値の演算を実行させると共にその演算結果を先入
先出手段の最上位ビットとシフトレジスタ手段を合わせ
たビットパターン毎に記憶手段に記憶し、所定のクロッ
クサイクル後に上記ビットパターン毎に平均値を算出
し、リードアクセスメモリ手段に上記平均値に対する所
定の演算結果を格納するように制御する手段の機能を果
たす。

【００３７】このようにして、直前と直後のデータから
の合成された符号間干渉量をＲＡＭ１８の全アドレスの
データとして設定した後、ＲＡＭ１８の出力を許可にし
て実際の信号再生を行うことにより、確度の高い符号間
干渉成分の除去が可能になる。また、上述のように学習
パターンを必要としないので、光ディスク上に学習パタ
ーン用の領域を設ける必要がなく、光ディスクの記録領
域を有効に利用（活用）することができる。

【００３８】（３）この発明の請求項３と４に係わる実
施形態 図５はこの発明の請求項３と４に係わる一実施形態であ
る再生回路の構成を示すブロック図であり、図３と共通
する部分には同一符号を付してその説明を省略する。こ
の再生回路は、図３に示した再生回路のＲＡＭ１８，制
御回路２０，演算器２１とそれぞれ異なる機能を果たす
ＲＡＭ２２，制御回路２３，演算器２４に変更してい
る。制御回路２３と演算器２４は、ＲＡＭ２２に格納す
る符号間干渉予測値を算出するための手段であることは
上記制御回路２０と演算器２１と同様であるが、上述し
た請求項２に係わる処理で説明したのと同様の動作を行
ってＲＡＭ２２に符号間干渉予測値を格納する。したが
って、上述した請求項２に係わる機能と異なるのは各ビ
ットパターン毎の累算結果をＲＡＭ２２に記憶すること
である。

【００３９】すなわち、この再生回路は、情報記録媒体
である光ディスク上に記録された情報を再生する再生装
置であり、上記アナログ波形等化器（アナログＥＱ）８
が上記再生によって得られたアナログ信号の再生信号に
波形等化を施すアナログ波形整形手段の機能を、上記Ａ
／Ｄ変換器１２がアナログ波形整形手段によって波形等
化された再生信号を一定のクロック周期でサンプリング
してＬビット（Ｌは正の整数）のデジタル値に変換する
アナログ・デジタル変換手段の機能を果たす。また、上
記ＦＩＦＯ回路１９がアナログ・デジタル変換手段によ
って変換されたＬビットのデジタル値を入力して先に入
力したデジタル値を先に出力するＬビットＭ段（Ｍは正
の整数）の先入先出手段の機能を、上記演算器１４が先
入先出手段のシフト出力を一方の入力とする２入力の第
１の演算手段の機能を、上記比較器１５が第１の演算手
段の出力を基準値と比較する比較手段の機能をそれぞれ
果たす。

【００４０】さらに、上記シフトレジスタ１７が比較手
段の出力を入力して保持する１ビットＮ段（Ｎは正の整
数）のシフトレジスタ手段の機能を、上記ＲＡＭ１８が
シフトレジスタ手段の並列Ｎビット出力と先入先出手段
のＬビットＭ段の各最上位ビットを要素とするＭビット
を合わせた（Ｍ＋Ｎ）ビットをアドレスとするリードア
クセスメモリ手段の機能を、上記演算器２１がリードア
クセスメモリ手段の出力を第１の演算手段のもう一方の
入力とすると共に、上記（Ｍ＋Ｎ）ビットを入力とする
制御手段（上記制御回路２０が相当する）とその制御手
段によって制御される第２の演算手段の機能を果たす。
そして、上記演算器２４から上記ＲＡＭ２２のデータを
読み書きできるように構成している。

【００４１】また、上記制御回路２３が、先入先出手段
内のデジタル値の再生信号の最上位ビットから情報記録
媒体上に記録された情報のマークとスペースの変化点を
検出し、第２の演算手段によって上記変化点の前後のデ
ジタル値の演算を実行させると共にその演算結果を先入
先出手段の最上位ビットとシフトレジスタ手段を合わせ
たビットパターン毎に記憶手段に記憶し、所定のクロッ
クサイクル後に上記ビットパターン毎に平均値を算出
し、リードアクセスメモリ手段に上記平均値に対する所
定の演算結果を格納するように制御する手段の機能を果
たす。このようにして、演算器２４の回路規模を小さく
することができる。

【００４２】（４）この発明の請求項５に係わる実施形
態 図６はこの発明の請求項５に係わる一実施形態である再
生回路の構成を示すブロック図であり、図３と共通する
部分には同一符号を付してその説明を省略する。図７
は、図６に示した上記ＦＩＦＯ１９の各レジスタの最上
位ビットとシフトレジスタ１７内のビットパターンを表
わした図である。図６に示すように、この再生回路は、
図３に示した再生回路の制御回路２０と異なる機能を果
たす制御回路２５に変更している。制御回路２５は、Ｒ
ＡＭ１８に格納する符号間干渉予測値を算出するための
制御を行うことは上記制御回路２０と同様であるが、上
述した請求項２に係わる処理で説明したのと同様の動作
を行ってＲＡＭ１８に符号間干渉予測値を格納する。

【００４３】ところで、ＦＩＦＯ回路１９から出力され
る再生信号は、規定の３Ｔから１１Ｔ以外の１Ｔもしく
は２Ｔのマークまたはスペースが存在することがある。
例えば、図７には図４に示した３Ｔスペースの右側が符
号間干渉によって規定外の２Ｔスペースに化けてしまっ
ている場合の例を示している。この場合、規定外マーク
とスペースの出現率が低く、偏った符号間干渉予測値を
設定しないようにするため、ＲＡＭ１８の当該アドレス
に格納する符号間干渉予測値としては、対応する３Ｔス
ペースの符号間干渉予測値を設定する。また、２Ｔ，１
Ｔのマークおよび１Ｔのスペースについてもそれぞれ対
応する３Ｔマークまたはスペースの符号間干渉予測値を
設定する。

【００４４】すなわち、上記制御回路２５が、先入先出
手段内のデジタル値の再生信号の最上位ビットから情報
記録媒体上に記録された情報の規定の長さのマークとス
ペースの変化点を検出し、上記規定の長さを満たすマー
ク又はスペースの変化点の前後のデジタル値に基づいて
第２の演算手段に演算を実行させると共にその演算結果
を先入先出手段の最上位ビットとシフトレジスタ手段を
合わせたビットパターン毎に記憶手段に記憶し、上記規
定の長さを満たさないマーク又はスペースの変化点につ
いては第２の演算手段に演算を実行させずに、所定のク
ロックサイクル後に上記ビットパターン毎に平均値を算
出し、リードアクセスメモリ手段に上記平均値に対する
所定の演算結果を格納するように制御する手段の機能を
果たす。

【００４５】（５）この発明の請求項６と７に係わる実
施形態 図８はこの発明の請求項６と７に係わる一実施形態であ
る再生回路の構成を示すブロック図であり、図６と共通
する部分には同一符号を付してその説明を省略する。図
９は図８のシフトレジスタ２７の内部構成を検出器２６
のツリー深さが２の場合を例にとって示した図である。
図１０は図８の演算器１４の出力信号を示す図である。
図１１はクロックサイクルｋにおけるツリー状の振幅期
待値列を示す図である。

【００４６】この再生回路は、図６に示した再生回路の
比較器１５を検出器２６に変更しており、シフトレジス
タ１７も演算器１４の出力を入力するように構成したシ
フトレジスタ２７に変更している。検出器２６は演算器
１４の複数クロックサイクル分の出力に対して最尤法に
よって最も確からしい再生信号列を推定する処理を行
う。次に、最尤法に基づく検出処理を実行する検出器２
６について説明する。検出器２６は演算器１４の出力と
複数の振幅期待値との差の２乗または絶対値をクロック
毎に累算する手段と、確定した検出結果を起点とする複
数の振幅期待値列間で上記累算の結果を比較する比較手
段とを備えており、上記累算の結果が最も小さい振幅期
待値列の上記起点となる確定した検出結果に続く振幅期
待値を確定した検出結果として出力するものである。

【００４７】図１０中のＥは無ノイズで無符号間干渉の
場合の振幅期待値を、Ａｋは検出器２６の２値化出力信
号を表わしている。図１１は一例としてツリー深さが
２、またクロックサイクル（ｋ−３）時の確定した振幅
値が１の場合を示している。同図中の各枝の数字は振幅
期待値を示している。クロックサイクルｋにおいて５つ
の振幅期待値列の（ｋ−２）からｋまでの振幅期待値と
演算器１４の出力の差の２乗または絶対値のそれぞれの
累算結果を比較し、最も値が小さい振幅期待値列を含む
（ｋ−２）時の枝を選択することによって再生信号検出
を行う。例えば、（ｋ−２）時の枝で振幅期待値２の枝
が選択されると、演算器１４の出力Ｚ（ｋ−２）に対す
るＬビット出力（振幅値）として２を、２値化出力Ａ
（ｋ−２）として１がそれぞれ検出器２６から出力され
る。選択されなかった枝を含む振幅期待値列は全て捨て
去り、（ｋ＋１）時以降、同様の動作を行う。

【００４８】このような方式を最尤法と呼び、ホワイト
ノイズによるデータエラーを低減する効果がある。図９
に示すように、シフトレジスタ２７の（ｋ−３）〜（ｋ
―６）ビットは検出器２６の出力を、（ｋ−１），（ｋ
−２）ビットは演算器１４の出力をそれぞれ読み込み、
ＲＡＭ１８のアクセスおよび制御回路２５によるＲＡＭ
１８への符号間干渉予測値の設定を行うことによって、
確度の高い符号間干渉成分の除去が可能になる。

【００４９】すなわち、この再生回路は、情報記録媒体
である光ディスク上に記録された情報を再生する再生装
置であり、上記アナログ波形等化器（アナログＥＱ）８
が上記再生によって得られたアナログ信号の再生信号に
波形等化を施すアナログ波形整形手段の機能を、上記Ａ
／Ｄ変換器１２がアナログ波形整形手段によって波形等
化された再生信号を一定のクロック周期でサンプリング
してＬビット（Ｌは正の整数）のデジタル値に変換する
アナログ・デジタル変換手段の機能を果たす。また、上
記ＦＩＦＯ回路１９がアナログ・デジタル変換手段によ
って変換されたＬビットのデジタル値を入力して先に入
力したデジタル値を先に出力するＬビットＭ段（Ｍは正
の整数）の先入先出手段の機能を、上記演算器１４が先
入先出手段のシフト出力を一方の入力とする２入力の第
１の演算手段の機能を、上記検出器２６が第１の演算手
段の出力から最尤法によって再生データを検出する検出
手段の機能をそれぞれ果たす。

【００５０】さらに、上記シフトレジスタ２７が検出手
段の出力と第１の演算手段の出力を入力とする１ビット
Ｎ段（Ｎは正の整数）のシフトレジスタ手段の機能を、
上記ＲＡＭ１８がシフトレジスタ手段の並列Ｎビット出
力と先入先出手段のＬビットＭ段の各最上位ビットを要
素とするＭビットを合わせた（Ｍ＋Ｎ）ビットをアドレ
スとするリードアクセスメモリ手段の機能を、上記演算
器２１がリードアクセスメモリ手段の出力を第１の演算
手段のもう一方の入力とすると共に、上記（Ｍ＋Ｎ）ビ
ットを入力とする制御手段（上記制御回路２５が相当す
る）とその制御手段によって制御される第２の演算手段
の機能を果たす。

【００５１】また、上記検出器２６が、第１の演算手段
の出力と複数の振幅期待値との差の２乗又は絶対値をク
ロック毎に累算する手段と、確定した検出結果を起点と
する複数の振幅期待値列間で上記累算の結果を比較する
比較手段を有し、上記累算の結果が最も小さい振幅期待
値列の上記起点となる確定した検出結果に続く振幅期待
値を上記確定した検出結果として出力する手段の機能を
果たす。

【００５２】（６）この発明の請求項８に係わる実施形
態 この発明の請求項８に係わる実施形態の再生回路では、
上記請求項１〜５に係わる実施形態の再生回路におい
て、上記制御回路が、図示を省略したエラー検出・訂正
回路（上記エラー検出・訂正手段）で所定の割合以上の
エラーを検出した場合、上記ＲＡＭ（上記リードアクセ
スメモリ手段）の出力を禁止し、上記ＦＩＦＯ回路（上
記先入先出手段）の出力Ｙｋを直接に上記比較器（上記
比較手段）の入力として検出を続け、上記シフトレジス
タ回路（上記シフトレジスタ手段）のデータが全て更新
された後に演算を再開するように制御する。

【００５３】したがって、最尤法によってホワイトノイ
ズによるデータエラーを低減する効果があり、かつ確度
の高い符号間干渉成分の除去が可能な再生回路にするこ
とができる。このようにして、誤った検出結果によって
上記ＲＡＭの誤ったアドレスがアクセスされて以降も誤
った検出結果が出力されるというエラーの伝搬を止める
ことが出来るので、再生回路の信頼性を高めることが出
来る。

【００５４】（７）この発明の請求項９に係わる実施形
態 この発明の請求項９に係わる実施形態の再生回路では、
上記請求項６と７に係わる実施形態の再生回路におい
て、上記制御回路が、図示を省略したエラー検出・訂正
回路（上記エラー検出・訂正手段）で所定の割合以上の
エラーを検出した場合、上記ＲＡＭ（上記リードアクセ
スメモリ手段）の出力を禁止し、上記ＦＩＦＯ回路（上
記先入先出手段）の出力Ｙｋを直接に上記検出器（上記
検出手段）の入力として検出を続け、上記シフトレジス
タ回路（上記シフトレジスタ手段）のデータが全て更新
された後に演算を再開するように制御する。したがっ
て、誤った検出結果によって上記ＲＡＭの誤ったアドレ
スがアクセスされて以降も誤った検出結果が出力される
というエラーの伝搬を止めることが出来るので、再生回
路の信頼性を高めることが出来る。

【００５５】（８）この発明の請求項１０に係わる実施
形態 この発明の請求項１０に係わる実施形態の再生回路で
は、上記請求項１〜７の再生回路において、上記制御回
路が、図示を省略したエラー検出・訂正回路で所定の割
合以上のエラーを検出した場合、光ディスクの特性が前
回の上記ＲＡＭ（上記リードアクセスメモリ手段）の設
定時から変化したものとして、上記ＲＡＭの出力を禁止
し、上記ＲＡＭの符号間干渉予測値の設定を再度行った
後に信号再生を再開するように制御する。このようにし
て、再生回路の信頼性を高めることが出来る。

【００５６】以上の実施形態から明らかなように、この
発明の請求項１〜５に係わる実施形態では、比較器１５
の出力信号とＦＩＦＯ回路１９の出力信号を合わせて、
また、この発明の請求項６と７に係わる実施形態では検
出器２６の出力信号とＦＩＦＯ回路１９の出力信号を合
わせてそれぞれＲＡＭのアドレスとすることにより、直
前と直後のデータからの合成された符号間干渉成分を除
去することができ、再生時のデータエラーを低減するこ
とが出来る。さらに、この発明の請求項６と７に係わる
実施形態では、検出器は最尤法による検出を行うので、
ホワイトノイズによるデータエラーも合わせて低減する
ことが出来る。

【００５７】また、この発明の請求項８と９に係わる実
施形態では、データエラーが発生した場合にエラーの伝
搬を止めるように制御するので、データ再生装置の信頼
性を高めることが出来る。さらに、この発明の請求項１
０に係わる実施形態では、データエラーが発生した場合
にＲＡＭの符号間干渉予測値を再設定するように制御す
るので、データ再生装置の信頼性を高めることが出来
る。

【００５８】

【発明の効果】以上説明してきたように、この発明の再
生装置によれば、再生信号の符号間干渉成分を充分に除
去できるようにして、データの読み出しエラー率を格段
に減らすことができる。

【図面の簡単な説明】

【図１】この発明の請求項１に係わる一実施形態である
再生回路の構成を示すブロック図である。

【図２】図１に示したＦＩＦＯ回路１９の内部構成例を
示すブロック図である。

【図３】この発明の請求項２と４に係わる一実施形態で
ある再生回路の構成を示すブロック図である。

【図４】図３に示したＦＩＦＯ回路１９の最上位ビット
とシフトレジスタ１７の第１のビットパターン例を示す
図である。

【図５】この発明の請求項３と４に係わる一実施形態で
ある再生回路の構成を示すブロック図である。

【図６】この発明の請求項５に係わる一実施形態である
再生回路の構成を示すブロック図である。

【図７】図６に示したＦＩＦＯ回路１９の最上位ビット
とシフトレジスタ１７の第２のビットパターン例を示す
図である。

【図８】この発明の請求項６と７に係わる一実施形態で
ある再生回路の構成を示すブロック図である。

【図９】図８に示したシフトレジスタ２７の内部構成を
示す構成図である。

【図１０】図８に示した演算器１４の出力信号のサンプ
リングされた再生信号を示す図である。

【図１１】最尤方式による検出器のクロックサイクルｋ
におけるツリー状の振幅期待値列を示す図である。

【図１２】書込みができる光ディスクのデータ記録後の
マークとスペースの配置状態の模式図である。

【図１３】従来の再生装置である再生回路を含む光ディ
スク再生装置の構成例を示す図である。

【図１４】符号間干渉成分を除去する機能を持ったディ
シジョン・フィードバック・イコライザ（ＤＦＥ）と呼
ばれる従来の再生回路の構成を示す図である。

【図１５】有限インパルス応答型フィルタ回路の内部構
成を示す図である。

【符号の説明】

１：光ディスク ２：光ピックアップ ３：Ｉ／Ｖアンプ ４：アナログ演算器 ５：サーボ制御部 ６：スピンドルモータ ７：再生回路 ８：アナログ波形等化器（アナロ
グＥＱ） ９：スライス回路 １０：ＰＬＬ回路 １１：サンプリング回路 １２：Ａ／Ｄ変換器 １３：フィルタ回路（ＦＩＲ） １４，２１，２４：演
算器 １５：比較器 １６，１８，２２：Ｒ
ＡＭ １７，２７：シフトレジスタ １９：ＦＩＦＯ回路 ２０，２３，２５：制御回路 ２６：検出器 ３０：遅延回路 ３１：乗算回路 ３２：加算回路 ３５：レジスタ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ１１Ｂ 20/18 Ｇ１１Ｂ 20/18 ５７２Ｆ Ｈ０３Ｍ 1/10 Ｈ０３Ｍ 1/10 Ｃ Ｈ０４Ｂ 3/06 Ｈ０４Ｂ 3/06 Ａ Ｆターム(参考） 5D044 AB01 BC02 CC06 FG01 FG05 FG10 FG16 GL31 HH05 5J022 AA01 CA10 CD02 CE03 CE09 CF01 5K046 EE32 EE47

Claims (10)

【特許請求の範囲】
1. 【請求項１】 情報記録媒体上に記録された情報を再生
   する再生装置であって、前記再生によって得られたアナ
   ログ信号の再生信号に波形等化を施すアナログ波形整形
   手段と、該アナログ波形整形手段によって波形等化され
   た再生信号を一定のクロック周期でサンプリングしてＬ
   ビット（Ｌは正の整数）のデジタル値に変換するアナロ
   グ・デジタル変換手段と、該アナログ・デジタル変換手
   段によって変換されたＬビットのデジタル値を入力して
   先に入力したデジタル値を先に出力するＬビットＭ段
   （Ｍは正の整数）の先入先出手段と、該先入先出手段の
   シフト出力を一方の入力とする２入力の演算手段と、該
   演算手段の出力を基準値と比較する比較手段と、該比較
   手段の出力を入力して保持する１ビットＮ段（Ｎは正の
   整数）のシフトレジスタ手段と、該シフトレジスタ手段
   の並列Ｎビット出力と前記先入先出手段のＬビットＭ段
   の各最上位ビットを要素とするＭビットを合わせた（Ｍ
   ＋Ｎ）ビットをアドレスとするリードアクセスメモリ手
   段とを備え、該リードアクセスメモリ手段の出力を前記
   演算手段のもう一方へ入力するようにしたことを特徴と
   する再生装置。
2. 【請求項２】 情報記録媒体上に記録された情報を再生
   する再生装置であって、前記再生によって得られたアナ
   ログ信号の再生信号に波形等化を施すアナログ波形整形
   手段と、該アナログ波形整形手段によって波形等化され
   た再生信号を一定のクロック周期でサンプリングしてＬ
   ビット（Ｌは正の整数）のデジタル値に変換するアナロ
   グ・デジタル変換手段と、該アナログ・デジタル変換手
   段によって変換されたＬビットのデジタル値を入力して
   先に入力したデジタル値を先に出力するＬビットＭ段
   （Ｍは正の整数）の先入先出手段と、該先入先出手段の
   シフト出力を一方の入力とする２入力の第１の演算手段
   と、該第１の演算手段の出力を基準値と比較する比較手
   段と、該比較手段の出力を入力して保持する１ビットＮ
   段（Ｎは正の整数）のシフトレジスタ手段と、該シフト
   レジスタ手段の並列Ｎビット出力と前記先入先出手段の
   ＬビットＭ段の各最上位ビットを要素とするＭビットを
   合わせた（Ｍ＋Ｎ）ビットをアドレスとするリードアク
   セスメモリ手段と、該リードアクセスメモリ手段の出力
   を前記第１の演算手段のもう一方の入力とすると共に、
   前記（Ｍ＋Ｎ）ビットを入力とする制御手段と該制御手
   段によって制御される第２の演算手段とを備えたことを
   特徴とする再生装置。
3. 【請求項３】 情報記録媒体上に記録された情報を再生
   する再生装置であって、前記再生によって得られたアナ
   ログ信号の再生信号に波形等化を施すアナログ波形整形
   手段と、該アナログ波形整形手段によって波形等化され
   た再生信号を一定のクロック周期でサンプリングしてＬ
   ビット（Ｌは正の整数）のデジタル値に変換するアナロ
   グ・デジタル変換手段と、該アナログ・デジタル変換手
   段によって変換されたＬビットのデジタル値を入力して
   先に入力したデジタル値を先に出力するＬビットＭ段
   （Ｍは正の整数）の先入先出手段と、該先入先出手段の
   シフト出力を一方の入力とする２入力の第１の演算手段
   と、該第１の演算手段の出力を基準値と比較する比較手
   段と、該比較手段の出力を入力して保持する１ビットＮ
   段（Ｎは正の整数）のシフトレジスタ手段と、該シフト
   レジスタ手段の並列Ｎビット出力と前記先入先出手段の
   ＬビットＭ段の各最上位ビットを要素とするＭビットを
   合わせた（Ｍ＋Ｎ）ビットをアドレスとするリードアク
   セスメモリ手段と、該リードアクセスメモリ手段の出力
   を前記第１の演算手段のもう一方の入力とすると共に、
   前記（Ｍ＋Ｎ）ビットを入力とする制御手段と該制御手
   段によって制御される第２の演算手段とを備え、該第２
   の演算手段から前記リードアクセスメモリ手段のデータ
   を読み書きできるようにしたことを特徴とする再生装
   置。
4. 【請求項４】 前記制御手段が、前記先入先出手段内の
   デジタル値の再生信号の最上位ビットから前記情報記録
   媒体上に記録された情報のマークとスペースの変化点を
   検出し、前記第２の演算手段によって前記変化点の前後
   のデジタル値の演算を実行させると共にその演算結果を
   前記先入先出手段の最上位ビットと前記シフトレジスタ
   手段を合わせたビットパターン毎に記憶手段に記憶し、
   所定のクロックサイクル後に前記ビットパターン毎に平
   均値を算出し、前記リードアクセスメモリ手段に前記平
   均値に対する所定の演算結果を格納するようように制御
   する手段であることを特徴とする請求項２又は３記載の
   再生装置。
5. 【請求項５】 前記制御手段が、前記先入先出手段内の
   デジタル値の再生信号の最上位ビットから前記情報記録
   媒体上に記録された情報の規定の長さのマークとスペー
   スの変化点を検出し、前記規定の長さを満たすマーク又
   はスペースの変化点の前後のデジタル値に基づいて前記
   第２の演算手段に演算を実行させると共にその演算結果
   を前記先入先出手段の最上位ビットと前記シフトレジス
   タ手段を合わせたビットパターン毎に記憶手段に記憶
   し、前記規定の長さを満たさないマーク又はスペースの
   変化点については前記第２の演算手段に演算を実行させ
   ずに、所定のクロックサイクル後に前記ビットパターン
   毎に平均値を算出し、前記リードアクセスメモリ手段に
   前記平均値に対する所定の演算結果を格納するようよう
   に制御する手段であることを特徴とする請求項２又は３
   記載の再生装置。
6. 【請求項６】 情報記録媒体上に記録された情報を再生
   する再生装置であって、前記再生によって得られたアナ
   ログ信号の再生信号に波形等化を施すアナログ波形整形
   手段と、該アナログ波形整形手段によって波形等化され
   た再生信号を一定のクロック周期でサンプリングしてＬ
   ビット（Ｌは正の整数）のデジタル値に変換するアナロ
   グ・デジタル変換手段と、該アナログ・デジタル変換手
   段によって変換されたＬビットのデジタル値を入力して
   先に入力したデジタル値を先に出力するＬビットＭ段
   （Ｍは正の整数）の先入先出手段と、該先入先出手段の
   シフト出力を一方の入力とする２入力の第１の演算手段
   と、該第１の演算手段の出力から最尤法によって再生デ
   ータを検出する検出手段と、該検出手段の出力と前記第
   １の演算手段の出力を入力とする１ビットＮ段（Ｎは正
   の整数）のシフトレジスタ手段と、該シフトレジスタ手
   段の並列Ｎビット出力と前記先入先出手段のＬビットＭ
   段の各最上位ビットを要素とするＭビットを合わせた
   （Ｍ＋Ｎ）ビットをアドレスとするリードアクセスメモ
   リ手段と、該リードアクセスメモリ手段の出力を前記第
   １の演算手段のもう一方の入力とすると共に、前記（Ｍ
   ＋Ｎ）ビットを入力とする制御手段と該制御手段によっ
   て制御される第２の演算手段とを備えたことを特徴とす
   る再生装置。
7. 【請求項７】 前記検出手段が、前記第１の演算手段の
   出力と複数の振幅期待値との差の２乗又は絶対値をクロ
   ック毎に累算する手段と、確定した検出結果を起点とす
   る複数の振幅期待値列間で前記累算の結果を比較する比
   較手段とを有し、前記累算の結果が最も小さい振幅期待
   値列の前記起点となる確定した検出結果に続く振幅期待
   値を前記確定した検出結果として出力する手段であるこ
   とを特徴とする請求項６記載の再生装置。
8. 【請求項８】 請求項１乃至５のいずれか一項に記載の
   再生装置において、エラー検出・訂正手段によって所定
   の割合以上のエラーを検出した場合、前記リードアクセ
   スメモリ手段の出力を禁止し、前記先入先出手段の出力
   を直接に前記比較手段の入力として検出を続け、前記シ
   フトレジスタ手段のデータが全て更新された後に前記演
   算手段による演算及び信号再生を再開するように制御す
   る手段を設けたことを特徴とする再生装置。
9. 【請求項９】 請求項６又は７記載の再生装置におい
   て、エラー検出・訂正手段によって所定の割合以上のエ
   ラーを検出した場合、前記リードアクセスメモリ手段の
   出力を禁止し、前記先入先出手段の出力を直接に前記検
   出手段の入力として検出を続け、前記シフトレジスタ手
   段のデータが全て更新された後に前記演算手段による演
   算及び信号再生を再開するように制御する手段を設けた
   ことを特徴とする再生装置。
10. 【請求項１０】 請求項１乃至７のいずれか一項に記載
    の再生装置において、エラー検出・訂正手段によって所
    定の割合以上のエラーを検出した場合、前記リードアク
    セスメモリ手段の出力を禁止し、前記リードアクセスメ
    モリ手段の符号間干渉予測値の設定を再度行った後に信
    号再生を再開するように制御する手段を設けたことを特
    徴とする再生装置。