CN1717892A - 用于外围设备配置的系统时钟的时钟频率的自动识别方法 - Google Patents

用于外围设备配置的系统时钟的时钟频率的自动识别方法 Download PDF

Info

Publication number
CN1717892A
CN1717892A CN200380104141.8A CN200380104141A CN1717892A CN 1717892 A CN1717892 A CN 1717892A CN 200380104141 A CN200380104141 A CN 200380104141A CN 1717892 A CN1717892 A CN 1717892A
Authority
CN
China
Prior art keywords
clock
system clock
ancillary equipment
clock frequency
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200380104141.8A
Other languages
English (en)
Other versions
CN100492961C (zh
Inventor
托马斯·孔弗特
马库斯·哈梅斯
罗兰·黑尔法伊尔
迈克尔·容
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1717892A publication Critical patent/CN1717892A/zh
Application granted granted Critical
Publication of CN100492961C publication Critical patent/CN100492961C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供了一种用于外围设备(12)的配置的系统时钟(15)的时钟频率自动识别的方法，具有以下步骤：以预定的时钟频率产生次级时钟(16)；对主机(10)应用系统时钟(15)和次级时钟(16)；对外围设备(12)应用系统时钟(15)和次级时钟(16)；通过次级时钟(16)确定外围设备(12)中的系统时钟(15)的时钟频率；以及使用所确定的系统时钟(15)配置外围设备(12)。

Description

用于外围设备配置的系统时钟的时钟频率的自动识别方法
技术领域
本发明涉及一种用于外围设备配置的系统时钟的时钟频率的自动识别方法，并且具体涉及用于移动无线电外围设备配置的系统时钟的时钟频率的自动识别方法。
背景技术
在电器中大量的不同部件不断增加集成的过程中，似乎使用在电器中已有的部件和/或不同部件的资源是值得的，即超过一次使用。因此，例如具体地，在移动无线电部分(sector)，可以将例如蓝牙模块的外围设备集成到GSM、CDMA蜂窝式电话中，作为主设备或主机。在这种情况下，外围设备或者模块应该使用相同的系统时钟，通常例如10-100MHz，作为主要设备或者主设备。
图3示意性地示出了用于实现主机10的第一接口11，与外围模块或外围设备12的第二接口13之间的数据交换14的公知设置，作为系统时钟15的功能。在这种情况下，主要设备10或主机和外围模块12每一次通过接口11、13来相互交换数据14。为了使得可以缩减系统开销从而允许多种用途，主机10和模块12均可以处理并且可以覆盖系统时钟15的一定频率范围及其频率。
为了保证这一点，需要将主机10和外围模块12配置为系统时钟15。在图2中示出了作为外围模块12的示例的一种可能的公知设置。使用恒定时钟18，将系统时钟15提供给外围设备12并且由PLL(锁相环)17处理，其反过来提供给接口13和/或提供给处理设备19，例如处理器、控制器或者存储器。
现在，为了通过示例来实现整个系统开销的减少，设计系统，以使仅主机10知道精确的系统时钟，和/或主机10可以在操作期间变化时钟并且必须随后发信号来通知模块12。因此，模块12不具有独立的存储器或包含任何有关系统信息的类似设备。模块12的接口13必须配置用于具体的传输速率，通常，例如，10kbaud至10Mbaud，在该情况下该接口传输速率必须在用于主要设备10和外围模块12的具体容限带宽之内，该容限带宽通过例如接口标准所定义。在这种情况下，当从系统时钟15得到用于提供外围设备12的单个内部部件13、17、19的时钟时，实际的传输速率依赖于系统时钟15，并且结果与其成比例。
在图3所示的公知设置中，关于系统时钟15的信息可以用这种方式发送给模块12：在初始化阶段，利用系统时钟15或者该时钟的预定时钟速率提供给模块12的内部部件13、17、19。根据系统时钟15的预定最小/最大范围中的硬件和软件，该前提必须由模块12确保。然后，选择接口13的传输速率作为对于系统时钟1 5的固定比率，从而确保主要设备10和外围设备12在接口11、13具有相同的传输速率，并且可以彼此相互通信。然后，将关于系统时钟以及同样关于接口11、13的希望传输速率的信息，通过该接口13信号通知给模块12。一旦已经将模块配置用于公知系统时钟15并且已经设定了接口传输速率，则主机10可以切换接口传输速率。
因此，必须进行外围设备到系统时钟的复杂配置。此外，公知的系统实现基于以下原理：在初始化阶段，必须将接口的传输速率设置为系统时钟的固定比率，以便于主机和模块在其接口提供相同的传输速率。
发明内容
因此，本发明的目的是提供一种用于外围设备配置的系统时钟的时钟频率自动识别的方法，利用其可以简化外围设备的配置过程。
根据本发明，该目的通过权利要求1所指定的方法完成，用于外围设备配置的系统时钟的时钟频率自动识别。
本发明所基于的思想实质上是将处于精确已知的时钟频率的其它时钟信号提供给主要设备和外围设备，使用了其它的时钟信号，例如，针对低功率模式的32.768kHz时钟信号。
在本发明中，开始所提出的问题具体通过提供一种用于外围设备配置的系统时钟的时钟频率自动识别的方法而解决，所述方法具有以下步骤：以预定的时钟频率产生次级(secondary)时钟；对主机应用系统时钟和次级时钟；对外围设备应用系统时钟和次级时钟；利用次级时钟确定外围设备中的系统时钟的时钟频率；以及使用所确定的系统时钟配置外围设备。
可以在所附的权利要求中得到本发明的主题的优势方案和改进。
根据一个优选方案，通过在预定数量的二次时钟周期之内对于系统时钟沿的多个变化进行计数来确定系统时钟。
根据另一个优选方案，在外围设备的配置期间，对于第一和第二接口设置相同的接口传输速率，其作为所确定的系统时钟的函数。
根据另一个优选方案，将接口传输速率设置为由接口标准所定义的接口传输速率。
根据另一个优选方案，在初始化阶段之后，可以利用正通过接口来信号通知的外围设备的系统时钟(其是新的)，由主设备改变系统时钟。
根据另一个优选方案，在通过外围设备进行的系统时钟确定中，考虑系统时钟和二次时钟的容限。
根据另一个优选方案，第一接口和第二接口之间的数据传输的传输速率依赖于系统时钟。
根据另一个优选方案，系统时钟的时钟频率在预定的时钟频率处是可变的，并且在初始化阶段之后由主要设备确定。
根据另一个优选方案，由外围设备自动确定的系统时钟的时钟频率，具有离散的时钟频率，其在具有存储在表中的离散时钟频率的外围设备中进行比较，以便于使用时钟频率的表值(tabular value)作为系统时钟的当前时钟频率。
根据另一个优选的方案，外围设备中的PLL电路从系统时钟频率产生恒定的时钟频率，将该时钟频率提供给第二接口和/或处理设备，例如处理器、控制器或者存储器。
附图说明
在附图中示出了本发明的一个示例实施例，并且将在随后的描述中详细解释。
在图中：
图1示出了用于解释本发明的一个实施例的示意方框图；
图2示出了一个公知的外围设备的示意方框图；
图3示出了传统设置的示意方框图。
具体实施方式
图中相同的参考符号表示相同或者功能相同的组件。
图1示出了用于根据本发明的一个实施例的系统时钟的时钟频率的自动确定的设置。图1中所示的设置具有主要设备10或者主机，其具有第一接口11。此外还提供了外围设备12，其同样具有接口13。目的是使得可以在主要设备10的第一接口11，和外围设备或者外围模块的第二接口13之间进行数据交换14。将系统时钟15提供给主设备10和外围模块12。此外，将次级时钟信号16提供给外围模块12和主设备10。优选地，外围模块12具有参考图2所描述的结构。
首先，以具体已知的时钟频率产生次级时钟16，例如晶体(crystal)时钟频率。外围设备12或模块则可以使用其对于次级时钟16的时钟频率的知识，从而自身确定与当前相同的系统时钟15的时钟频率，例如通过测量在次级时钟16或者低功率时钟的一个或多个周期之内的系统时钟15的边沿或者上升、下降沿的变化数目，具体地，即对其进行计数。在这种情况下，必须考虑系统时钟15的时钟频率和次级时钟16的时钟频率的容限，并且可以最小化其对于所确定的系统时钟15的时钟频率的影响，例如通过大量测量。
如果不希望映射到系统时钟频率上，则可以使用由外围设备12所自动确定的系统时钟的时钟频率，包括系统时钟15和次级时钟16所提供的可能容限而产生的任何可能的误差。然后，该自动确定的系统时钟的时钟频率用于将外围设备12中的接口13设置到例如RS232的接口标准所定义的接口传输速率。由于主要和外围设备10、12的第一和第二接口11、13所接受的接口传输速率的容限通常比系统时钟15和次级时钟16所期望的容限宽很多，仍然能够在主机10和模块12之间进行通信。随后，主要设备10则可以通过经过接口11、13所实现的数据交换14，向外围模块12信号通知精确的系统时钟。
通常，由于系统时钟15不具有未定义的时钟速率或者频率值，但是，通常，仅出现预定的离散时钟速率或者可能的频率值，这些可以存储在例如外围设备12的表中，并且与由外围设备12所自动确定的时钟信号15的时钟频率相比较。则可以根据该比较，使用最接近于外围设备12中的系统时钟速率的时钟频率的表值，这样，即使在系统时钟15和/或次级时钟16的时钟频率的可能容限情况下，也允许与系统时钟的精确时钟频率相关联。
结果，利用根据本发明的方法，不需要针对系统时钟15的时钟频率进行模块的基本配置，而只需这种利用通常标准化了的设置，对于在主机10和外围设备12的接口11和13之间的当前接口传输速率分别设置不同的接口传输速率。此外，利用上述方法，在初始化阶段，不需要将接口的传输速率设置为系统时钟的时钟频率的固定比率，而是根据本发明，一旦系统时钟15的时钟频率自动确定，数据交换14可以以接口标准所定义的接口传输速率进行，这样允许了主机10和外围设备12之间的通信。
尽管以上参考移动无线电设备描述了本发明，但本发明并不局限于此，而是原则上，可以扩展到具有主机和外围设备的、在其之间要进行通信的任何所希望的系统。此外，通过示例，可以发现用于确定系统时钟的方法在于：在次级时钟的一个或多个周期之内，对于边沿变化、上升沿或下降沿进行计数，并且可以以不同方式进行。具体地，例如，外围设备(12)可以是蓝牙模块，并且可以针对例如蜂窝电话的移动无线电设备的系统时钟进行配置。
参考符号列表
10 主要设备，主机
11 主要设备的接口(数据交换)
12 外围设备，外围模块
13 外围设备的接口
14 数据交换
15 系统时钟
16 次级时钟，例如低功率时钟；32.768KHz时钟
17 PLL(锁相环)
18 恒定时钟
19 处理设备，例如处理器、控制器、存储器

Claims (11)

1.一种用于外围设备(12)的配置的系统时钟(15)的时钟频率的自动识别的方法，具有以下步骤：
以预定的时钟频率产生次级时钟(16)；
对主机(10)应用系统时钟(15)和次级时钟(16)；
对外围设备(12)应用系统时钟(15)和次级时钟(16)；
通过次级时钟(16)，确定外围设备(12)中的系统时钟(15)的时钟频率；以及
使用所确定的系统时钟(15)来配置外围设备(12)。
2.根据权利要求1所述的方法，其特征在于，通过在次级时钟(16)的预定数目的周期之内对系统时钟(15)的边沿变化数目计数，确定系统时钟(15)的时钟频率。
3.根据权利要求1或2所述的方法，其特征在于，在外围设备(12)的配置期间，对于主机(10)的第一接口(11)和外围设备(12)的第二接口(13)设置相同的接口传输速率，作为所确定的系统时钟(15)的时钟频率的函数。
4.根据权利要求3所述的方法，其特征在于，将接口传输速率设置为由接口(11、13)的标准所定义的接口传输速率。
5.根据前述权利要求之一所述的方法，其特征在于，在初始化阶段之后，主要设备(10)利用恰好通过接口(11、13)进行传输的外围设备(12)的系统时钟(其为新的)来改变系统时钟(15)。
6.根据前述权利要求之一所述的方法，其特征在于，在由外围设备(12)确定系统时钟(15)的时钟频率时，考虑系统时钟(15)和次级时钟(16)的容限。
7.根据前述权利要求之一所述的方法，其特征在于，第一接口(11)和第二接口(13)之间的数据传输(14)的传输速率依赖于系统时钟(15)的时钟频率。
8.根据前述权利要求之一所述的方法，其特征在于，系统时钟(15)的时钟频率在预定的时钟频率是可变的，并且在初始化阶段之后由主机(10)确定。
9.根据权利要求8所述的方法，其特征在于，由外围设备(12)自动确定的系统时钟(15)的时钟频率具有离散时钟频率，其在外围设备(12)中与存储在表中的离散时钟频率相比较，从而使用时钟频率的表值作为系统时钟(15)当前的时钟频率。
10.根据前述权利要求之一所述的方法，其特征在于，在外围设备(12)中的PLL电路(17)从系统时钟(15)的时钟频率产生恒定时钟频率(18)，将其时钟频率(18)提供给第二接口(13)和/或处理设备(19)，例如处理器、控制器或者存储器。
11.根据前述权利要求之一所述的方法，其特征在于，外围设备(12)是蓝牙模块，并且针对例如蜂窝电话的移动无线电设备的系统时钟而配置。
CNB2003801041418A 2002-11-27 2003-11-05 用于外围设备配置的系统时钟的时钟频率的自动识别方法 Expired - Fee Related CN100492961C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10255355.6 2002-11-27
DE10255355A DE10255355A1 (de) 2002-11-27 2002-11-27 Verfahren zur automatischen Erkennung der Taktfrequenz eines Systemtaktes für die Konfiguration einer Peripherie-Einrichtung

Publications (2)

Publication Number Publication Date
CN1717892A true CN1717892A (zh) 2006-01-04
CN100492961C CN100492961C (zh) 2009-05-27

Family

ID=32335794

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801041418A Expired - Fee Related CN100492961C (zh) 2002-11-27 2003-11-05 用于外围设备配置的系统时钟的时钟频率的自动识别方法

Country Status (5)

Country Link
US (1) US7340633B2 (zh)
CN (1) CN100492961C (zh)
AU (1) AU2003278174A1 (zh)
DE (2) DE10255355A1 (zh)
WO (1) WO2004049619A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102187578A (zh) * 2008-10-17 2011-09-14 马维尔国际贸易有限公司 用于确定参考时钟频率和/或锁定环路振荡器的方法、算法、电路和系统
CN106559156A (zh) * 2015-09-29 2017-04-05 中兴通讯股份有限公司 时钟频率识别的方法和装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4467350B2 (ja) * 2004-04-09 2010-05-26 富士通マイクロエレクトロニクス株式会社 情報処理システム及びタイミング調整方法
US7626436B2 (en) * 2007-02-12 2009-12-01 Standard Microsystems Corporation Automatic system clock detection system
GB2459733B (en) * 2008-04-30 2012-12-19 Icera Inc Clock configuration
US9277515B2 (en) * 2013-11-04 2016-03-01 Samsung Electronics Co., Ltd Precise time tagging of events over an imprecise link

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459855A (en) * 1992-08-10 1995-10-17 Hewlett-Packard Company Frequency ratio detector for determining fixed frequency ratios in a computer system
US5696950A (en) * 1993-09-29 1997-12-09 Seiko Epson Corporation Flexible clock and reset signal generation and distribution system having localized programmable frequency synthesizers
US5511100A (en) * 1993-12-13 1996-04-23 Motorola, Inc. Method and apparatus for performing frequency detection
US5406228A (en) * 1994-07-12 1995-04-11 General Instrument Ring oscillator with frequency control loop
US5905887A (en) * 1995-03-01 1999-05-18 Opti Inc. Clock frequency detection for computer system
US6081143A (en) * 1997-09-26 2000-06-27 Sun Microsystems, Inc. Frequency comparison and generation in an integrated processor
US6259722B1 (en) 1998-07-10 2001-07-10 Siemens Information And Communication Networks, Inc. Method and system for table implemented frequency selection in a frequency hopping cordless telephone system
US6294962B1 (en) * 1998-12-09 2001-09-25 Cypress Semiconductor Corp. Circuit(s), architecture and method(s) for operating and/or tuning a ring oscillator
US6121816A (en) * 1999-04-23 2000-09-19 Semtech Corporation Slave clock generation system and method for synchronous telecommunications networks
JP2001013179A (ja) * 1999-06-29 2001-01-19 Mitsubishi Electric Corp リングオシレータクロック周波数測定方法、リングオシレータクロック周波数測定回路、およびマイクロコンピュータ
DE10003258A1 (de) * 2000-01-26 2001-08-09 Siemens Ag Digitaler Phasenverstärker
GB2364203B (en) * 2000-06-27 2004-03-17 Nokia Mobile Phones Ltd Synchronisation
US7454645B2 (en) * 2005-03-31 2008-11-18 Cypress Semiconductor Corp. Circuit and method for monitoring the status of a clock signal

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102187578A (zh) * 2008-10-17 2011-09-14 马维尔国际贸易有限公司 用于确定参考时钟频率和/或锁定环路振荡器的方法、算法、电路和系统
CN102187578B (zh) * 2008-10-17 2014-08-06 马维尔国际贸易有限公司 用于确定参考时钟频率和/或锁定环路振荡器的方法、算法、电路和系统
US8830002B2 (en) 2008-10-17 2014-09-09 Marvell World Trade Ltd. Methods, algorithms, circuits, and systems for determining a reference clock frequency and/or locking a loop oscillator
CN106559156A (zh) * 2015-09-29 2017-04-05 中兴通讯股份有限公司 时钟频率识别的方法和装置
WO2017054559A1 (zh) * 2015-09-29 2017-04-06 中兴通讯股份有限公司 时钟频率识别的方法和装置

Also Published As

Publication number Publication date
WO2004049619A1 (de) 2004-06-10
US20060133553A1 (en) 2006-06-22
DE10393489D2 (de) 2005-10-13
DE10393489B4 (de) 2008-07-31
DE10255355A1 (de) 2004-06-24
AU2003278174A1 (en) 2004-06-18
US7340633B2 (en) 2008-03-04
CN100492961C (zh) 2009-05-27

Similar Documents

Publication Publication Date Title
CN1220333C (zh) 直接转换接收机、移动无线电设备和射频信号的接收方法
JP3226807B2 (ja) 無線呼出システム用の自動周波数補正装置および自動周波数補正方法
US5278874A (en) Phase lock loop frequency correction circuit
CN1732450A (zh) 在检测到的静态循环中对总线信号终端进行补偿的装置和方法
CN111800249A (zh) 串行通信波特率误差容忍范围提升方法及系统
CN1717892A (zh) 用于外围设备配置的系统时钟的时钟频率的自动识别方法
CN1619962A (zh) 无线设备频率产生方法和系统
CN1190988C (zh) 减少移动通信终端的电流消耗的方法
CN1068741C (zh) 数字锁相环中计算分频比的方法和装置
CN101043277A (zh) 移动通信终端接收性能测试中的脉冲同步方法及模块
CN1236239A (zh) 数据传输设备
US7949891B2 (en) Timer circuit storing a plurality of time measurements with different sets of measurement time that can be realized by starting the time measurements asynchronously
US7570664B2 (en) Synchronization correction circuit for correcting the period of clock signals
CN111510129A (zh) 一种纯数字电路小数分频系统和分频方法
US7058149B2 (en) System for providing a calibrated clock and methods thereof
CN1357990A (zh) 发送功率控制方法和设备
CN1404248A (zh) 一种基于源速率估计的动态信道配置方法
US11356314B2 (en) Pulse amplitude modulation (PAM) encoding for a communication bus
CN110061735B (zh) 小数分频电路及采用该电路的接口时钟分频电路
CN1178388C (zh) 计时装置和计时方法
CN1135744C (zh) 码分多址蜂窝系统的导频辅助业务信道的估测方法
CN111611186B (zh) 一种嵌入式芯片中传输控制方法和装置
IL106570A (en) Method and device for transmitting data with activity at 2 frequencies
CN109167705B (zh) 获取存储模块内部延时阶梯时间的方法及系统
CN113625315A (zh) 一种兼容北斗三号rnss和rdss信号处理于一体的系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INTEL MOBILE COMMUNICATIONS TECHNOLOGY LLC

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY LTD.

Effective date: 20121017

Owner name: INTEL MOBILE COMMUNICATIONS TECHNOLOGY LTD.

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG

Effective date: 20121017

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER NAME: INFINRONG SCIENCE AND TECHNOLOGY CO., LTD.

CP03 Change of name, title or address

Address after: Neubiberg, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20121017

Address after: Neubiberg, Germany

Patentee after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Patentee before: Infineon Technologies AG

Effective date of registration: 20121017

Address after: Neubiberg, Germany

Patentee after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Patentee before: Intel Mobile Communications GmbH

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Neubiberg, Germany

Patentee after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Patentee before: Intel Mobile Communications GmbH

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090527

Termination date: 20161105

CF01 Termination of patent right due to non-payment of annual fee