CN1697136B - 将离子束注入于半导体装置的方法 - Google Patents
将离子束注入于半导体装置的方法 Download PDFInfo
- Publication number
- CN1697136B CN1697136B CN2004100817998A CN200410081799A CN1697136B CN 1697136 B CN1697136 B CN 1697136B CN 2004100817998 A CN2004100817998 A CN 2004100817998A CN 200410081799 A CN200410081799 A CN 200410081799A CN 1697136 B CN1697136 B CN 1697136B
- Authority
- CN
- China
- Prior art keywords
- ion
- substrate
- dosage
- injection
- injected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47G—HOUSEHOLD OR TABLE EQUIPMENT
- A47G21/00—Table-ware
- A47G21/14—Knife racks or stands; Holders for table utensils attachable to plates
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F23/00—Advertising on or in specific articles, e.g. ashtrays, letter-boxes
- G09F23/06—Advertising on or in specific articles, e.g. ashtrays, letter-boxes the advertising matter being combined with articles for restaurants, shops or offices
- G09F23/08—Advertising on or in specific articles, e.g. ashtrays, letter-boxes the advertising matter being combined with articles for restaurants, shops or offices with tableware
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physical Vapour Deposition (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种用于注入离子于一半导体装置的方法,其能够补偿再施行均匀离子注入至基板之全部表面时产生的基板中央部分与边缘部分之间的阈电压之差异,以及用于制造一半导体装置的其它方法,其能够通过形成一非均匀沟道掺杂层或通过形成一非均匀结轮廓(profile)来增进基板之内部晶体管参数之分布。
Description
技术领域
本发明有关一种用以制造半导体装置的方法,且特别是有关于一种用以注入(implanting)离子于半导体装置的方法。
背景技术
近来,更精确的控制杂质是符合半导体装置的大规模集成与密度的趋势。此外,有鉴于大量制造的技术,再现与处理能力是被要求的。因此,离子注入方法的实际应用变的更为重要。此离子注入方法使得杂质离子化,并在一基板上的预定区域中通过扫描该杂质使其加速,以注入一预定数量的杂质在所需要的区域中。
上述离子注入方法可选择性地注入杂质与注入具有高纯度的杂质。再者,此离子注入方法可以更精确的控制杂质,以提供更佳的再现性与均匀性。至于此离子注入方法,控制注入杂质剂量是非常重要的,也就是控制杂质量。在此,此剂量通过测量离子束电流所控制。
至于用以制造半导体装置的工艺中,栅极的关键尺寸(critical dimension,以下简称CD)的分布是直接影响产品制造的良率。因此,该关键尺寸的分布的控制在半导体装置商业领域中是非常重要的,以显示极大的努力以通过掩模工艺、蚀刻工艺与侧壁间隔物沉积工艺来控制栅极的关键尺寸分布工艺。
然而,根据基板的位置通过栅极的关键尺寸的分布以及用以形成栅极的侧壁上的间隔物的工艺来控制晶体管参数的变化是困难的。在使用具有超过300mm大直径的基板的工艺情形中,随着半导体装置变的连续的缩小 (shrunken),控制晶体管参数的变化成为大问题。也就是,栅极硬掩模与由蚀刻工艺所图案化的栅极根据该基板的位置不具有固定的尺寸。因此,栅极的尺寸变的不一样,因此由于不同栅极长度产生晶体管参数的差异。
因此,控制栅极关键尺寸的分布,一种用以对基板的中央部分与边缘部分不同地实行曝光制程。再者,在用以在栅极侧壁形成间隔物的制程以及通过使用蚀刻工艺图样化栅极的工艺的过程中,努力以实行一种新的工艺以及发展用以在基板内改善分布的装置。
然而,目前尚未发现一种用以改善基板分布的方法,而半导体装置目前在不根据基板位置来控制晶体管参数的情况下被发展。
此外,由于半导体装置的连续缩小(shrinkage)使工艺裕度(processmargin)大大减少,藉以引致造成在产品良率降低的问题,此产品是由栅极的关键尺寸的分布所制造的。
也就是,在栅极关键尺寸的最小尺寸为200nm的情形中,即使在栅极关键尺寸的分布是±10%的情况下产品良率也不会减少很多。然而,当栅极关键尺寸的最小尺寸是100nm并且栅极关键尺寸分布是±10%时,产品良率的减少变成更严重的问题。因此,该分布应该被控制在约±5%的范围。
然而,该工艺工艺裕度由于半导体装置的连续缩小剧烈的减少,由此难以增加产品的良率,因为控制分布的困难以及生产量的减少。
第1图简短的显示熟知的离子注入装置。
参考第1图,通过在电场或磁场的作用下在指示为 ⊙的X的方向,也就是在水平方向上来回地扫描离子束13,以及通过来回地在Y方向上、在也就是基本垂直X方向的垂直方向上扫描被固定在支撑物(holder)12中 的基板11,熟知离子注入器实行离子注入至基板11的整个表面。在此,该离子束13由在支撑物12固定的基板11照射,并且随后在基板11上执行离子注入。在此时,通过连接至驱动装置14的驱动轴15在Y方向上来回扫描基板11。
如上所述,通过在X方向上来回扫描离子束13以及通过在Y方向上来回扫描基板11,熟知离子注入器能实行一均匀的离子注入至该基板11的整个表面。也就是,对于均匀的离子注入,在X与Y方向上来回扫描的速度是被相同的应用。
然而,如上解释的均匀离子注入均匀地注入离子于基板以及从基板至基板而与栅极关键尺寸分布没有任何的关系,由此根据栅极关键尺寸的分布甚至在基板内产生电子特性上的大的差异。
也就是,根据在基板上半导体装置的位置,电子特性趋向于是不同的。举例来说,即使离子注入的均匀度是非常高的,基板的边缘部分中的半导体装置参数趋向于与基板中央部分有所差异。因此,在半导体装置参数中的晶体管阈电压的电子特性在基板的中央部分以及基板的边缘部分显现为不同。
发明内容
因此,本发明提出一种用以在能够补偿在实行均匀离子注入至基板的整个的表面时产生于基板的中央部分与边缘部分的阈电压之差异的在半导体装置中注入离子的方法。
本发明的另一目的在于提出一种制造半导体装置的方法,能够通过形 成一非均匀的结轮廓(profile)改善在基板内晶体管参数分布。
由本发明的再一观点来看,本发明提出一种以减少包括半导体MOSFET装置的阈电压的装置特性的波动为目的通过非均匀离子注入以局部不同剂量在MOSFETs的沟道区域将离子注入半导体基板的方法。
由本发明再一观点来看,用在减少包括半导体MOSFET装置的阈电压的装置特性变化的目的,本发明提出一种通过非均匀离子注入,以局部不同剂量在MOSFET的源和漏区域将离子注入半导体基板的方法。
由本发明再一观点来看,用以减少半导体装置MOSFET的装置特性的变化的目的,本发明提出一种通过非均匀离子注入以局部不同剂量在MOSFET的轻掺杂漏极区域以及源漏极延伸区域将离子注入至半导体基板的方法。
由本发明再一观点来看,本发明提出一种在x方向和基本垂直于X方向的Y方向注入离子至基板的方法,包括下列步骤:
在中央部位分与边缘部分中,区分在X方向的扫描速度与在Y方向的扫描速度的一,非均匀注入被注入离子的剂量于基板的中央部分与边缘部分。
由本发明再一观点来看,本发明提出一种用于制造半导体装置的方法,包含的步骤有:注入离子于一基板以形成一在基板的预定区域中的晶体管的源极和漏极结;以及通过非均匀离子注入以局部不同剂量至所述基板中的方式附加的注入离子于源极和漏极结的部分,以根据基板的位置补偿晶体管的参数的差异。
附图说明
第1图为简易显示熟知的离子注入设备图。
第2图为根据本发明第1实施例通过在X方向上扫描离子在基板边缘部分增加比基板中央部分更多注入离子剂量的图表;
第3图为显示熟知均匀离子注入方法在晶圆直径为200mm的典型束扫描均匀度;
第4图为散布图显示一种根据本发明第1实施例基板的内侧被注入离子的剂量;
第5图为显示根据本发明与熟知方法的阈电压分布之间的比较图;
第6与7图显示根据本发明第2实施例的半导体装置的离子注入方法;以及
第8图显示根据本发明的第二实施例的经由控制一如图6的扫描区域的一种离子注入方法。
具体实施方式
参考伴随的图式,根据本发明的第一实施例的半导体装置中的离子注入法将被详述。
根据本发明在X与Y方向的往复扫描速度根据用于非均匀离子注入法的基板的位置而有不同的设定。
本发明是基于技术原则而发明的以辨识在一基板中的栅极之关键尺寸(CD)的差异,且使通过施行非均匀离子注入法不造成该基板中的半导体装置参数有不同。
例如,假使该半导体的中央部分中的栅极的关键尺寸大于在基板的边缘部分,则该半导体装置的中央部位会比在基板的边缘部分有更高的阈电压(VT)。因此,在阈电压(VT)中的差异,例如表面沟道nMOSFET之阈电压(VT),可以通过以下来补偿:借助非均匀离子注入法,通过调整用于沟道掺杂的注入离子的局部剂量或者阈电压调整使注入在中央部分的离子剂量高于边缘部分或通过调整使在边缘部分的剂量高于中央部分。另一方面假使在基板边缘部分中栅极的关键尺寸高于在基板的中央部分,边缘部分的半导体装置参数具有会高于中央部分的阈电压(VT)。因此,在阈电压(VT)中的差异,例如表面沟道nMOSFET的阈电压(VT)能够通过非均匀离子注入法,通过减少在边缘区域中的被注入离子的剂量,使其少于中央区域的剂量,或通过增加中央部位中的被注入离子的剂量,得到补偿。
如上所述由一基板内的中央部分与边缘部分之间的工艺裕度(processmargin)所创造的栅极的关键尺寸的分布能够通过施行非均匀离子注入法来补偿。因此,该半导体装置参数的分布被减低,从而通过减低由于工艺裕度导致的失误而增加产出。
通过使用在X方向的扫描,可有两个非均匀离子注入法。第一个方法为在执行离子注入法期间,根据基板的位置,区分在X方向中的扫描速度,从而制造被注入离子的剂量的不均匀分布。第二个方法是藉使用具有区分在X方向中的扫描速度的旋转,造成被注入离子的剂量的不均匀分布。该旋转可通过在各个X方向束扫描之间以多于一次的步进旋转或在X方向离子束扫描期间连续旋转来达成。
第2图为根据本发明在X方向上通过扫描离子在基板边缘部分增加比基板中央部分更多注入离子的剂量的图表。
参考第2图,通过使用在X方向扫描使得基于一平区域的上部与下部对称,因此在基板的边缘部分的被注入离子的剂量增加的比中央部分多。例如,假使在中央部分的被注入离子的剂量接近100%,则在边缘部分的被注入离子的剂量相对为接近为140%。
接着,假使该离子是通过旋转该基板而被注入,该在边缘部分的被注入离子的剂量增加的比基板的中央部分者多,从而补偿了栅极的关键尺寸的散布图(scatter diagram)。例如,假使在中央部分的被注入离子的剂量接近200%则该在基板的边缘部分的被注入离子的剂量为相对接近240%,从而补偿了栅极的关键尺寸的散布图。
第3图为显示根据熟知的均匀离子注入方法在跨越束扫描方向的注入离子的束扫描均匀性的散布图。
参考第3图,在晶圆直径内束电流维持近乎常数。于此,晶圆直径为200mm。
第4图为散布图显示一种根据本发明的基板的内侧被注入离子的剂量。此例中,散布图被反转。
关于其它使用在X方向扫描的方法,有第3种方法升高在中央部分中的被注入离子的剂量的分布使其高于边缘部分,以及第4种方法升高在边缘部分中的被注入离子的剂量的分布使其高于中央部分。
在施行第3种与4种方法的实例中,在基板中的被注入离子的剂量的分布,能够为环形型分布、矩形型分布、左右对称型分布与上下对称型分 布。
接着,相较于在X方向中扫描,该非均匀离子注入法亦能够通过使用在Y方向中扫描来施行以增进在基板中的半导体装置参数的分布。
例如在执行非均匀离子注入法的例子中,通过使用在Y方向中的扫描可有两种非均匀离子注入法。第一个方法为在执行离子注入法期间,根据基板的位置,区分在Y方向中的扫描速度,从而制造被注入离子的剂量的不均匀分布。第二个方法是藉使用具有区分在Y方向中的扫描速度的旋转,造成被注入离子的剂量的不均匀分布。该旋转可通过在各个Y方向束(beam)扫描的间以多于一次的步进旋转或在Y方向离子束扫描时连续旋转来达成。
关于其它使用在Y方向扫描的方法,有第3种方法升高在中央部分中的被注入离子的剂量的分布使其高于边缘部分,以及第4种方法升高在边缘部分中的被注入离子的剂量的分布使其高于中央部分。
在施行第3种与4种方法的实例中,在基板中的被注入离子的剂量的分布,能够为环形型分布、矩形型分布、左右对称型分布与上下对称型分布。
如上述,该离子是通过在X与Y方向上使用扫描方法期间,根据基板位置区别该扫描速度来非均匀注入的。此时,扫描速率与被注入离子的剂量为反相关关系。
例如,在使用于X方向中的扫描方法的例子里,在中央部分的扫描速率应当快于在边缘部分,以增加基板的边缘部分中的被注入离子的剂量。
反之,基板的边缘部分的扫描速率应当快于在中央部分,以增加基板的中央部分中的被注入离子的剂量。
如上说明,即使被注入离子的剂量根据基板位置有不同的设定,由离子注入产生的阈电压VT均匀地形成在整个基板上。
最后,为了改进在基板的半导体装置参数的分布,在X方向的扫描方法与在Y方向的扫描方法能够被同时施行于本发明。
例如,通过同时使用在X与Y方向中的扫描方法而施行非均匀离子注入法的例子中,有两个方法被施行。第一个方法为在执行离子注入法期间,根据基板的位置,同时区分在X与Y方向中的扫描速度,从而制造被注入离子的剂量的不均匀分布。第二个方法是藉使用具有区分在X与Y方向中的扫描速度的旋转,造成被注入离子的剂量的不均匀分布。
再者,对于使用在X与Y方向扫描方法的其他方法,有第3种方法升高在中央部分中的被注入离子的剂量的分布使其高于边缘部分,以及第4种方法升高在边缘部分中的被注入离子的剂量的分布使其高于中央部分。
在施行第3种与4种方法的实例中,在基板中的被注入离子的剂量的分布,能够为环形型分布、矩形型分布、左右对称型分布与上下对称型分布。
除了使用在X方向或Y方向的扫描方法的非均匀离子注入法之外,本发明能够非均匀的形成一施加于离子注入法之一离子注入屏蔽(screen)层。
即是,该离子注入屏蔽层是由堆叠氧化物层或氮化物层所制的。同 样,离子注入屏蔽层能由上述氧化物层或氮化物层的组合来形成。
再者,非均匀离子注入法的剂量分布能够作为与结构相关的概念(structure dependent conception)来实施。
第5图为显示根据本发明与熟知方法阈电压分布的比较图。
参考第5图,该熟知方法在当具有一低阈电压(VT)的分布时,产生一截止泄漏失效(offleakage fail),当具有一高阈电压(VT)的分布时,尤其在DRAM中,产生一tWR失效。
然而,本发明改进了阈电压(VT)的分布,从而补偿了因基板的边缘部分与中央部分的栅极的关键尺寸的分布导致的阈电压(VT)的差异。因而,本发明防止了截止泄漏失效(offleakage fail)与tWR失效。
本发明通过使用非均匀离子注入法提供一有效制造在基板的中央部分与边缘部分的均匀半导体参数。此外,如果使用本发明,可将裕度失效(margin fail)改进大约大于10%。
本发明描述了确认该栅极的关键尺寸的分布与形成在栅极侧壁上的间隔物的宽度的分布,且通过在形成结时,通过一局部源极和漏极离子注入法,通过根据基板的位置形成非均匀结轮廓试图改善基板中的晶体管参数的分布。
第6与7图显示根据本发明第2实施例的半导体装置的离子注入方法。
参考第6图与第7图,用于形成源极和漏极结的离子注入法是施行于基板11之上。
在用于形成源极和漏极结的离子注入法完成之后,通过用以形成栅极 与间隔物的已执行工艺,晶体管参数可能根据基板的位置被散布。
据此,本发明附加采用局部补偿离子注入(CO IMP)工艺,用于根据基板的位置,控制晶体管参数的分布,从而最小化由基板的不同位置产生的晶体管参数的差异。于此,补偿离子注入(CO IMP)工艺是指补偿N-/N+ 型结或P+型结。
例如,参考第6图,补偿离子注入(CO IMP)工艺是附加的执行至已完成有源极和漏极离子注入(S/D IMP)的基板11的中央部分。同样,参考第7图,补偿离子注入(CO IMP)工艺是附加的执行至已完成有源极和漏极离子注入(S/D IMP)的基板21的边缘部分。
如上所示,在执行该源极和漏极离子注入(S/D IMP)之后,局部并且附加执行的补偿离子注入(CO IMP)工艺被施行到每个基板11与21,以形成在动态随机存取内存(DRAM)的单元区域中形成的N-型结、在具有周边区域的P型沟道(PMOSFET)的金属氧化物半导体场效应晶体管中形成的P+型结以及在具有周边区域的N型沟道(NMOSFET)的金属氧化物半导体场效应管中形成的N+型结。
首先,假使局部的且附加的对其中产生晶体管参数差异的结,即对基板的该中央部分或边缘部分执行该补偿离子注入(CO IMP),在形成在单元区域的N-型结或在形成周边区域的N+型中,该离子注入是通过放置用于形成N-或N+型结引入的掩模或通过使用另外购置的个别掩模来执行。此时31P或75As被用来当作杂质。
在形成N-或N+型结之后,在附加施行离子注入期间,可使用倾斜或旋转。同样的,一多于双模的多模(multi-mode)亦可使用。这里该模为离子注入法之一。例如,该双模意指以7°的倾斜角度与7°注入一半剂量,以7°倾斜角度来注入另一半。
在形成于周边区域的P+型结中,如果局部且附加的对产生晶体管参数差异的结,即基板的中央部分或边缘部分施行补偿离子注入(MNBCOIMP)工艺,该离子注入是通过使用用于形成P+型结的相同的引入掩模或通过使用个别的掩模来形成。
局部且附加施行于P+型结的补偿离子注入(CO IMP)使用的杂质为 11B,49BF2与30BF。补偿离子注入(CO IMP)通过使用倾斜或旋转来执行的。同样,比双模还多的多模被使用于P+型结中局部且附加地执行的补偿离子注入(CO IMP)中。
如上述,局部且附加执行的补偿离子注入(CO IMP)是通过控制离子注入的扫描区域而实施的。
第8图显示一种根据本发明的经由控制如图6的扫描区域的离子注入方法。
参考第8图,在X与Y方向的扫描区域11A关于基板11而被设定,以用于局部且附加执行的补偿离子注入(CO IMP)。之后,X/Y译码器被设定,接着,离子注入选择性的施行于受过局部离子注入的区域。此时,局部被施行的离子注入是通过控制在X或Y方向中的扫描速率,或X及Y方向中的扫描速率两者而被采用的。此外,局部执行的离子注入能够通过区分关于X与Y方向的被注入离子的剂量的比率而被采用。
表1显示在熟知离子注入法与根据本发明的离子注入法的间的比较。
表1
熟知方法 | 本方法 | |
掩模 | 是 | 是 |
S/D IMP | N-,N+,P+ | N-,N+,P+ |
CO IMP | 否 | 是 |
PR Strip | 是 | 是 |
如表1所示,本发明使用了在源极和漏极离子注入(S/D IMP)之后,局部与附加执行的补偿离子注入(CO IMP)。通过局部与附加施行的补偿离子注入(CO IMP),即可最小化根据基板的位置的晶体管参数的差异。
在形成一结之后,本发明局部且附加的执行一离子注入,从而使其可控制由栅极的关键尺寸(CD)的分布、沉积间隔物于栅极的侧壁的工艺以及一蚀刻工艺导致的变化。同样的,通过非均匀离子注入,非均匀离子注入法能够以局部不同剂量被施行以在沟道区域上、源极和漏极区域、轻掺杂的漏极区或MOSFET的源极漏极延伸区上将离子注入半导体基板,用于减低包含半导体MOSFET装置的阈电压的装置特性的变化。此外,本发明提供最小化根据基板的位置的晶体管参数的差异的功效,从而因裕度而增加产出。
本发明包含了韩国专利申请号KR 2004-0032799与2004-0077964,分别于2004年5月10日与2004年9月30日于韩国专利局申请的相关主题,其全部内容在此并入参考。
虽然本发明已经被特殊的实施例所描述,很明显的熟悉此项技艺者将可藉此对其做出各种改变与修改,但是不能背离如同声明在下的申请专离范围的精神与领域。
【主要组件符号说明】
11…基板
11A…扫描区域
13…离子束
21…基板
Claims (23)
1.一种在X方向与基本上垂直于X方向的Y方向中将离子注入基板的方法,该方法包括:
通过同时区别所述基板的中央部分与边缘部分中在X方向的扫描速度与在Y方向的扫描速度之中的一个,将一定剂量的注入离子非均匀地注入所述中央部分与所述边缘部分中,
其中离子束在X方向和Y方向的扫描是在不移动所述基板的情况下进行的,
其中在所述中央部分的注入离子的剂量不同于在所述边缘部分的注入离子的剂量。
2.如权利要求第1项的方法,其中在所述中央部分的所述注入离子的剂量被升高,且在所述边缘部分的所述注入离子的剂量被降低。
3.如权利要求第1项的方法,其中在所述中央部分的所述注入离子的剂量被降低,且在所述边缘部分的所述注入离子的剂量被升高。
4.如权利要求第2项的方法,其中所述剂量的注入离子的分布包括左右对称型分布与上下对称型分布其中一种。
5.如权利要求第3项的方法,其中所述剂量的注入离子的分布包括左右对称型分布与上下对称型分布其中一种。
6.如权利要求第1项的方法,其中,以减低包括阈值电压的半导体MOSFET器件的器件特性的波动为目的,具有局部不同剂量的MOSFET沟道区的离子是通过非均匀离子注入来注入到半导体基板中的。
7.如权利要求第1项的方法,其中,以减低包括阈值电压的半导体MOSFET器件的器件特性的变化为目的,具有局部不同剂量的MOSFET源极和漏极区的离子是通过非均匀离子注入来注入到半导体基板中的。
8.如权利要求第1项的方法,其中,以减低半导体MOSFET器件的器件特性的变化为目的,具有局部不同剂量的MOSFET轻掺杂漏极区和源漏极延伸区的离子是通过非均匀离子注入来注入到半导体基板中的。
9.一种在X方向与基本上垂直于X方向的Y方向中将离子注入基板的方法,该方法包括:
通过同时区别所述基板的中央部分与边缘部分中在X方向的扫描速度与在Y方向的扫描速度二者,将一定剂量的注入离子非均匀地注入所述中央部分与所述边缘部分,
其中离子束在X方向和Y方向的扫描是在不移动所述基板的情况下进行的,
其中在所述中央部分的注入离子的剂量不同于在所述边缘部分的注入离子的剂量。
10.如权利要求第9项的方法,其中在所述中央部分的所述注入离子的剂量被升高,且在边缘部分的被注入离子的剂量被降低。
11.如权利要求第9项的方法,其中在所述中央部分的所述注入离子的剂量被降低,且在边缘部分的被注入离子的剂量被升高。
12.如权利要求第10项的方法,其中所述剂量的注入离子的分布包括环形型分布、矩形型分布、左右对称型分布与上下对称型分布其中一种。
13.如权利要求第11项的方法,其中所述剂量的注入离子的分布包括环形型分布、矩形型分布、左右对称型分布与上下对称型分布其中一种。
14.如权利要求第9项的方法,其中,以减低包括阈值电压的半导体MOSFET器件的器件特性的波动为目的,具有局部不同剂量的MOSFET沟道区的离子是通过非均匀离子注入来注入到半导体基板中的。
15.如权利要求第9项的方法,其中,以减低包括阈值电压的半导体MOSFET器件的器件特性的变化为目的,具有局部不同剂量的MOSFET源极和漏极区的离子是通过非均匀离子注入来注入到半导体基板中的。
16.如权利要求第9项的方法,其中,以减低半导体MOSFET器件的器件特性的变化为目的,具有局部不同剂量的MOSFET轻掺杂漏极区和源漏极延伸区的离子是通过非均匀离子注入来注入到半导体基板中的。
17.一种用于制造半导体器件的方法,所述方法包括:
将离子注入基板中以在所述基板的预定区域中形成晶体管的源和漏结;以及
通过非均匀离子注入以局部不同剂量至所述基板中的方式,附加地注入离子于所述源和漏结的一部分,以根据基板的位置来补偿晶体管的参数的差异,
其中所述附加的注入是在设定用于局部执行离子注入的X与Y方向的扫描区后,通过控制以下之一来施行的:在X方向的扫描速率、在Y方向的扫描速率,以及在X与Y方向的扫描速率两者,
其中所述附加的注入是通过区别在X与Y方向的注入离子的剂量的比例来施行的,
其中离子束在X方向和Y方向的扫描是在不移动所述基板的情况下进行的,且
其中在所述中央部分的注入离子的剂量不同于在所述边缘部分的注入离子的剂量。
18.如权利要求第17项的方法,其中所述附加的注入是对基板的中央部分来执行的。
19.如权利要求第17项的方法,其中所述附加的注入是对所述基板的边缘部分来执行的。
20.如权利要求第17项的方法,其中所述附加的注入是通过使用为形成所述源和漏结而引入的掩模与附加购置的单独的掩模之一来执行的。
21.如权利要求第17项的方法,其中使用在N-与N+型结之一的用于所述附加注入的掺杂物,为31P与75As之一。
22.如权利要求第17项的方法,其中使用在P+型结的用于所述附加注入的掺杂物,为11B、49BF2与30BF。
23.如权利要求第17项的方法,其中所述附加注入是通过倾斜和旋转来施行的。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040032799A KR100689673B1 (ko) | 2004-05-10 | 2004-05-10 | 반도체소자의 불균일 이온주입 방법 |
KR10-2004-0032799 | 2004-05-10 | ||
KR1020040032799 | 2004-05-10 | ||
KR1020040077964 | 2004-09-30 | ||
KR1020040077964A KR100631173B1 (ko) | 2004-09-30 | 2004-09-30 | 보상 이온주입을 이용한 반도체소자의 제조 방법 |
KR10-2004-0077964 | 2004-09-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1697136A CN1697136A (zh) | 2005-11-16 |
CN1697136B true CN1697136B (zh) | 2011-10-12 |
Family
ID=35349771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2004100817998A Active CN1697136B (zh) | 2004-05-10 | 2004-12-31 | 将离子束注入于半导体装置的方法 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR100689673B1 (zh) |
CN (1) | CN1697136B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100675891B1 (ko) | 2005-05-04 | 2007-02-02 | 주식회사 하이닉스반도체 | 불균일 이온주입장치 및 불균일 이온주입방법 |
KR100653999B1 (ko) * | 2005-06-29 | 2006-12-06 | 주식회사 하이닉스반도체 | 와이드빔을 이용한 불균일 이온주입장치 및 이온주입방법 |
KR100668746B1 (ko) * | 2005-12-29 | 2007-01-29 | 주식회사 하이닉스반도체 | 와이드빔을 이용한 불균일 이온주입장치 및 이온주입방법 |
KR100713000B1 (ko) * | 2006-04-03 | 2007-05-02 | 주식회사 하이닉스반도체 | 불균일 이온주입 장치 및 방법 |
KR100914280B1 (ko) * | 2006-08-23 | 2009-08-28 | 주식회사 하이닉스반도체 | 불균일이온주입을 이용한 반도체소자의 게이트 형성방법 |
KR101090467B1 (ko) | 2009-04-30 | 2011-12-06 | 주식회사 하이닉스반도체 | 반도체 소자의 리세스 게이트 형성방법 |
JP5211328B2 (ja) * | 2011-02-02 | 2013-06-12 | 日新イオン機器株式会社 | イオン注入方法およびイオン注入装置 |
US20120302049A1 (en) * | 2011-05-24 | 2012-11-29 | Nanya Technology Corporation | Method for implanting wafer |
JP5718169B2 (ja) | 2011-06-14 | 2015-05-13 | 株式会社Sen | イオン注入装置及びイオン注入方法 |
CN104241340B (zh) * | 2014-10-11 | 2019-12-10 | 深圳市威兆半导体有限公司 | 一种沟槽mos单元及其制备方法 |
US9502211B1 (en) * | 2015-05-03 | 2016-11-22 | Fei Company | Adaptive scanning for particle size using directed beam signal analysis |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5308780A (en) * | 1993-07-22 | 1994-05-03 | United Microelectronics Corporation | Surface counter-doped N-LDD for high hot carrier reliability |
CN1146628A (zh) * | 1995-06-02 | 1997-04-02 | 现代电子产业株式会社 | 一种在快速eeprom单元中形成结的方法 |
CN1383195A (zh) * | 2001-04-24 | 2002-12-04 | 华邦电子股份有限公司 | 以离子注入形成抗穿通区的晶体管及其制造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08315765A (ja) * | 1995-05-19 | 1996-11-29 | Sony Corp | 静電スキャン式イオン注入方法 |
KR0166806B1 (ko) * | 1995-12-29 | 1999-02-01 | 문정환 | 불순물 주입방법 |
KR20010082784A (ko) * | 2000-02-10 | 2001-08-31 | 윤종용 | 이온 주입장치 |
US6677599B2 (en) * | 2000-03-27 | 2004-01-13 | Applied Materials, Inc. | System and method for uniformly implanting a wafer with an ion beam |
-
2004
- 2004-05-10 KR KR1020040032799A patent/KR100689673B1/ko active IP Right Grant
- 2004-12-31 CN CN2004100817998A patent/CN1697136B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5308780A (en) * | 1993-07-22 | 1994-05-03 | United Microelectronics Corporation | Surface counter-doped N-LDD for high hot carrier reliability |
CN1146628A (zh) * | 1995-06-02 | 1997-04-02 | 现代电子产业株式会社 | 一种在快速eeprom单元中形成结的方法 |
CN1383195A (zh) * | 2001-04-24 | 2002-12-04 | 华邦电子股份有限公司 | 以离子注入形成抗穿通区的晶体管及其制造方法 |
Non-Patent Citations (2)
Title |
---|
JP特开2000-150407A 2000.05.30 |
JP特开平8-315765A 1996.11.29 |
Also Published As
Publication number | Publication date |
---|---|
KR20050107700A (ko) | 2005-11-15 |
KR100689673B1 (ko) | 2007-03-09 |
CN1697136A (zh) | 2005-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8951857B2 (en) | Method for implanting ions in semiconductor device | |
KR100615657B1 (ko) | 격자간 원자들을 생성하기 위한 준-비정질의 경사각 주입을 이용하여 강화된 횡방향 확산을 제공하는 채널 길이가 감소된 저농도로 도핑된 드레인 트랜지스터 | |
US5536959A (en) | Self-aligned charge screen (SACS) field effect transistors and methods | |
CN1697136B (zh) | 将离子束注入于半导体装置的方法 | |
WO1998047171A1 (en) | Method of controlling dopant concentrations by implanting gettering atoms | |
US6229148B1 (en) | Ion implantation with programmable energy, angle, and beam current | |
US20040087120A1 (en) | Semiconductor device having improved doping profiles and method of improving the doping profiles of a semiconductor device | |
US7625802B2 (en) | Semiconductor device having improved halo structures and a method of forming the halo structures of a semiconductor device | |
US6261885B1 (en) | Method for forming integrated circuit gate conductors from dual layers of polysilicon | |
US5915185A (en) | Method of producing MOSFET transistors by means of tilted implants | |
US7566624B2 (en) | Method for the production of transistor structures with LDD | |
US7022577B2 (en) | Method of forming ultra shallow junctions | |
US20060240579A1 (en) | Method for reducing threshold voltage variations due to gate length differences | |
US6596568B1 (en) | Thin film transistor and fabricating method thereof | |
KR100631173B1 (ko) | 보상 이온주입을 이용한 반도체소자의 제조 방법 | |
JPH04155932A (ja) | 半導体装置の製造方法 | |
KR100548567B1 (ko) | 전계효과 트랜지스터 제조방법 | |
KR100272159B1 (ko) | 대칭적 이온 주입 방법 | |
KR100746622B1 (ko) | 모스 트랜지스터 제조방법 | |
US20050179067A1 (en) | Semiconductor device and fabricating method thereof | |
KR100567063B1 (ko) | 반도체 공정에서의 이온 주입 방법 | |
KR100668734B1 (ko) | 반도체 소자의 제조방법 | |
KR20070003036A (ko) | 3차원 트랜지스터 제조를 위한 불균일 이온주입 방법 | |
KR19990002279A (ko) | 반도체 소자의 저접합 형성방법 | |
JPH04370936A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |